
بروژه ی اول CAD


سید پارسا حسینی نژاد ۲۰۲۲-۱۱۱

Part 1: Accurate multiplier with DSP block

در این قسمت ابتدا با استفاده از IP Core که همان ماژول های از قبل تعریف شده است ، یک ضرب کننده ی ۴*۴ تعریف می کنیم :




سپس با استفاده از این ماژول در test bench استفاده می کنیم . برای تولید کردن عدد رندوم نیز از تابع uniform استفاده کرده و با استفاده از حلقه ، ۶۴ بار ضرب را تست می کنیم که نتیجه ی آن در پایین دیده می شود :



1 - Utilization:

در این قسمت از پروژه فقط از DSP block و I/O استفاده شده است :



Itilization	Post-Syl	nthesis Post-	Implementation
			Graph Table
Resource	Utilization	Available	Utilization %
DSP	1	740	0.14
Ю	16	500	3.20

7. Primitives

+	-+-		+	+
Ref Name	1	Used	Ī	Functional Category
+	-+-		+-	+
OBUF	Ī	8	Ī	IO
IBUF	1	8	Ī	IO
+	-+-		+-	+

2 – Performance:


همان طور که در نمودار پایین مشاهده می شود ، بیشترین میزان تاخیر برابر ۹٫۸ است پس :

Performance = 1 / 9.8 = 10.2%

Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock
→ Path 1	00	3	2	1	a[2]	p[7]	9.924	6.555	3.369	00	input port clock
→ Path 2	00	3	2	1	a[2]	p[6]	9.914	6.576	3.338	00	input port clock
→ Path 3	00	3	2	1	a[2]	p[1]	9.808	6.520	3.288	00	input port clock
→ Path 4	00	3	2	1	a[2]	p[0]	9.781	6.525	3.256	00	input port clock
→ Path 5	co	3	2	1	a[2]	p[5]	9.769	6.569	3.200	∞	input port clock
→ Path 6	co	3	2	1	a[2]	p[4]	9.726	6.532	3.194	∞	input port clock
→ Path 7	co	3	2	1	a[2]	p[3]	9.726	6.534	3.192	∞	input port clock
→ Path 8	co	3	2	1	a[2]	p[2]	9.719	6.515	3.204	∞	input port clock

3 – Power consumption:


توان کلی مصرف شده طبق report برابر شکل زیر است:



Part 2: Accurate multiplier LUTs


در این قسمت طبق صورت پروژه ابتدا با استفاده از اپراتور * یک architecture تعریف می کنیم . هنگام استفاده از این اپراتور synthesis process در واقع از LUT استفاده می کند .

سپس با استفاده از این ماژول در test bench استفاده می کنیم . برای تولید کردن عدد رندوم نیز از تابع uniform استفاده کرده و با استفاده از حلقه ، ۶۴ بار ضرب را تست می کنیم که نتیجه ی آن در پایین دیده می شود :



1 - Utilization:

در این قسمت از پروژه ۱۶ LUT برای ضرب استفاده شده است:



Utilization	Post-Syr	nthesis Post-	Implementation
			Graph Table
Resource	Utilization	Available	Utilization %
LUT	16	133800	0.01
IO	16	500	3.20

7. Primitives

		-		
Ref Name	1	Used	1	Functional Category
LUT6	I	10	I	LUT
OBUF	Ī	8	I	IO
IBUF	Ī	8	Ī	IO
LUT4	Ī	4	Ī	LUT
LUT2	Ī	3	I	LUT
CARRY4	Ī	2	I	CarryLogic
LUT5	Ī	1	I	LUT
LUT3	Ī	1	Ī	LUT
+	+-		+-	

2 – Performance:

همان طور که در نمودار پایین مشاهده می شود ، بیشترین میزان تاخیر برابر ۸٫۳ است پس :

Performance = 1 / 8.3 = 12.0%

Name	Slack ^1	Levels	Routes	High Fanout	From	To	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock
→ Path 1	00	5	4	13	a[1]	outp[7]	8.326	3.963	4.363	00	input port clock
→ Path 2	00	5	4	13	a[1]	outp[6]	8.287	4.156	4.131	00	input port clock
→ Path 3	00	5	4	13	a[1]	outp[5]	8.134	4.024	4.110	00	input port clock
→ Path 4	00	6	4	13	a[1]	outp[4]	7.701	4.161	3.539	∞	input port clock
→ Path 5	00	5	3	13	a[1]	outp[3]	7.404	3.865	3.539	00	input port clock
→ Path 6	00	4	2	10	a[0]	outp[2]	6.846	3.979	2.867	00	input port clock
→ Path 7	00	4	2	10	a[0]	outp[1]	6.637	3.687	2.951	∞	input port clock
→ Path 8	00	4	2	10	a[0]	outp[0]	6.460	3.711	2.748	00	input port clock

3 – Power consumption:

توان کلی مصرف شده طبق report برابر شکل زیر است:

Power analysis from Implemented netlist. Activity derived from constraints files, simulation files or vectorless analysis.

Total On-Chip Power: 4.873 W
Design Power Budget: Not Specified

Power Budget Margin: N/A
Junction Temperature: 32.1°C


Thermal Margin: 52.9°C (36.2 W)

Effective ϑJA : 1.5°C/W Power supplied to off-chip devices: 0 W

Launch Power Constraint Advisor to find and fix

invalid switching activity

Confidence level:



Part 3: Approximate multiplier with LUTs


در این قسمت باید مدارهای داده شده در صورت پروژه را با LUT های FPGA پیاده سازی کنیم . پس باید Δ LUT که هر کدام ۶ ورودی دارند را تعریف کنیم تا Δ خروجی مورد نظر را بسازیم (هر LUT می تواند ۲ خروجی داشته باشد و برای استفاده از آن باید select مربوط به mux را برابر ۱ بگذاریم) . حال با توجه به ورودی های هر LUT خروجی آن را با استفاده از generic map مقداردهی می کنیم . در LUT3 هم یک سیم جدید به اسم P3In تعریف می کنیم که یکی از ورودی های xor است.

سپس با استفاده از این ماژول در test bench استفاده می کنیم . برای تولید کردن عدد رندوم نیز از تابع uniform استفاده کرده و با استفاده از حلقه ، ۶۴ بار ضرب را تست می کنیم که نتیجه ی آن در پایین دیده می شود :

				16.50	0 ns					
Name	Value	0 ns	10 ns	²	20 ns	1	30 ns		40 ns	5
> W a[3:0]	10	15 10		10	3	10	14	4	10	1
> W b[3:0]	1	15 5	2	1	3	2		4		14
> ₩ o3[7:0]	10	41	2	10	1	20	28	16	140	14

1 - Utilization:

: ستفاده شده است از پروژه فقط از DSP block و I/O استفاده شده است



Jtilization	Post-Syl	nthesis Post-	Implementation
			Graph Table
Resource	Utilization	Available	Utilization %
LUT	7	133800	0.01
Ю	16	500	3.20

7. Primitives

+	-+		+-	
Ref Name	i	Used	l	Functional Category
+	+		+-	+
OBUF	Ī	8	I	IO
IBUF	Ī	8	I	IO
LUT6	Ī	7	I	LUT
LUT5	Ī	7	I	LUT
+	+		+-	

2 – Performance:

همان طور که در نمودار پایین مشاهده می شود ، بیشترین میزان تاخیر برابر ۹٫۸ است پس :

Performance = 1 / 7.52 = 13.2%

Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock
→ Path 1	co	4	3	6	a[3]	o[6]	7.528	3.730	3.798	00	input port clock
→ Path 2	co	4	3	6	a[3]	o[7]	7.318	3.525	3.793	00	input port clock
3 Path 3	co	4	3	4	b[0]	o[3]	6.809	3.507	3.303	00	input port clock
3 Path 4	co	3	2	6	a[3]	o[5]	6.637	3.617	3.020	00	input port clock
3 Path 5	co	3	2	4	b[0]	o[0]	6.592	3.569	3.023	00	input port clock
→ Path 6	co	3	2	4	b[0]	o[2]	6.456	3.382	3.074	00	input port clock
3 Path 7	co	3	2	4	b[0]	o[1]	6.339	3.387	2.952	00	input port clock
3 Path 8	co	3	2	6	a[3]	o[4]	6.103	3.398	2.705	co	input port clock

3 – Power consumption:

توان کلی مصرف شده طبق report برابر شکل زیر است:

Summary

Power analysis from Implemented netlist. Activity derived from constraints files, simulation files or vectorless analysis.

Total On-Chip Power: 3.291 W
Design Power Budget: Not Specified

Power Budget Margin: N/A
Junction Temperature: 29.8°C

Thermal Margin: 55.2°C (37.8 W)


Effective ϑJA : 1.5°C/W

Power supplied to off-chip devices: 0 W

Confidence level: Low

Launch Power Constraint Advisor to find and fix

invalid switching activity



	: مسيلة
	همان طور که انتظار می رفت ، performance مربوط به er
ا LUT هم از ضرب كننده با DSP block بهتر است و	هتر است. همچنین performance مربوط به ضرب کننده با
	ناخیر کمتری دارد.