گزارش آزمایشگاه مدارهای منطقی سال تحصیل 01 -00

نویسنده پارسا شریفی 99101762

آزمایش پنجم: واحد محاسبه و منطق (ALU)

مقدمه: هدف از این آزمایش، آشنایی با واحد محاسبات و منطق ALU است. همه بخشهای این آزمایش را با نرمافزار Proteus انجام داده میشود.در بخش اول این آزمایش، با استفاده از دو رجیستر و یک ماژول آماده ی ALU، این قسمت از پردازنده مرکزی کامپیوترها را شبیه سازی می کنیم. مدار این بخش از چندین قسمت تشکیل شده است ، طبق جدول داده شده در دستور کار، تعیین می کند که مقادیر داخل رجیسترها چگونه باید تغییر کنند. در واقع مدار کنترل کننده با استفاده از سه سیگنال ورودی، 6 سیگنال را تعیین می کند: 4 بیت ورودی مدار ALU که تعیین کننده عملیت پردازشی داخل آن هستند، و 2 بیت که مشخص می کنند مقادیر بعدی که باید داخل رجیسترها ثبت شوند از کجا انتخاب می شوند (از ورودی، و یا از خروجی ALU).

در بخش دوم این آزمایش هم، مدار داخلی پکیج ALU را با استفاده از ماژولهای دیگر طوری پیاده سازی میکنیم که با دادن ورودی های کنترلِ S_0 تا S_3 عملیات نظیر آن را که در جدولی در دستور کار مشخص شده است را انجام میدهد.

مراحل پیادهسازی و روند کار مدار:

چون این آزمایش از دو بخش اصلی تشکیل شده است، توضیحات را نیز در دو بخش ارائه میکنیم:

بخش اول: مداری طراحی کنید که طبق شکل در طرح آزمایش دارای دو ثبات داده A و B ،یک ALU و یک کنترل کننده باشد، به طوری که با دادن کدهای مختلف به ALU ،اعمال مختلف بر روی ورودیها انجام شود. این مدار شامل چند قسمت است قسمت اول همان ماژول آماده ی ALU است که محاسبات را انجام میدهد. قسمت دوم که همان رجیسترها هستند همان عملوندهای ALU در هر پردازش هستند. بخش آخر یک مدار کنترل کننده است که با استفاده از سه سیگنال که در ورودی آن داده می شود.

سیگنالهای ورودی:

خطوط داده D3-D0 وخطوط دستور M2-M0 ویک کلید از نوع button-push برای بازگرداندن مدار به حالت اولیه).Reset) یک کلید از نوع button-push برای ورودی .clock

سیگنالهای خروجی:

این مدار سیگنال خروجی خاصی ندارد. برای بررسی کارکرد درست مدار باید محتویات ثباتهای A و B و خروجی ALU قابل مشاهده باشد.

برای پیاده سازی ALU، کافیست که تراشه 74181 را در مدار قرار داده شود. همچنین برای پیاده سازی بخش کنترل کننده به بررسی دیتاشیت آن احتیاج داریم.

برای پیاده سازی همان رجیسترها ابتدا به دو مالتی پلکسر نیاز است تا تعیین شود مقادیر داخل رجیسترها در هر حالت چگونه تامین شوند. در ادامه دو تراشه 74175 وارد مدار می شود و خروجیهای آنها را به عنوان ورودی های ALU قرار میگیرد. این تراشه ها از بین 4 بیت اول و یا 4

بیت دوم، یک مجموعه 4 بیت را با استفاده از سیگنال سلکت خروجی میدهند. بنابراین 4 بیت خروجی مالتی پلکسر ها را به ورودی رجیستر ها داه میشود.

4 بیت ورودی اول مالتی پلکسر A از خروجی ALU گرفته می شود و 4 بیت دوم آن هم به ورودی های D_3 تا D_3 متصل هستند. 4 بیت ورودی اول مالتی پلکسر D_3 هم از همان ورودی ها تأمین می شوند و 4 بیت دوم نیز به خروجی خود رجیستر متصل هستند.

برای بخش کنترل ابتدا باید معادله M_2 بیت Selector بر حسب ورودی های M_0 تا M_2 محاسبه شود. جدول زیر اطلاعات ارتباط دهنده بین این سیگنال ها میباشد:

M_2	M_1	M_0	S_A	S_B	S_3	S_2	S_1	S_0
0	0	0	1	1	×	×	×	×
0	0	1	0	0	×	×	×	×
0	1	0	0	1	1	1	1	1
0	1	1	0	1	1	0	1	0
1	0	0	0	1	0	0	1	1
1	0	1	0	1	0	0	0	0
1	1	0	0	1	1	0	1	1
1	1	1	0	1	1	1	1	0

های مالتی پلکسرها میباشند و فقط وقتی مقدارشان عوض میشود که مقادیری Selector , S_B و S_A و رحیستر شود. (حالت های O ام و O

ورودی های S_0 تا S_3 نیز با توجه به دیتاشیت ماژول 74181 بدست آمدهاند. تصویری از قسمتی از این دیتاشیت به صورت زیر است:


در قسمت کنترل ورودی M را برابر مقدار ثابت 1 و ورودی C_n را خالی گذاشته ایم. بنابراین تراشه مطابق ستون اول این جدول عمل میکند.

اکنون رابطه بین M_0 تا M_2 و دو بیت S_A و S_B را با جدول کارنو به دست می آید. اما برای چهار بیت بعدی از مالتی پلکسر 8 به 1 استفاده کنیم. معادله دو بیت اول به شرح زیر هستند:


$$S_A = \overline{M_0} \ \overline{M_1} \ \overline{M_2} \ = \overline{(M_0 + M_1 + M_2)}$$
 $S_B = M_2 + M_1 + \overline{M_0}$ بنابرین بخش کنترل کننده با دریافت 3

ورودی 6 بیت انتخاب کننده را تولید


MODE SELECT INPUTS				ACTIVE HIGH INPUTS AND OUTPUTS		
S ₃	S ₂	S ₁	S ₀	LOGIC (M=H)	ARITHMETIC ⁽²⁾ (M=L; C _n =H)	
L	L	L	L	Ā	Α	
L	L	L	Н	A + B	A + B	
L	L	Н	L	ĀB	A + B	
L	L	Н	Н	logical 0	minus 1	
L	Н	L	L	ĀB	A plus AB	
L	Н	L	Н	B	(A + B) plus AB	
L	Н	Н	L	A ⊕ B	A minus B minus 1	
L	Н	Н	Н	AB	AB minus 1	
Н	L	L	L	Ā + B	A plus AB	
Н	L	L	Н	Ā⊕B	A plus B	
H	L	Н	L	В	(A + B) plus AB	
Н	L	Н	Н	AB	AB minus 1	
Н	н	L	L	logical 1	A plus A ⁽¹⁾	
Н	Н	L	Н	$A + \overline{B}$	(A + B) plus A	
Н	Н	Н	L	A + B	(A + B) plus A	
Н	Н	Н	Н	Α	A minus 1	



تراشه ALU



بخش توليد كننده 4 سيگنال انتخاب كننده




بخش رجيسترها و مالتي پلكسرها

مىكند. سە تصوير فوق، سە


قسمت اصلی مدار را که در بالا توضیحات آنها داده شد نشان میدهند. با تغییر ورودی، خروجی مالتی پلکسرها و خروجی بخش ALU تغییر کرده و با اعمال کلاک پالس، در رجیسترها ذخیره میشوند.

یک مثال در زیر توضیح داده میشود:


برای جمع دو عدد 4 و 3 ابتدا باید قرار دهیم: $M_2M_1M_0=000$ و $M_2M_1M_0=D_3D_2D_1D_0=D_3D_2D_1D_0$ و سپس کلاک را اعمال کنیم. عدد4 در رجیستر A ذخیره میشود. سپس قرار میدهیم $M_2M_1M_0=001$ و کلاک را اعمال میکنیم. عدد 3 در رجیستر A ذخیره میشود. حالا برای اینکه دو عدد را جمع کنیم و در A ذخیره کنیم، باید قرار دهیم A و کلاک را اعمال اینکه دو عدد را جمع کنیم کنیم که مقدار رجیستر A برابر A برابر A خواهد شد:



ذخيره 4




نخيره3



بخش دوم: یک واحد محاسبات و منطق چهاربیتی طبق شکل داده شده در طرح درس باید ساخته شود.

محاسبات ALU را چند Adder و گیتهای Or ، And و Xor انجام شده و با استفاده از چند مالتی پلکسر و بیتهای سلکتور مشخص می شود حاصل کدام محاسبه باید در خروجی نمایش داده شود. تصویر زیر، تصویر مدار نهایی است:

در مدار بالا، تراشه Adder اول، دو عملیات اول مشخص شده در جدول، یعنی Adder و در مدار بالا، تراشه Iransfer A را با مقدار C_{in} جمع کرده و خروجی میدهد.



هر کدام از خروجی این Adder به ورودی X_0 مالتی پلکسرهای متناظر متصل شدهاند. تراشه Adder دیگر دو عملیات بعدی که جمع A و A هستند را با ورودی A انجام میدهد. درست مانند جمع کننده قبلی خروجیهای این تراشه نیز هر کدام به یک مالتی پلکسر متصل هستند. مدار جمع کننده بعدی، A را با مکمل A و ورودی A جمع میکند. به این صورت دو عملیات بعدی که تفریق با استفاده از Borrow هستند نیز پیاده سازی می شود. مدار جمع کننده آخری تا حد زیادی شبیه مدار اول عمل میکند با این

تفاوت که به جای 0، عدد A را با مقدار 1- و C_{in} جمع میکند. در نتیجه دو عملیات خواسته شده بعدی نیز به کمک این تراشه پیاده سازی می شوند. A عمل بعدی، یعنی A و A و A و A را هر کدام به کمک A گیت متناظر که هر کدام روی یک بیت از A و A کار میکنند، پیاده سازی کردهایم. در نهایت، برای شیفت دادن A به چپ یا راست، به صورت دستی ورودی مالتی پلکسر ها را ارقام متفاوت از A داده ایم. به عنوان مثال، ورودی مالتی پلکسر دوم در حالت شیفت به راست، رقم سوم A است؛ یعنی این مالتی پلکسر یک رقم شیفت داده شده A را خروجی میدهد. اکنون که همه ی توابع را پیاده کرده ایم، هر کدام را به ورودی نظیر خود در مالتی پلکسر متصل میکنیم. A مالتی پلکسر برای A خروجی A داریم.

حال یک مثال از کارکرد مدار مطرح میکنیم:

فرض کنید میخواهیم مانند مثال قبل، دو عدد 4 و 3 را با هم جمع کنیم. ورودی عدد A را به صورت $A_3 A_2 A_1 A_0 = 0100$ و ورودی عدد B را به صورت $B_3 B_2 B_1 B_0 = 0011$ قرار میدهیم. چون میخواهیم عملیات جمع انجام شود، بیتهای سلکتور را نیز برابر $S_3 S_2 S_1 S_0 = 0001$ قرار میدهیم. بلافاصله خروجی مورد نظر، یعنی عدد T در خروجی نمایش داده میشود میخواهیم عملیات جمع انجام

شود، بیتهای سلکتور را نیز برابر $S_3S_2S_1S_0=0001$ قرار میدهیم. بلافاصله خروجی مورد نظر، یعنی عدد 7 در خروجی نمایش داده میشود:

