

## 正誤表

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。 この正誤表は、2009 年 4 月 28 日現在、アナログ・デバイセズ株式会社で確認した誤りを 記したものです。

なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

**正誤表作成年月日:** 2009 年 4 月 28 日

**製品名:**ADuM1200/ADuM1201

対象となるデータシートのリビジョン(Rev): Rev.H

訂正箇所:

1) P.8、2行目

誤)  $4.5 \text{ V} \le \text{V}_{\text{DD1}} \le 5.5 \text{ V}$ 、 $2.7 \text{ V} \le \text{V}_{\text{DD2}} \le 3.6 \text{ V}_{\underline{\bullet}} 3 \text{ V}/5 \text{ V}$  動作

正)  $4.5 \text{ V} \le \text{V}_{\text{DD1}} \le 5.5 \text{ V}$ 、 $2.7 \text{ V} \le \text{V}_{\text{DD2}} \le 3.6 \text{ V}$ 、3 V/5 V 動作

2) P.15、2行目

誤) 5 V/3 V 動作:  $4.5 \text{ V} \le \text{V}_{DD1} \le 5.5 \text{ V}$ 、 $3.0 \text{ V} \le \text{V}_{DD2} \le 3.6 \text{ V}$ 。 3 V/5 V 動作

正) 5 V/3 V 動作:  $4.5 \text{ V} \le \text{V}_{DD1} \le 5.5 \text{ V}$ 、  $3.0 \text{ V} \le \text{V}_{DD2} \le 3.6 \text{ V}$ 



# 2チャンネル デジタル・アイソレータ

## ADuM1200/ADuM1201

#### 特長

RoHS 準拠のナロー・ボディ 8 ピン SOIC を採用 低消費電力動作

5 V 動作

0 Mbps~2 Mbps でチャンネルあたり最大 1.1 mA 10 Mbps でチャンネルあたり最大 3.7 mA 25 Mbps でチャンネルあたり最大 8.2 mA

3 V 動作

0 Mbps~2 Mbps でチャンネルあたり最大 0.8 mA 10 Mbps でチャンネルあたり最大 2.2 mA 25 Mbps でチャンネルあたり最大 4.8 mA

双方向通信

3 V/5 V のレベル変換

高温動作: 125℃

高いデータ・レート: DC~25 Mbps (NRZ)

高精度なタイミング特性

最大パルス幅歪み: 3 ns

最大チャンネル間マッチング: 3 ns

コモン・モード・トランジェント耐性: 25 kV/µs 以上 AEC-Q100 に準拠した車載認定バージョン

安全性規制の認定

UL 認識済み

2500 V ms、1 分間の UL 1577 規格に準拠「CSA Component Acceptance Notice #5A」に準拠VDE の適合性認定済み DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12

V<sub>IORM</sub> = 560 V peak

#### アプリケーション

サイズに厳しいマルチチャンネル・アイソレーション SPI インターフェース/データ・コンバータのアイソレーション RS-232/RS-422/RS-485 トランシーバのアイソレーション フィールド・バスのデジタル・アイソレーション ハイブリッド自動車、バッテリ・モニター、モーター駆動

#### 概要

AduM120 $\mathbf{x}^1$ は、アナログ・デバイセズの iCoupler<sup>®</sup>技術を採用した 2 チャンネルのデジタル・アイソレータです。これらのアイソレーション・デバイスは高速 CMOS 技術と空気コアを使ったモノリシック・トランス技術の組み合わせにより、フォトカプラ・デバイスなどの置換品より優れた性能特性を提供します。

iCoupler デバイスは LED とフォトダイオードを使用せずに、一般にフォトカプラに起因して生ずるデザインの難しさを解消します。一般的なフォトカプラは、不確かな電流変換比すなわち

伝達関数が非線形である問題を持っており、温度と寿命の影響はシンプルな iCoupler デジタル・インターフェースと安定な性能特性により除去されます。これらの iCoupler 製品により、外付けのドライバとその他のディスクリート部品は不要になります。さらに、iCoupler デバイスは同等の信号データ・レートで動作した場合、フォトカプラの消費電力の 1/10~1/6 で動作します。

AduM120x アイソレータは、2 チャンネルの独立なアイソレーション・チャンネルをさまざまなチャンネル構成とデータ・レートで提供します(オーダー・ガイド参照)。両デバイスは、両側とも 2.7 V~5.5 V の範囲の電源電圧で動作するため、低い電圧のシステムと互換性を持ち、さらに絶縁障壁に跨がる電圧変換機能も可能にします。さらに、AduM120x はパルス幅歪みが小さく(CR グレードで 3 ns 以下)、かつチャンネル間マッチングが優れています(CR グレードで 3 ns 以下)。AduM120x アイソレータは、他のフォトカプラとは異なり、入力ロジックに変化がない場合およびパワーアップ/パワーダウン時に DC を正確に維持する特許取得済みのリフレッシュ機能を持っています。

ADuM1200W と ADuM1201W は、AEC-Q100 に準拠して 125℃ 動作用に認定された車載グレード・バージョンです。詳細については、車載製品のセクションを参照してください。

#### 機能ブロック図




図 1.AduM1200 の機能ブロック図




図 2.AduM1201 の機能ブロック図

1米国特許 5,952,849; 6,873,065; 6,903,578; 7,075,329 により保護されています。その他の特許は申請中です。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。 仕様は、予告なく変更される場合があります。 本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。 最新の内容については、英語版をご参照ください。 © 2004-2009 Analog Devices, Inc. All rights reserved.

Rev. H

本 社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03(5402)8200

大阪営業所/〒532-0003

大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号電話 06(6350)6868

## 目次

	. 1
アプリケーション	. 1
概要	. 1
機能ブロック図	. 1
改訂履歴	
仕様	.4
電気的特性—5 V、105℃ 動作	.4
電気的特性—3 V、105℃ 動作	
電気的仕様-5 V/3 V ミックスまたは 3 V/5 V、105℃ 動作	
電気的特性—5 V、125℃動作 1	
電気的特性—3 V、125℃動作1	
電気的特性—ミックスド 5 V/3 V、125℃動作	
電気的特性—ミックスド 3 V/5 V、125℃動作1	
パッケージ特性1	
適用規格1	
改訂履歴	
1/09—Rev. G to Rev. H	
Changes to Table 5, Switching Specifications Parameter	13
Changes to Table 6, Switching Specifications Parameter	
Changes to Table 7, Switching Specifications Parameter	17
9/08—Rev. F to Rev. G	
Changes to Table 9	19
Changes to Table 13	
Changes to Ordering Guide	
3/08—Rev. E to Rev. F	
Changes to Features Section	
Changes to Applications Section	
Added Table 4	
Added Table 5	
Added Table 6	
Added Table 7	
Changes to Table 12	
Changes to Table 13	
Add d Antonotine Durdont Continu	
Added Automotive Products Section	

DIN V VDE V 0884-10 (VDE V 0884-10). 2000-12 胞缘付生20
推奨動作条件20
絶対最大定格21
ESD の注意21
ピン配置およびピン機能説明22
代表的な性能特性23
アプリケーション情報24
PCB レイアウト24
伝搬遅延に関係するパラメータ24
DC 精度と磁界耐性24
消費電力25
絶縁寿命25
車載製品
外形寸法27
オーダー・ガイド27
11/07—Rev. D to Rev. E Changes to Note 1
8/07—Rev. C to Rev. D
Updated VDE Certification Throughout. 1 Changes to Features, Note 1, Figure 1, and Figure 2 1 Changes to Table 3 7 Changes to Regulatory Information Section 10 Added Table 10 12 Added Insulation Lifetime Section 16 Updated Outline Dimensions 18 Changes to Ordering Guide 18

2/06—Rev. B to Rev. C	
Updated Format	Universal
Added Note 1	1
Changes to Absolute Maximum Ratings	12
Changes to DC Correctness and Magnetic Field	
Immunity Section	15
9/04—Rev. A to Rev. B	
Changes to Table 5	10

6/04—Rev. 0 to Rev. A	
Changes to Format	.Universal
Changes to General Description	1
Changes to Electrical Characteristics—5 V Operation	3
Changes to Electrical Characteristics—3 V Operation	5
Changes to Electrical Characteristics—Mixed 5 V/3 V or	
3 V/5 V Operation	7

4/04—Revision 0: Initial Version

Rev. H -3/28 -

## 仕様

#### 電気的特性--5 V、105°C 動作

すべての電圧はそれぞれのグラウンドを基準とします;  $4.5~V \le V_{DD1} \le 5.5~V$ 、 $4.5~V \le V_{DD2} \le 5.5~V$ ; 特に指定がない限り、すべての最小/最大仕様は全推奨動作範囲に適用されます; すべてのtyp仕様は、 $T_A=25^{\circ}C$ 、 $V_{DD1}=V_{DD2}=5~V$ で規定します; これは、車載グレード製品 ADuM1200WとADuM1201Wには適用されません。

表 1.

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
DC SPECIFICATIONS						
Input Supply Current per Channel, Quiescent	I <sub>DDI (Q)</sub>		0.50	0.60	mA	
Output Supply Current per Channel, Quiescent	I <sub>DDO (Q)</sub>		0.19	0.25	mA	
ADuM1200 Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	$I_{DD1 (Q)}$		1.1	1.4	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	$I_{DD2\ (Q)}$		0.5	0.8	mA	DC to 1 MHz logic signal freq.
10 Mbps (BR and CR Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		4.3	5.5	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>		1.3	2.0	mA	5 MHz logic signal freq.
25 Mbps (CR Grade Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		10	13	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		2.8	3.4	mA	12.5 MHz logic signal freq.
ADuM1201 Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	$I_{DD1 (Q)}$		0.8	1.1	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	$I_{DD2(Q)}$		0.8	1.1	mA	DC to 1 MHz logic signal freq.
10 Mbps (BR and CR Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		2.8	3.5	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>		2.8	3.5	mA	5 MHz logic signal freq.
25 Mbps (CR Grade Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		6.3	8.0	mA	12.5 MHz logic signal freq
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		6.3	8.0	mA	12.5 MHz logic signal freq.
For All Models						
Input Currents	$I_{IA},I_{IB}$	-10	+0.01	+10	μΑ	$\begin{array}{c} 0 \ V \leq V_{IA}, \ V_{IB} \leq (V_{DD1} \ or \\ V_{DD2}) \end{array}$
Logic High Input Threshold	$V_{IH}$	$0.7  (V_{DD1}  \text{or}  V_{DD2})$			V	
Logic Low Input Threshold	$V_{IL}$			$0.3~(V_{DD1}~\mbox{or}~~V_{DD2})$	V	
Logic High Output Voltages	$V_{OAH}, V_{OBH}$	$(V_{DD1} \text{ or } V_{DD2}) - 0.1$	5.0		V	$I_{Ox} = -20 \mu A, V_{Ix} = V_{IxH}$
		(V <sub>DD1</sub> or V <sub>DD2</sub> ) – 0.5	4.8		V	$I_{Ox} = -4 \text{ mA}, V_{Ix} = V_{IxH}$
Logic Low Output Voltages	$V_{OAL}$ , $V_{OBL}$		0.0	0.1	V	$I_{Ox}=20~\mu A,~V_{Ix}=V_{IxL}$
			0.04	0.1	V	$I_{Ox} = 400 \mu A, V_{Ix} = V_{IxL}$
			0.2	0.4	V	$I_{Ox} = 4 \text{ mA}, V_{Ix} = V_{IxL}$
SWITCHING SPECIFICATIONS						
ADuM120xAR						$C_L = 15 \text{ pF}, \text{CMOS signal}$ levels
Minimum Pulse Width <sup>2</sup>	PW			1000	ns	
Maximum Data Rate <sup>3</sup>		1			Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	50		150	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			40	ns	
Change vs. Temperature			11		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			100	ns	

Rev. H - 4/28 -

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
Channel-to-Channel Matching <sup>6</sup>	$t_{PSKCD}/t_{PSKO}$			50	ns	
Output Rise/Fall Time (10% to 90%)	$t_{ m R}/t_{ m F}$		10		ns	
ADuM120xBR	CK CF		10			
Minimum Pulse Width <sup>2</sup>	PW			100	ns	
Maximum Data Rate <sup>3</sup>		10			Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	20		50	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			15	ns	
Channel-to-Channel Matching				3		
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$				ns	
Opposing Directional Channels <sup>6</sup>	t <sub>PSKOD</sub>			15	ns	
Output Rise/Fall Time (10% to 90%)	$t_{ m R}/t_{ m F}$		2.5		ns	
ADuM120xCR						
Minimum Pulse Width <sup>2</sup>	PW		20	40	ns	
Maximum Data Rate <sup>3</sup>		25	50		Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	20		45	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	t <sub>PSK</sub>			15	ns	
Channel-to-Channel Matching	TOK			3	ns	
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$					
Opposing Directional Channels <sup>6</sup>	t <sub>PSKOD</sub>			15	ns	
Output Rise/Fall Time (10% to 90%)	$t_{\rm R}/t_{\rm F}$		2.5		ns	
For All Models	No. 1					
Common-Mode Transient Immunity						
Logic High Output <sup>7</sup>	$\left CM_{H}\right $	25	35		kV/μs	$V_{lx} = V_{DD1}$ or $V_{DD2}$ , $V_{CM} =$
						1000 V, transient magnitude = 800 V
Logic Low Output <sup>7</sup>	$ CM_L $	25	35		kV/μs	$V_{Ix} = 0 \text{ V}, V_{CM} = 1000 \text{ V},$
						transient magnitude = 800 V
Refresh Rate	$\mathbf{f_r}$		1.2		Mbps	
Dynamic Supply Current per Channel <sup>8</sup>			0.10			
Input	$I_{DDI (D)}$		0.19		mA/ Mbps	
Output	$I_{DDO(D)}$		0.05		mA/ Mbps	

 $<sup>^1</sup>$  電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。ADuM1200/ADuM1201 チャンネル構成に対するデータ・レートの関数としての  $V_{DD1}$  と  $V_{DD2}$  の合計電源電流については、図 9~図 11 を参照してください。

Rev. H - 5/28 -

<sup>2</sup>最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。

<sup>&</sup>lt;sup>3</sup>最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。

 $<sup>^4</sup>$  伝搬遅延  $t_{PHL}$  は、 $V_{Ix}$ 信号の立ち下がりエッジの 50% レベルから  $V_{Ox}$ 信号の立ち下がりエッジの 50% レベルまでを測定した値です。伝搬遅延  $t_{PLH}$  は、 $V_{Ix}$  信号の立ち上がりエッジの 50% レベルから  $V_{Ox}$  信号の立ち上がりエッジの 50% レベルまでを測定した値です。

 $<sup>^5</sup>$   $t_{PSK}$  は、 $t_{PLH}$  におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。

<sup>&</sup>lt;sup>6</sup> 同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、アイソレーション障壁の反対側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。

 $<sup>^7</sup>$  CM<sub>H</sub>は、 $V_0>0.8$   $V_{DD2}$ を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CM<sub>L</sub>は  $V_0<0.8$  V を維持している間に維持できるコモン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。

<sup>8</sup> ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照してください。

### 電気的特性—3 V、105°C 動作

すべての電圧はそれぞれのグラウンドを基準とします;  $2.7\,\mathrm{V} \leq \mathrm{V}_{\mathrm{DD1}} \leq 3.6\,\mathrm{V}$ 、 $2.7\,\mathrm{V} \leq \mathrm{V}_{\mathrm{DD2}} \leq 3.6\,\mathrm{V}$ ; 特に指定がない限り、すべての最小/最大 仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、 $\mathrm{T}_{\mathrm{A}} = 25^{\circ}\mathrm{C}$ 、 $\mathrm{V}_{\mathrm{DD1}} = \mathrm{V}_{\mathrm{DD2}} = 3.0\,\mathrm{V}$  で規定します; これは、車載グレード製品 ADuM1200W と ADuM1201W には適用されません。

表 2.

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
DC SPECIFICATIONS						
Input Supply Current per Channel, Quiescent	$I_{DDI(Q)}$		0.26	0.35	mA	
Output Supply Current per Channel, Quiescent	$I_{DDO(Q)}$		0.11	0.20	mA	
ADuM1200 Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	$I_{DD1(Q)}$		0.6	1.0	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	$I_{DD2(Q)}$		0.2	0.6	mA	DC to 1 MHz logic signal freq.
10 Mbps (BR and CR Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		2.2	3.4	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>		0.7	1.1	mA	5 MHz logic signal freq.
25 Mbps (CR Grade Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		5.2	7.7	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		1.5	2.0	mA	12.5 MHz logic signal freq.
ADuM1201 Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (Q)</sub>		0.4	0.8	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (Q)</sub>		0.4	0.8	mA	DC to 1 MHz logic signal freq.
10 Mbps (BR and CR Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		1.5	2.2	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>		1.5	2.2	mA	5 MHz logic signal freq.
25 Mbps (CR Grade Only)	552(10)					
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		3.4	4.8	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		3.4	4.8	mA	12.5 MHz logic signal freq.
For All Models	552 (23)					
Input Currents	$I_{IA}, I_{IB}$	-10	+0.01	+10	μΑ	$ 0 \ V \le V_{IA}, \ V_{IB} \le (V_{DD1} \ or $ $V_{DD2}) $
Logic High Input Threshold	$V_{\mathrm{IH}}$	$0.7  (V_{DD1} \text{ or } V_{DD2})$			V	* DD2)
Logic Low Input Threshold	V <sub>IL</sub>	o.r (vbbi or vbb2)		$0.3  (V_{\rm DD1}  \text{or}$	,	
	· IL			$V_{DD2}$ )		
Logic High Output Voltages	V <sub>OAH</sub> , V <sub>OBH</sub>	$(V_{DD1} \text{ or } V_{DD2}) - 0.1$	3.0		V	$I_{Ox} = -20 \mu A, V_{Ix} = V_{IxH}$
		$(V_{DD1} \text{ or } V_{DD2}) - 0.5$	2.8		V	$I_{Ox} = -4 \text{ mA}, V_{Ix} = V_{IxH}$
Logic Low Output Voltages	$V_{\text{OAL}}, V_{\text{OBL}}$		0.0	0.1	V	$I_{Ox} = 20 \mu A, V_{Ix} = V_{IxL}$
			0.04	0.1	V	$I_{Ox} = 400 \mu A, V_{Ix} = V_{IxL}$
			0.2	0.4	V	$I_{Ox} = 4 \text{ mA}, V_{Ix} = V_{IxL}$
SWITCHING SPECIFICATIONS						
ADuM120xAR						$C_L = 15 \text{ pF}$ , CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW			1000	ns	
Maximum Data Rate <sup>3</sup>		1			Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL},t_{PLH}$	50		150	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			40	ns	
Change vs. Temperature			11		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			100	ns	
Channel-to-Channel Matching <sup>6</sup>	$t_{\rm PSKCD}/t_{\rm PSKO}$			50	ns	
Output Rise/Fall Time (10% to 90%)	t <sub>R</sub> /t <sub>F</sub>		10		ns	

Rev. H - 6/28 -

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
ADuM120xBR						$C_L = 15 \text{ pF}$ , CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW			100	ns	
Maximum Data Rate <sup>3</sup>		10			Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}$ , $t_{PLH}$	20		60	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			22	ns	
Channel-to-Channel Matching						
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$			3	ns	
Opposing Directional Channels <sup>6</sup>	$t_{PSKOD}$			22	ns	
Output Rise/Fall Time (10% to 90%)	$t_{\rm R}/t_{\rm F}$		3.0		ns	
ADuM120xCR						
Minimum Pulse Width <sup>2</sup>	PW		20	40	ns	
Maximum Data Rate <sup>3</sup>		25	50		Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	20		55	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			16	ns	
Channel-to-Channel Matching						
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$			3	ns	
Opposing Directional Channels <sup>6</sup>	$t_{PSKOD}$			16	ns	
Output Rise/Fall Time (10% to 90%)	$t_{\rm R}/t_{\rm F}$		3.0		ns	
For All Models						
Common-Mode Transient Immunity						
Logic High Output <sup>7</sup>	CM <sub>H</sub>	25	35		kV/μs	$V_{Ix} = V_{DD1}$ or $V_{DD2}$ , $V_{CM} = 1000$
						V,
7	100 -	1				transient magnitude = 800 V
Logic Low Output <sup>7</sup>	CM <sub>L</sub>	25	35		kV/μs	$V_{Ix} = 0 \text{ V}, V_{CM} = 1000 \text{ V},$ transient magnitude = 800 V
Refresh Rate	$\mathbf{f}_{\mathrm{r}}$		1.1		Mbps	
Dynamic Supply Current per Channel <sup>8</sup>						
Input	I <sub>DDI (D)</sub>		0.10		mA/	
					Mbps	
Output	$I_{DDO\;(D)}$		0.03		mA/	
					Mbps	

<sup>&</sup>lt;sup>1</sup> 電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。ADuM1200/ADuM1201 チャンネル構成に対するデータ・レートの関数としての  $V_{DD1}$  と  $V_{DD2}$  の合計電源電流については、図 9~図 11 を参照してください。

Rev. H - 7/28 -

 $<sup>^2</sup>$ 最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。

<sup>&</sup>lt;sup>3</sup>最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。

 $<sup>^4</sup>$  伝搬遅延  $t_{PHL}$  は、 $V_{Ix}$ 信号の立ち下がりエッジの 50%レベルから  $V_{Ox}$ 信号の立ち下がりエッジの 50%レベルまでを測定した値です。伝搬遅延  $t_{PLH}$  は、 $V_{Ix}$ 信号の立ち上がりエッジの 50%レベルから  $V_{Ox}$ 信号の立ち上がりエッジの 50%レベルまでを測定した値です。

 $<sup>^5</sup>$   $t_{PSK}$  は、 $t_{PHL}$  または  $t_{PLH}$  におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。

<sup>&</sup>lt;sup>6</sup> 同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、アイソレーション障壁の反対側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。

 $<sup>^7</sup>$  CM<sub>H</sub>は、V  $_0$  > 0.8 V  $_{DD2}$  を維持している間に維持できるコモン・モード電圧の最大スルーレートです。 CM<sub>L</sub>は V  $_0$  < 0.8 V を維持している間に維持できるコモン・モード電圧の最大スルーレートです。 コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されます。 過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。

<sup>&</sup>lt;sup>8</sup> ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照してください。

#### 電気的仕様-5 V/3 V ミックスまたは 3 V/5 V、105°C 動作

すべての電圧はそれぞれのグラウンドを基準とします;  $5\ V/3\ V$ 動作:  $4.5\ V \le V_{DD1} \le 5.5\ V$ 、 $2.7\ V \le V_{DD2} \le 3.6\ V$ 。 $3\ V/5\ V$ 動作:  $2.7\ V \le V_{DD1} \le 3.6\ V$ 、 $4.5\ V \le V_{DD2} \le 5.5\ V$ ; 特に指定がない限り、すべての最小/最大仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、 $T_A = 25^\circ C$ 、 $V_{DD1} = 3.0\ V$ 、 $V_{DD2} = 3.0\ V$ ; または  $V_{DD1} = 5.0\ V$ 、 $V_{DD2} = 3.0\ V$  で規定します; これは、車載グレード製品 ADuM1200W と ADuM1201W には適用されません。

表 3.

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
DC SPECIFICATIONS						
Input Supply Current per Channel, Quiescent	$I_{DDI(Q)}$					
5 V/3 V Operation			0.50	0.6	mA	
3 V/5 V Operation			0.26	0.35	mA	
Output Supply Current per Channel, Quiescent	$I_{DDO\;(Q)}$					
5 V/3 V Operation			0.11	0.20	mA	
3 V/5 V Operation			0.19	0.25	mA	
ADuM1200 Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	$I_{DD1 (Q)}$					
5 V/3 V Operation			1.1	1.4	mA	DC to 1 MHz logic signal freq.
3 V/5 V Operation			0.6	1.0	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	$I_{DD2\;(Q)}$					
5 V/3 V Operation			0.2	0.6	mA	DC to 1 MHz logic signal freq.
3 V/5 V Operation			0.5	0.8	mA	DC to 1 MHz logic signal freq.
10 Mbps (BR and CR Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>					
5 V/3 V Operation			4.3	5.5	mA	5 MHz logic signal freq.
3 V/5 V Operation			2.2	3.4	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>					
5 V/3 V Operation			0.7	1.1	mA	5 MHz logic signal freq.
3 V/5 V Operation			1.3	2.0	mA	5 MHz logic signal freq.
25 Mbps (CR Grade Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>					
5 V/3 V Operation			10	13	mA	12.5 MHz logic signal freq.
3 V/5 V Operation			5.2	7.7	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>					
5 V/3 V Operation			1.5	2.0	mA	12.5 MHz logic signal freq.
3 V/5 V Operation			2.8	3.4	mA	12.5 MHz logic signal freq.
ADuM1201 Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (Q)</sub>					
5 V/3 V Operation			0.8	1.1	mA	DC to 1 MHz logic signal freq.
3 V/5 V Operation			0.4	0.8	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	$I_{DD2(Q)}$					
5 V/3 V Operation			0.4	0.8	mA	DC to 1 MHz logic signal freq.
3 V/5 V Operation			0.8	1.1	mA	DC to 1 MHz logic signal freq.
10 Mbps (BR and CR Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>					
5 V/3 V Operation			2.8	3.5	mA	5 MHz logic signal freq.
3 V/5 V Operation			1.5	2.2	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>					
5 V/3 V Operation			1.5	2.2	mA	5 MHz logic signal freq.
3 V/5 V Operation		1	2.8	3.5	mA	5 MHz logic signal freq.

Rev. H - 8/28 -

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
25 Mbps (CR Grade Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>					
5 V/3 V Operation			6.3	8.0	mA	12.5 MHz logic signal freq
3 V/5 V Operation			3.4	4.8	mA	12.5 MHz logic signal freq
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>					
5 V/3 V Operation			3.4	4.8	mA	12.5 MHz logic signal freq
3 V/5 V Operation			6.3	8.0	mA	12.5 MHz logic signal freq
For All Models						
Input Currents	$I_{IA}, I_{IB}$	-10	+0.01	+10	μΑ	$\begin{array}{l} 0 \ V \leq V_{IA}, \ V_{IB} \leq (V_{DD1} \ or \\ V_{DD2}) \end{array}$
Logic High Input Threshold	$V_{\mathrm{IH}}$	$0.7 (V_{DD1} \text{ or } V_{DD2})$			V	
Logic Low Input Threshold	$V_{IL}$			$0.3  (V_{DD1}  or  V_{DD2})$	V	
Logic High Output Voltages	$V_{OAH}, V_{OBH}$	$(V_{DD1} \text{ or } V_{DD2}) - 0.1$	$V_{\text{DD1}}$ or $V_{\text{DD2}}$		V	$I_{Ox} = -20 \mu A, V_{Ix} = V_{IxH}$
		(V <sub>DD1</sub> or V <sub>DD2</sub> ) – 0.5	$(V_{DD1} \text{ or } V_{DD2}) - 0.2$		V	$I_{Ox} = -4 \text{ mA}, V_{Ix} = V_{IxH}$
Logic Low Output Voltages	$V_{OAL}, V_{OBL}$		0.0	0.1	V	$I_{Ox} = 20 \mu A, V_{Ix} = V_{IxL}$
			0.04	0.1	V	$I_{Ox}=400~\mu\text{A},~V_{Ix}=V_{IxL}$
			0.2	0.4	V	$I_{Ox} = 4 \text{ mA}, V_{Ix} = V_{IxL}$
SWITCHING SPECIFICATIONS ADuM120xAR						C <sub>L</sub> = 15 pF, CMOS signal
						levels
Minimum Pulse Width <sup>2</sup>	PW			1000	ns	
Maximum Data Rate <sup>3</sup>		1			Mbps	
Propagation Delay <sup>4</sup>	t <sub>PHL</sub> , t <sub>PLH</sub>	50		150	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			40	ns	
Change vs. Temperature			11		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			50	ns	
Channel-to-Channel Matching <sup>6</sup>	$t_{PSKCD}/t_{PSKO}$			50	ns	
Output Rise/Fall Time (10% to 90%)	$t_{ m R}/t_{ m F}$		10		ns	
ADuM120xBR	-10 -1		•			C <sub>L</sub> = 15 pF, CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW			100	ns	
Maximum Data Rate <sup>3</sup>		10			Mbps	
Propagation Delay <sup>4</sup>	t <sub>PHL</sub> , t <sub>PLH</sub>	15		55	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD	13		3	ns	
Change vs. Temperature	1 111		5	5	ps/°C	
Propagation Delay Skew <sup>5</sup>	t		J	22	_	
Channel-to-Channel Matching	$t_{PSK}$			22	ns	
Codirectional Channels <sup>6</sup>	_			2		
	t <sub>PSKCD</sub>			3	ns	
Opposing Directional Channels <sup>6</sup>	t <sub>PSKOD</sub>			22	ns	
Output Rise/Fall Time (10% to 90%)	$t_R/t_F$		2.0			
5 V/3 V Operation			3.0		ns	
3 V/5 V Operation			2.5		ns	0.15.70.000
ADuM120xCR						C <sub>L</sub> = 15 pF, CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW		20	40	ns	
Maximum Data Rate <sup>3</sup>		25	50		Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL},t_{PLH}$	20		50	ns	
Pulse Width Distortion, $\left t_{PLH}-t_{PHL}\right ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			15	ns	
Channel-to-Channel Matching						
Codirectional Channels <sup>6</sup>	t <sub>PSKCD</sub>			3	ns	
Opposing Directional Channels <sup>6</sup>	t <sub>PSKOD</sub>			15	ns	

Rev. H - 9/28 -

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
Output Rise/Fall Time (10% to 90%)	$t_R/t_F$					
5 V/3 V Operation			3.0		ns	
3 V/5 V Operation			2.5		ns	
For All Models						
Common-Mode Transient Immunity						
Logic High Output <sup>7</sup>	CM <sub>H</sub>	25	35		kV/μs	$V_{lx} = V_{DD1}$ or $V_{DD2}$ , $V_{CM} = 1000 \text{ V}$ , transient magnitude = $800 \text{ V}$
Logic Low Output <sup>7</sup>	$ CM_L $	25	35		kV/μs	$V_{lx} = 0 \text{ V}, V_{CM} = 1000 \text{ V},$ transient magnitude = 800 V
Refresh Rate	$f_r$					
5 V/3 V Operation			1.2		Mbps	
3 V/5 V Operation			1.1		Mbps	
Input Dynamic Supply Current per Channel <sup>8</sup>	$I_{DDI (D)}$					
5 V/3 V Operation			0.19		mA/ Mbps	
3 V/5 V Operation			0.10		mA/ Mbps	
Output Dynamic Supply Current per Channel <sup>8</sup>	$I_{DDO\ (D)}$					
5 V/3 V Operation			0.03		mA/ Mbps	
3 V/5 V Operation			0.05		mA/ Mbps	

<sup>&</sup>lt;sup>1</sup> 電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。ADuM1200/ADuM1201 チャンネル構成に対するデータ・レートの関数としての  $V_{DD1}$ と  $V_{DD2}$ の合計電源電流については、図 9~図 11 を参照してください。

Rev. H — 10/28 —

 $<sup>^2</sup>$ 最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。

<sup>3</sup>最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。

 $<sup>^4</sup>$  伝搬遅延  $t_{PHL}$  は、 $V_{Ix}$ 信号の立ち下がりエッジの 50%レベルから  $V_{Ox}$ 信号の立ち下がりエッジの 50%レベルまでを測定した値です。伝搬遅延  $t_{PLH}$  は、 $V_{Ix}$ 信号の立ち上がりエッジの 50%レベルから  $V_{Ox}$ 信号の立ち上がりエッジの 50%レベルまでを測定した値です。

 $<sup>^5</sup>$   $t_{PSK}$  は、 $t_{PHL}$  または  $t_{PLH}$  におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。

 $<sup>^6</sup>$  同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ  $^2$  つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、アイソレーション障壁の反対側に入力を持つ  $^2$  つのチャンネル間の伝搬遅延の差の絶対値を表します。

 $<sup>^7</sup>$  CM<sub>H</sub>は、 $V_0 > 0.8$   $V_{DD2}$  を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CM<sub>L</sub>は  $V_0 < 0.8$  V を維持している間に維持できるコモン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。

<sup>8</sup> ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照してください。

### 電気的特性—5 V、125℃動作

すべての電圧はそれぞれのグラウンドを基準とします;  $4.5~V \le V_{DD1} \le 5.5~V$ 、 $4.5~V \le V_{DD2} \le 5.5~V$ ; 特に指定がない限り、すべての最小/最大 仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、 $T_A = 25^{\circ}C$ 、 $V_{DD1} = V_{DD2} = 5~V$  で規定します; これは、車載グレード製品 ADuM1200W と ADuM1201W に適用されます。

表 4.

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
DC SPECIFICATIONS						
Input Supply Current per Channel, Quiescent	$I_{DDI (Q)}$		0.50	0.60	mA	
Output Supply Current per Channel, Quiescent	$I_{DDO(Q)}$		0.19	0.25	mA	
ADUM1200W, Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (Q)</sub>		1.1	1.4	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	$I_{DD2(Q)}$		0.5	0.8	mA	DC to 1 MHz logic signal freq.
10 Mbps (TRZ and URZ Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		4.3	5.5	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>		1.3	2.0	mA	5 MHz logic signal freq.
25 Mbps (URZ Grade Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		10	13	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		2.8	3.4	mA	12.5 MHz logic signal freq.
ADUM1201W, Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (Q)</sub>		0.8	1.1	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	$I_{DD2(Q)}$		0.8	1.1	mA	DC to 1 MHz logic signal freq.
10 Mbps (TRZ and URZ Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		2.8	3.5	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current 25 Mbps (URZ Grade Only)	I <sub>DD2 (10)</sub>		2.8	3.5	mA	5 MHz logic signal freq.
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		6.3	8.0	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		6.3	8.0	mA	12.5 MHz logic signal freq.
For All Models						
Input Currents	$I_{IA}, I_{IB}$	-10	+0.01	+10	μΑ	$0 \le V_{IA}, V_{IB} \le (V_{DD1} \text{ or } V_{DD2})$
Logic High Input Threshold	$V_{IH}$	$0.7 \left(V_{DD1} \text{ or } V_{DD2}\right)$			V	
Logic Low Input Threshold	$V_{\rm IL}$			$0.3 (V_{DD1} \text{ or } V_{DD2})$	V	
Logic High Output Voltages	$V_{OAH}$ , $V_{OBH}$	$(V_{DD1} \text{ or } V_{DD2}) - 0.1$	5.0		V	$I_{Ox} = -20 \ \mu\text{A}, \ V_{Ix} = V_{IxH}$
		$(V_{DD1} \text{ or } V_{DD2}) - 0.5$	4.8		V	$I_{Ox} = -4 \text{ mA}, V_{Ix} = V_{IxH}$
Logic Low Output Voltages	$V_{OAL}, V_{OBL}$		0.0	0.1	V	$I_{Ox} = 20 \mu A, V_{Ix} = V_{IxL}$
			0.04	0.1	V	$I_{Ox} = 400 \mu A, V_{Ix} = V_{IxL}$
			0.2	0.4	V	$I_{Ox} = 4 \text{ mA}, V_{Ix} = V_{IxL}$
SWITCHING SPECIFICATIONS						
ADuM120xWSRZ						$C_L = 15 \text{ pF}, \text{CMOS signal}$ levels
Minimum Pulse Width <sup>2</sup>	PW			1000	ns	
Maximum Data Rate <sup>3</sup>		1			Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	20		150	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			40	ns	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			100	ns	
Channel-to-Channel Matching <sup>6</sup>	$t_{PSKCD}/t_{PSKO}$			50	ns	

Rev. H — 11/28 —

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
Output Rise/Fall Time (10% to 90%)	$t_R/t_F$		2.5		ns	
ADuM120xWTRZ						C <sub>L</sub> = 15 pF, CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW			100	ns	
Maximum Data Rate <sup>3</sup>		10			Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	20		50	ns	
Pulse-Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			15	ns	
Channel-to-Channel Matching						
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$			3	ns	
Opposing Directional Channels <sup>6</sup>	$t_{PSKOD}$			15	ns	
Output Rise/Fall Time (10% to 90%)	$t_R/t_F$		2.5		ns	
ADuM120xWURZ						C <sub>L</sub> = 15 pF, CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW		20	40	ns	
Maximum Data Rate <sup>3</sup>		25	50		Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	20		45	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			15	ns	
Channel-to-Channel Matching	1					
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$			3	ns	
Opposing Directional Channels <sup>6</sup>	t <sub>PSKOD</sub>			15	ns	
Output Rise/Fall Time (10% to 90%)	$t_R/t_F$		2.5		ns	
For All Models						
Common-Mode Transient Immunity						
Logic High Output <sup>7</sup>	CM <sub>H</sub>	25	35		kV/μs	$ \begin{array}{c} V_{lx} = V_{DD1},  V_{DD2},  V_{CM} = 1000 \\ V,  transient  magnitude = 800 \\ V \end{array} $
Logic Low Output <sup>7</sup>	CM <sub>L</sub>	25	35		kV/μs	$V_{Ix} = 0 \text{ V}, V_{CM} = 1000 \text{ V},$ transient magnitude = 800 V
Refresh Rate	$f_r$		1.2		Mbps	
Dynamic Supply Current per Channel <sup>8</sup>						
Input	I <sub>DDI (D)</sub>		0.19		mA/ Mbps	
Output	I <sub>DDO (D)</sub>		0.05		mA/ Mbps	

<sup>&</sup>lt;sup>1</sup> 電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。ADuM1200W/ADuM1201W チャンネル構成に対するデータ・レートの関数としての IDD1 と IDD2 の合計電源電流については、図 9~図 11 を参照してください。

Rev. H - 12/28 -

 $<sup>^2</sup>$ 最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。

<sup>&</sup>lt;sup>3</sup>最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。

 $<sup>^4</sup>$  伝搬遅延  $_{LPHL}$  は、 $_{V_{Ix}}$ 信号の立ち下がりエッジの  $_{50\%}$ レベルから  $_{O_{Cx}}$ 信号の立ち下がりエッジの  $_{50\%}$ レベルまでを測定した値です。伝搬遅延  $_{LPLH}$  は、 $_{V_{Ix}}$ 信号の立ち上がりエッジの  $_{50\%}$ レベルから  $_{O_{Cx}}$ 信号の立ち上がりエッジの  $_{50\%}$ レベルまでを測定した値です。

 $<sup>^5</sup>$   $t_{PSK}$  は、 $t_{PLH}$  におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。

<sup>&</sup>lt;sup>6</sup> 同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、アイソレーション障壁の反対側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。

 $<sup>^7</sup>$  CM<sub>H</sub>は、 $V_0>0.8$   $V_{DD2}$ を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CM<sub>L</sub>は  $V_0<0.8$  V を維持している間に維持できるコモン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。

<sup>8</sup> ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照してください。

### 電気的特性—3 V、125℃動作

すべての電圧はそれぞれのグラウンドを基準とします;  $3.0~\rm V \le V_{DD1} \le 3.6~\rm V$ 、 $3.0~\rm V \le V_{DD2} \le 3.6~\rm V$ ; 特に指定がない限り、すべての最小/最大 仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、 $T_A=25^{\circ}\rm C$ 、 $V_{DD1}=V_{DD2}=3.0~\rm V$  で規定します; これは、車載グレード製品 ADuM1200W と ADuM1201W に適用されます。

表 5.

Parameter	Symbol	Min	Typ	Max	Unit	Test Conditions
DC SPECIFICATIONS						
Input Supply Current per Channel, Quiescent	$I_{DDI(Q)}$		0.26	0.35	mA	
Output Supply Current per Channel, Quiescent	$I_{DDO(Q)}$		0.11	0.20	mA	
ADUM1200W, Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	$I_{DD1\ (Q)}$		0.6	1.0	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	$I_{DD2\ (Q)}$		0.2	0.6	mA	DC to 1 MHz logic signal freq.
10 Mbps (TRZ and URZ Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		2.2	3.4	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>		0.7	1.1	mA	5 MHz logic signal freq.
25 Mbps (URZ Grade Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		5.2	7.7	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		1.5	2.0	mA	12.5 MHz logic signal freq.
ADUM1201W, Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	$I_{DD1\ (Q)}$		0.4	0.8	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	$I_{DD2\ (Q)}$		0.4	0.8	mA	DC to 1 MHz logic signal freq.
10 Mbps (TRZ and URZ Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		1.5	2.2	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>		1.5	2.2	mA	5 MHz logic signal freq.
25 Mbps (URZ Grade Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		3.4	4.8	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		3.4	4.8	mA	12.5 MHz logic signal freq.
For All Models						
Input Currents	$I_{IA},I_{IB}$	-10	+0.01	+10	μΑ	$0 \le V_{IA}, V_{IB}, \le (V_{DD1} \text{ or } V_{DD2})$
Logic High Input Threshold	$V_{IH}$	$0.7  (V_{DD1} \text{ or } V_{DD2})$			V	
Logic Low Input Threshold	$V_{IL}$			$0.3  (V_{DD1}  or  V_{DD2})$		
Logic High Output Voltages	$V_{\text{OAH}}, V_{\text{OBH}}$	$(V_{DD1} \text{ or } V_{DD2}) - 0.1$	3.0		V	$I_{Ox} = -20 \mu A, V_{Ix} = V_{IxH}$
		$(V_{DD1} \text{ or } V_{DD2}) - 0.5$	2.8		V	$I_{Ox} = -4 \text{ mA}, V_{Ix} = V_{IxH}$
Logic Low Output Voltages	$V_{OAL}, V_{OBL}$		0.0	0.1	V	$I_{Ox} = 20 \mu A, V_{Ix} = V_{IxL}$
			0.04	0.1	V	$I_{Ox} = 400 \mu A, V_{Ix} = V_{IxL}$
			0.2	0.4	V	$I_{Ox} = 4 \text{ mA}, V_{Ix} = V_{IxL}$
SWITCHING SPECIFICATIONS ADuM120xWSRZ						$C_L = 15 \text{ pF}, \text{CMOS signal levels}$
Minimum Pulse Width <sup>2</sup>	PW			1000	ns	F-,
Maximum Data Rate <sup>3</sup>	1	1		1000	Mbps	
Propagation Delay <sup>4</sup>	t <sub>PHL</sub> , t <sub>PLH</sub>	20		150	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			40	ns	
Propagation Delay Skew <sup>5</sup>	t <sub>PSK</sub>			100	ns	
Channel-to-Channel Matching <sup>6</sup>	t <sub>PSKCD</sub> /t <sub>PSKO</sub>			50	ns	
	D D					
Output Rise/Fall Time (10% to 90%)	$t_R/t_F$		3		ns	
ADuM120xWTRZ						$C_L = 15 \text{ pF}$ , CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW			100	ns	
Maximum Data Rate <sup>3</sup>		10			Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	20		60	ns	

Rev. H - 13/28 -

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
Pulse-Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD		-	3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			22	ns	
Channel-to-Channel Matching						
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$			3	ns	
Opposing Directional Channels <sup>6</sup>	$t_{PSKOD}$			22	ns	
Output Rise/Fall Time (10% to 90%)	$t_{\rm R}/t_{\rm F}$		3.0		ns	
ADuM120xWCR						$C_L = 15 \text{ pF}$ , CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW		20	40	ns	
Maximum Data Rate <sup>3</sup>		25	50		Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	20		55	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			16	ns	
Channel-to-Channel Matching						
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$			3	ns	
Opposing Directional Channels <sup>6</sup>	$t_{PSKOD}$			16	ns	
Output Rise/Fall Time (10% to 90%)	$t_{\rm R}/t_{\rm F}$		3.0		ns	
For All Models						
Common Mode Transient Immunity						
Logic High Output <sup>7</sup>	CM <sub>H</sub>	25	35		kV/μs	$V_{Ix} = V_{DD1}, V_{DD2}, V_{CM} = 1000$
						V,
Y	107.6	0.5	2.5		1,777	transient magnitude = 800 V
Logic Low Output <sup>7</sup>	$ CM_L $	25	35		kV/μs	$V_{Ix} = 0 \text{ V}, V_{CM} = 1000 \text{ V},$ transient magnitude = 800 V
Refresh Rate	$f_r$		1.1		Mbps	transient magnitude 600 v
Dynamic Supply Current per Channel <sup>8</sup>	11		1.1		iviops	
Input	I <sub>DDI (D)</sub>		0.10		mA/	
тра	IDDI (D)		0.10		Mbps	
Output	I <sub>DDO (D)</sub>		0.03		mA/	
•	(-)				Mbps	

<sup>&</sup>lt;sup>1</sup> 電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。ADuM1200W/ADuM1201W チャンネル構成に対するデータ・レートの関数としての  $I_{DD1}$  と  $I_{DD2}$  の合計電源電流については、図 9~図 11 を参照してください。

Rev. H - 14/28 -

<sup>2</sup>最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。

<sup>3</sup>最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。

 $<sup>^4</sup>$  伝搬遅延  $t_{PHL}$  は、 $V_{Ix}$ 信号の立ち下がりエッジの 50%レベルから  $V_{Ox}$ 信号の立ち下がりエッジの 50%レベルまでを測定した値です。伝搬遅延  $t_{PLH}$  は、 $V_{Ix}$ 信号の立ち上がりエッジの 50%レベルから  $V_{Ox}$ 信号の立ち上がりエッジの 50%レベルまでを測定した値です。

 $<sup>^5</sup>$   $t_{PSK}$  は、 $t_{PLH}$  におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。

<sup>6</sup> 同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、アイソレーション障壁の反対側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。

 $<sup>^7</sup>$  CM<sub>H</sub>は、 $V_0>0.8$   $V_{DD2}$ を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CM<sub>L</sub>は  $V_0<0.8$  V を維持している間に維持できるコモン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。

<sup>&</sup>lt;sup>8</sup> ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照してください。

### 電気的特性—ミックスド 5 V/3 V、125℃動作

すべての電圧はそれぞれのグラウンドを基準とします; 5 V/3 V 動作: 4.5 V  $\leq$  V $_{DD1}$   $\leq$  5.5 V、3.0 V  $\leq$  V $_{DD2}$   $\leq$  3.6 V。3 V/5 V 動作; 特に指定がない限り、すべての最小/最大仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、 $T_A$  = 25°C、 $V_{DD1}$  = 5.0 V、 $V_{DD2}$  = 3.0 V で規定します; これは、車載グレード製品 ADuM1200W と ADuM1201W に適用されます。

表 6.

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
DC SPECIFICATIONS						
Input Supply Current, per Channel Quiescent	$I_{DDI (Q)}$		0.50	0.6	mA	
Output Supply Current, per Channel Quiescent	$I_{DDO(Q)}$		0.11	0.20	mA	
ADUM1200W, Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	$I_{DD1\ (Q)}$		1.1	1.4	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	$I_{DD2\ (Q)}$		0.2	0.6	mA	DC to 1 MHz logic signal freq.
10 Mbps (TRZ and URZ Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		4.3	5.5	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>		0.7	1.1	mA	5 MHz logic signal freq.
25 Mbps (URZ Grade Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		10	13	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		1.5	2.0	mA	12.5 MHz logic signal freq.
ADUM1201W, Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	$I_{DD1\ (Q)}$		0.8	1.1	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	$I_{DD2\ (Q)}$		0.4	0.8	mA	DC to 1 MHz logic signal freq.
10 Mbps (TRZ and URZ Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		2.8	3.5	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current 25 Mbps (URZ Grade Only)	I <sub>DD2 (10)</sub>		1.5	2.2	mA	5 MHz logic signal freq.
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		6.3	8.0	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		3.4	4.8	mA	12.5 MHz logic signal freq.
For All Models						
Input Currents	$I_{IA},\ I_{IB}$	-10	+0.01	+10	μΑ	$0 \le V_{IA}, V_{IB} \le (V_{DD1} \text{ or } V_{DD2})$
Logic High Input Threshold	$V_{IH}$	$0.7 \left(V_{DD1} \text{ or } V_{DD2}\right)$			V	
Logic Low Input Threshold	$V_{\rm IL}$			$0.3  (V_{DD1}  or  V_{DD2})$	V	
Logic High Output Voltages	$V_{OAH}$ , $V_{OBH}$	(V <sub>DD1</sub> or V <sub>DD2</sub> ) – 0.1	$V_{\text{DD1}}$ or $V_{\text{DD2}}$		V	$I_{Ox} = -20 \mu A, V_{Ix} = V_{IxH}$
		$(V_{DD1} \text{ or } V_{DD2}) - 0.5$	$(V_{DD1} \text{ or } V_{DD2}) - 0.2$		V	$I_{Ox} = -4 \text{ mA}, V_{Ix} = V_{IxH}$
Logic Low Output Voltages	$V_{OAL}, V_{OBL}$		0.0	0.1	V	$I_{Ox} = 20 \mu A, V_{Ix} = V_{IxL}$
			0.04	0.1	V	$I_{Ox} = 400 \mu A, V_{Ix} = V_{IxL}$
			0.2	0.4	V	$I_{Ox} = 4 \text{ mA}, V_{Ix} = V_{IxL}$
SWITCHING SPECIFICATIONS						
ADuM120xWSRZ						$C_L = 15 \text{ pF}$ , CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW			1000	ns	
Maximum Data Rate <sup>3</sup>		1			Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	15		150	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			40	ns	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			50	ns	
Channel-to-Channel Matching <sup>6</sup>	t <sub>PSKCD/</sub> t <sub>PSKOD</sub>			50	ns	
Output Rise/Fall Time (10% to 90%)	$t_R/t_F$		3		ns	
ADuM120xWTRZ						$C_L = 15 \text{ pF}$ , CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW			100	ns	

Rev. H - 15/28 -

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
Maximum Data Rate <sup>3</sup>		10			Mbps	
Propagation Delay <sup>4</sup>	t <sub>PHL</sub> , t <sub>PLH</sub>	15		55	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			22	ns	
Channel-to-Channel Matching						
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$			3	ns	
Opposing Directional Channels <sup>6</sup>	$t_{PSKOD}$			22	ns	
Output Rise/Fall Time(10% to 90%)	$t_R/t_F$		3.0		ns	
ADuM120xWURZ						$C_L = 15 \text{ pF}$ , CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW		20	40	ns	
Maximum Data Rate <sup>3</sup>		25	50		Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	20		50	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			15	ns	
Channel-to-Channel Matching						
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$			3	ns	
Opposing Directional Channels <sup>6</sup>	$t_{PSKOD}$			15	ns	
Output Rise/Fall Time(10% to 90%)	$t_R/t_F$		3.0		ns	
For All Models						
Common-Mode Transient Immunity						
Logic High Output <sup>7</sup>	$ CM_H $	25	35		$kV/\mu s$	$V_{Ix} = V_{DD1}, V_{DD2}, V_{CM} = 1000$
						V,
Lania Lana Outurud	ICM I	25	35		kV/us	transient magnitude = 800 V
Logic Low Output <sup>7</sup>	$ CM_L $	25	33		KV/μS	$V_{Ix} = V_{DDI}, V_{DD2}, V_{CM} = 1000$ V,
						transient magnitude = 800 V
Refresh Rate	$f_r$		1.2		Mbps	
Dynamic Supply Current per Channel <sup>8</sup>						
Input	I <sub>DDI (D)</sub>		0.19		mA/	
-					Mbps	
Output	$I_{DDO\;(D)}$		0.03		mA/	
					Mbps	

<sup>&</sup>lt;sup>1</sup> 電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。ADuM1200W/ADuM1201W チャンネル構成に対するデータ・レートの関数としての  $I_{DD1}$  と  $I_{DD2}$  の合計電源電流については、図 9~図 11 を参照してください。

Rev. H — 16/28 —

 $<sup>^2</sup>$ 最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。

 $<sup>^3</sup>$ 最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。

 $<sup>^4</sup>$  伝搬遅延  $t_{PHL}$  は、 $V_{Ix}$  信号の立ち下がりエッジの 50% レベルから  $V_{Ox}$  信号の立ち下がりエッジの 50% レベルまでを測定した値です。伝搬遅延  $t_{PLH}$  は、 $V_{Ix}$  信号の立ち上がりエッジの 50% レベルから  $V_{Ox}$  信号の立ち上がりエッジの 50% レベルまでを測定した値です。

 $<sup>^{5}</sup>$   $t_{PSK}$  は、 $t_{PHL}$  または  $t_{PLH}$  におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。

<sup>&</sup>lt;sup>6</sup> 同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、アイソレーション障壁の反対側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。

 $<sup>^7</sup>$  CM<sub>H</sub>は、 $V_0>0.8$   $V_{DD2}$  を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CM<sub>L</sub>は  $V_0<0.8$  V を維持している間に維持できるコモン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。

 $<sup>^8</sup>$  ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照してください。

#### 電気的特性—ミックスド3 V/5 V、125℃動作

すべての電圧はそれぞれのグラウンドを基準とします;  $3.0~\rm V \le V_{DD1} \le 3.6~\rm V$ 、 $4.5~\rm V \le V_{DD2} \le 5.5~\rm V$ ; 特に指定がない限り、すべての最小/最大仕様は全推奨動作範囲に適用されます; すべての typ 仕様は、 $T_A=25^{\circ}\rm C$ 、 $V_{DD1}=3.0~\rm V$ 、 $V_{DD2}=5.0~\rm V$  で規定します; これは、車載グレード製品 ADuM1200W と ADuM1201W に適用されます。

表 7.

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
DC SPECIFICATIONS						
Input Supply Current per Channel, Quiescent	$I_{DDI\;(Q)}$		0.26	0.35	mA	
Output Supply Current per Channel, Quiescent	$I_{DDO(Q)}$		0.19	0.25	mA	
ADUM1200W, Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (Q)</sub>		0.6	1.0	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (Q)</sub>		0.5	0.8	mA	DC to 1 MHz logic signal freq.
10 Mbps (TRZ and URZ Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		2.2	3.4	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>		1.3	2.0	mA	5 MHz logic signal freq.
25 Mbps (URZ Grade Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		5.2	7.7	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		2.8	3.4	mA	12.5 MHz logic signal freq.
ADUM1201W, Total Supply Current, Two Channels <sup>1</sup>						
DC to 2 Mbps						
V <sub>DD1</sub> Supply Current	$I_{DD1 (Q)}$		0.4	0.8	mA	DC to 1 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (Q)</sub>		0.8	1.1	mA	DC to 1 MHz logic signal freq.
10 Mbps (TRZ and URZ Grades Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (10)</sub>		1.5	2.2	mA	5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (10)</sub>		2.8	3.5	mA	5 MHz logic signal freq.
25 Mbps (URZ Grade Only)						
V <sub>DD1</sub> Supply Current	I <sub>DD1 (25)</sub>		3.4	4.8	mA	12.5 MHz logic signal freq.
V <sub>DD2</sub> Supply Current	I <sub>DD2 (25)</sub>		6.3	8.0	mA	12.5 MHz logic signal freq.
For All Models						
Input Currents	$I_{IA}, I_{IB}$	-10	+0.01	+10	μΑ	$0 \le V_{IA}, V_{IB} \le (V_{DD1} \text{ or } V_{DD2})$
Logic High Input Threshold	$V_{IH}$	$0.7 \left(V_{DD1} \text{ or } V_{DD2}\right)$			V	
Logic Low Input Threshold	$V_{IL}$			$0.3(V_{DD1}or\ V_{DD2})$	V	
Logic High Output Voltages	$V_{\mathrm{OAH}}, \ V_{\mathrm{OBH}}$	$(V_{DD1} \text{ or } V_{DD2}) - 0.1$	$V_{\text{DD1}}$ or $V_{\text{DD2}}$		V	$I_{Ox} = -20 \mu A, V_{Ix} = V_{IxH}$
		$(V_{DD1} \text{ or } V_{DD2}) - 0.5$	$(V_{DD1} \text{ or } V_{DD2}) - 0.2$		V	$I_{Ox} = -4 \text{ mA}, V_{Ix} = V_{IxH}$
Logic Low Output Voltages	$V_{OAL}, \ V_{OBL}$		0.0	0.1	V	$I_{Ox} = 20 \mu A, V_{Ix} = V_{IxL}$
			0.04	0.1	V	$I_{Ox} = 400 \mu A, V_{Ix} = V_{IxL}$
			0.2	0.4	V	$I_{Ox} = 4 \text{ mA}, V_{Ix} = V_{IxL}$
SWITCHING SPECIFICATIONS						
ADuM120xWSRZ						$C_L = 15 \text{ pF}$ , CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW			1000	ns	
Maximum Data Rate <sup>3</sup>		1			Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	15		150	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			40	ns	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			50	ns	
Channel-to-Channel Matching <sup>6</sup>	$t_{PSKCD/} \\ t_{PSKOD}$			50	ns	
Output Rise/Fall Time (10% to 90%)	$t_R/t_F$		3		ns	
ADuM120xWTRZ						$C_L = 15 \text{ pF}$ , CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW			100	ns	

Rev. H - 17/28 -

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
Maximum Data Rate <sup>3</sup>		10			Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	15		55	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			22	ns	
Channel-to-Channel Matching						
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$			3	ns	
Opposing Directional Channels <sup>6</sup>	$t_{PSKOD}$			22	ns	
Output Rise/Fall Time (10% to 90%)	$t_R/t_F$		2.5		ns	
ADuM120xWURZ						$C_L = 15 \text{ pF}$ , CMOS signal levels
Minimum Pulse Width <sup>2</sup>	PW		20	40	ns	
Maximum Data Rate <sup>3</sup>		25	50		Mbps	
Propagation Delay <sup>4</sup>	$t_{PHL}, t_{PLH}$	20		50	ns	
Pulse Width Distortion, $ t_{PLH} - t_{PHL} ^4$	PWD			3	ns	
Change vs. Temperature			5		ps/°C	
Propagation Delay Skew <sup>5</sup>	$t_{PSK}$			15	ns	
Channel-to-Channel Matching						
Codirectional Channels <sup>6</sup>	$t_{PSKCD}$			3	ns	
Opposing Directional Channels <sup>6</sup>	$t_{PSKOD}$			15	ns	
Output Rise/Fall Time (10% to 90%)	$t_{\rm R}/t_{\rm F}$		2.5		ns	
For All Models						
Common-Mode Transient Immunity						
Logic High Output <sup>7</sup>	CM <sub>H</sub>	25	35		kV/μs	$V_{lx} = V_{DD1}, V_{DD2}, V_{CM} = 1000$ V, transient magnitude = 800 V
Logic Low Output <sup>7</sup>	$\left CM_{L}\right $	25	35		kV/μs	$V_{lx} = 0 \text{ V}, V_{CM} = 1000 \text{ V},$ transient magnitude = 800 V
Refresh Rate	$f_r$		1.1		Mbps	
Input Dynamic Supply Current per Channel <sup>8</sup>	$I_{DDI(D)}$		0.10		mA/ Mbps	
Output Dynamic Supply Current per Channel <sup>8</sup>	$I_{DDO(D)}$		0.05		mA/ Mbps	

<sup>1</sup> 電源電流値は、同一データ・レートで動作する両チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータ・レートで動作する個々のチャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。ADuM1200W/ADuM1201W チャンネル構成に対するデータ・レートの関数としての Ipp1と Ipp2の合計電源電流については、図 9~図 11 を参照してください。

Rev. H — 18/28 —

<sup>2</sup>最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。

 $<sup>^{3}</sup>$ 最大データ・レートは、規定のパルス幅歪みが保証される最高速のデータ・レートです。

 $<sup>^4</sup>$  伝搬遅延  $t_{PHL}$  は、 $V_{Ix}$ 信号の立ち下がりエッジの 50%レベルから  $V_{Ox}$ 信号の立ち下がりエッジの 50%レベルまでを測定した値です。伝搬遅延  $t_{PLH}$  は、 $V_{Ix}$ 信号の立ち上がりエッジの 50%レベルから  $V_{Ox}$ 信号の立ち上がりエッジの 50%レベルまでを測定した値です。

 $<sup>^5</sup>$   $t_{PSK}$  は、 $t_{PHL}$  または  $t_{PLH}$  におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。

<sup>&</sup>lt;sup>6</sup> 同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、アイソレーション障壁の反対側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。

 $<sup>^7</sup>$  CM<sub>H</sub>は、 $V_0 > 0.8 \, V_{DD2}$ を維持している間に維持できるコモン・モード電圧の最大スルーレートです。CM<sub>L</sub>は  $V_0 < 0.8 \, V$  を維持している間に維持できるコモン・モード電圧の最大スルーレートです。コモン・モード電圧スルーレートは、コモン・モード電圧の立ち上がりと立ち下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードの平衡が失われる範囲を表します。

<sup>&</sup>lt;sup>8</sup> ダイナミック電源電流は、信号データ・レートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するデータ・レートの関数としてのチャンネル当たりの電源電流については、図 6~図 8 を参照してください。与えられたデータ・レートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照してください。

#### パッケージ特性

#### 表 8.

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
Resistance (Input-to-Output) <sup>1</sup>	R <sub>I-O</sub>		$10^{12}$		Ω	
Capacitance (Input-to-Output) <sup>1</sup>	$C_{\text{I-O}}$		1.0		pF	f=1 MHz
Input Capacitance	$C_{I}$		4.0		pF	
IC Junction-to-Case Thermal Resistance, Side 1	$\theta_{JCI}$		46		°C/W	Thermocouple located at center of package underside
IC Junction-to-Case Thermal Resistance, Side 2	$\theta_{\rm JCO}$		41		°C/W	

 $<sup>^1</sup>$ デバイスは 2 端子デバイスと見なします。 すなわち、ピン 1~ピン 4 を相互に接続し、ピン 5~ピン 8 を相互に接続します。

#### 適用規格

ADuM1200/ADuM1201 と ADuM1200W/ADuM1201W は、表 9 に記載する組織の認定を取得しています。特定のクロスアイソレーション波形と絶縁レベルに対する推奨最大動作電圧については、表 14 と絶縁寿命のセクションを参照してください。

#### 表 9.

UL	CSA	VDE
Recognized Under 1577 Component Recognition Program <sup>1</sup>	Approved under CSA Component Acceptance Notice #5A. Approval pending for ADuM1200W/ADuM1201W automotive 125°C temperature grade.	Certified according to DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12 <sup>2</sup>
Single/Basic 2500 V rms Isolation Voltage	Basic insulation per CSA 60950-1-03 and IEC 60950-1, 400 V rms (566 peak) maximum working voltage	Reinforced insulation, 560 V peak
	Functional insulation per CSA 60950-1-03 and IEC 60950-1, 800 V rms (1131 V peak) maximum working voltage	
File E214100	File 205078	File 2471900-4880-0001

 $<sup>^{1}</sup>$  UL1577 に従い、絶縁テスト電圧 3,000 V rms 以上を 1 秒間加えて各 ADuM120x を確認テストします(リーク電流検出規定値 =  $5\mu$ A)。

#### 絶縁および安全性関連の仕様

#### 表 10.

Parameter	Symbol	Value	Unit	Conditions
Rated Dielectric Insulation Voltage		2500	V rms	1 minute duration
Minimum External Air Gap (Clearance)	L(I01)	4.90 min	mm	Measured from input terminals to output terminals, shortest distance through air
Minimum External Tracking (Creepage)	L(I02)	4.01 min	mm	Measured from input terminals to output terminals, shortest distance path along body
Minimum Internal Gap (Internal Clearance)		0.017 min	mm	Insulation distance through insulation
Tracking Resistance (Comparative Tracking Index)	CTI	>175	V	DIN IEC 112/VDE 0303 Part 1
Isolation Group		IIIa		Material Group (DIN VDE 0110, 1/89, Table 1)

Rev. H — 19/28 —

<sup>&</sup>lt;sup>2</sup> DIN V VDE V 0884-10 に従い、各 ADuM120x に 1,050 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることによりテストして保証されています(部分放電の検出 規定値=5 pC)。(\*)マーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。

#### DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12 絶縁特性

このアイソレータは、安全性制限値データ以内での強化アイソレーションに対して有効です。安全性データの維持は、保護回路を使って確実にする必要があります。パッケージ表面の(\*)マークは、560 Vpeak 動作電圧に対して DIN V VDE V 0884-10 認定済みであることを表示します。

#### 表 11.

Description	Conditions	Symbol	Characteristic	Unit
Installation Classification per DIN VDE 0110				
For Rated Mains Voltage ≤ 150 V rms			I to IV	
For Rated Mains Voltage $\leq 300 \text{ V rms}$			I to III	
For Rated Mains Voltage ≤ 400 V rms			I to II	
Climatic Classification			40/105/21	
Pollution Degree per DIN VDE 0110, Table 1			2	
Maximum Working Insulation Voltage		$V_{IORM}$	560	V peak
Input-to-Output Test Voltage, Method B1	$V_{IORM} \times 1.875 = V_{PR}$ , 100% production test, $t_m = 1$ second, partial discharge < 5 pC	$V_{PR}$	1050	V peak
Input-to-Output Test Voltage, Method A	$V_{IORM} \times 1.6 = V_{PR}$ , $t_m = 60$ seconds, partial discharge $< 5$ pC	$V_{PR}$		
After Environmental Tests Subgroup 1			896	V peak
After Input and/or Safety Test Subgroup 2 and Subgroup 3	$V_{IORM} \times 1.2 = V_{PR}$ , $t_m = 60$ seconds, partial discharge $< 5$ pC		672	V peak
Highest Allowable Overvoltage	Transient overvoltage, $t_{TR} = 10$ seconds	$V_{TR}$	4000	V peak
Safety-Limiting Values	Maximum value allowed in the event of a failure (see Figure 3)			
Case Temperature		Ts	150	°C
Side 1 Current		$I_{S1}$	160	mA
Side 2 Current		$I_{S2}$	170	mA
Insulation Resistance at T <sub>S</sub>	$V_{IO} = 500 \text{ V}$	$R_{S}$	>109	Ω




図 3.温度ディレーティング・カーブ、DIN V VDE V 0884-10 による 安全な規定値のケース温度に対する依存性

#### 推奨動作条件

#### 表 12.

Parameter	Rating
Operating Temperature (T <sub>A</sub> ) <sup>1</sup>	−40°C to +105°C
Operating Temperature (T <sub>A</sub> ) <sup>2</sup>	-40°C to +105°C -40°C to +125°C
Supply Voltages (V <sub>DD1</sub> , V <sub>DD2</sub> ) <sup>1, 3</sup>	2.7 V to 5.5 V
Supply Voltages (V <sub>DD1</sub> , V <sub>DD2</sub> ) <sup>2, 3</sup>	3.0 V to 5.5 V
Input Signal Rise and Fall Times	1.0 ms

 $<sup>^1</sup>$  ADuM1200W と ADuM1201W の車載グレード製品には適用されません。

Rev. H — 20/28 —

<sup>&</sup>lt;sup>2</sup> ADuM1200W と ADuM1200W の車載グレード製品に適用されます。

<sup>3</sup> すべての電圧はそれぞれのグラウンドを基準とします。 外部磁界耐性 については、DC 精度と磁界耐性のセクションを参照してください。

### 絶対最大定格

特に指定のない限り、周囲温度は25℃です。

#### 表 13.

Parameter	Rating
Storage Temperature (T <sub>ST</sub> )	−55°C to +150°C
Ambient Operating Temperature $(T_A)^1$	-40°C to +105°C
Ambient Operating Temperature (T <sub>A</sub> ) <sup>2</sup>	-40°C to +125°C
Supply Voltages $(V_{DD1}, V_{DD2})^3$	-0.5 V to +7.0 V
Input Voltages (V <sub>IA</sub> , V <sub>IB</sub> ) <sup>3, 4</sup>	$-0.5 \text{ V to V}_{DDI} + 0.5 \text{ V}$
Output Voltages (V <sub>OA</sub> , V <sub>OB</sub> ) <sup>3, 4</sup>	$-0.5 \text{ V to V}_{DDO} + 0.5 \text{ V}$
Average Output Current per Pin (I <sub>O</sub> ) <sup>5</sup>	-11 mA to +11 mA
Common-Mode Transients (CM <sub>L</sub> , CM <sub>H</sub> ) <sup>6</sup>	$-100 \text{ kV/}\mu\text{s}$ to $+100 \text{ kV/}\mu\text{s}$

 $<sup>^1\,</sup>ADuM1200W$  と  $\,ADuM1200W\,$  の車載グレード製品には適用されません。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

表 14.最大連続動作電圧 1

Parameter	Max	Unit	Constraint
AC Voltage, Bipolar Waveform	565	V peak	50-year minimum lifetime
AC Voltage, Unipolar Waveform			
Functional Insulation	1131	V peak	Maximum approved working voltage per IEC 60950-1
Basic Insulation	560	V peak	Maximum approved working voltage per IEC 60950-1 and VDE V 0884- 10
DC Voltage			
Functional Insulation	1131	V peak	Maximum approved working voltage per IEC 60950-1
Basic Insulation	560	V peak	Maximum approved working voltage per IEC 60950-1 and VDE V 0884- 10

<sup>「</sup>アイソレーション障壁に加わる連続電圧の大きさを意味します。詳細 については、絶縁寿命のセクションを参照してください。

#### ESD の注意



ESD (静電放電)の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

Rev. H — 21/28 —

<sup>&</sup>lt;sup>2</sup> ADuM1200W と ADuM1200W の車載グレード製品に適用されます。


³すべての電圧はそれぞれのグラウンドを基準とします。

 $<sup>^4\,</sup>V_{\rm DDI}$ と  $V_{\rm DDO}$ は、それぞれチャンネルの入力側と出力側の電源電圧を表します。

<sup>&</sup>lt;sup>5</sup> 種々の温度に対する最大定格電流値については図3を参照してください。

<sup>6</sup> 絶縁障壁にまたがるコモン・モード過渡電圧を表します。絶対最大定格を超えるコモン・モード・トランジェントは、ラッチアップまたは永久故障の原因になります。

## ピン配置およびピン機能説明





#### 

図 5.ADuM1201 のピン配置

#### 表 15.ADuM1200 のピン機能説明

ピン		
番号	記号	説明
1	$V_{\mathrm{DD1}}$	アイソレータ・サイド1の電源電圧。
2	$V_{IA}$	ロジック入力 A。
3	$V_{\mathrm{IB}}$	ロジック入力 B。
4	$GND_1$	グラウンド1。アイソレータ・サイド1の
		グラウンド基準。
5	$GND_2$	グラウンド2。アイソレータ・サイド2の
		グラウンド基準。
6	$V_{OB}$	ロジック出力 B。
7	$V_{OA}$	ロジック出力 A。
8	$V_{\mathrm{DD2}}$	アイソレータ・サイド2の電源電圧。

#### 表 16.ADuM1201 のピン機能説明

ピン		
番号	記号	説明
1	$V_{DD1}$	アイソレータ・サイド1の電源電圧。
2	$V_{OA}$	ロジック出力 A。
3	$ m V_{IB}$	ロジック入力 B。
4	$GND_1$	グラウンド1。アイソレータ・サイド1の
		グラウンド基準。
5	$GND_2$	グラウンド2。アイソレータ・サイド2の
		グラウンド基準。
6	$V_{OB}$	ロジック出力 B。
7	$V_{IA}$	ロジック入力 A。
8	$ m V_{DD2}$	アイソレータ・サイド2の電源電圧。

#### 表 17.AduM1200 の真理値表(正論理)

V <sub>IA</sub> Input	V <sub>IB</sub> Input	V <sub>DD1</sub> State	V <sub>DD2</sub> State	V <sub>OA</sub> Output	V <sub>OB</sub> Output	Notes
Н	Н	Powered	Powered	Н	Н	
L	L	Powered	Powered	L	L	
Н	L	Powered	Powered	Н	L	
L	Н	Powered	Powered	L	Н	
X	X	Unpowered	Powered	Н	Н	Outputs return to the input state within $1 \mu s$ of $V_{DDI}$ power restoration.
X	X	Powered	Unpowered	Indeterminate	Indeterminate	Outputs return to the input state within $1 \mu s$ of $V_{DDO}$ power restoration.

#### 表 18.ADuM1201 の真理値表(正論理)

V <sub>IA</sub> Input	V <sub>IB</sub> Input	V <sub>DD1</sub> State	V <sub>DD2</sub> State	V <sub>OA</sub> Output	V <sub>OB</sub> Output	Notes
Н	Н	Powered	Powered	Н	Н	
L	L	Powered	Powered	L	L	
Н	L	Powered	Powered	Н	L	
L	Н	Powered	Powered	L	Н	
X	X	Unpowered	Powered	Indeterminate	Н	Outputs return to the input state within 1 $\mu$ s of $V_{\rm DD1}$ power restoration.
X	X	Powered	Unpowered	Н	Indeterminate	Outputs return to the input state within $1 \mu s$ of $V_{DDO}$ power restoration.

## 代表的な性能特性




図 6.チャンネル当たりの入力電源電流(Typ)対  $5 \lor 1$  および  $5 \lor 1$  動作で のデータ・レート




図 7.チャンネルあたりの出力電源電流(Typ)対 5 V および 3 V 動作でのデータ・レート(出力無負荷)




図 8.チャンネルあたりの出力電源電流(Typ)対 5 V および 3 V 動作で のデータ・レート(15 pF 出力負荷)




図 9.AduM1200 V<sub>DD1</sub> 電源電流(Typ)対 5 V および 3 V 動作でのデータレート




図 10.AduM1200 V<sub>DD2</sub>電源電流(Typ)対 5 V および 3 V 動作でのデータレート




図 11.ADuM1201 の V<sub>DD1</sub>または V<sub>DD2</sub>電源電流(Typ)対 5 V および 3 V 動作でのデータレート

Rev. H — 23/28 —


### アプリケーション情報

#### PCB レイアウト

ADuM120x デジタル・アイソレータには、ロジック・インターフェース用の外付けインターフェース回路は不要です。入力電源ピンと出力電源ピンにはバイパス・コンデンサを接続することが推奨されます。コンデンサの値は、0.01μF~0.1μF とする必要があります。コンデンサの両端と入力電源ピンとの間のパターン長は20 mm以下にする必要があります。

#### 伝搬遅延に関係するパラメータ

伝搬遅延時間は、ロジック信号がデバイスを通過するのに要する時間を表すパラメータです。ロジック・ロー・レベル出力までの伝搬遅延は、ロジック・ハイ・レベル出力までの伝搬遅延と異なることがあります。



パルス幅歪みとはこれら 2 値の間の最大の差を意味し、入力信号のタイミングが出力信号で再現される精度を表します。

チャンネル間マッチングとは、1 つの ADuM120x デバイス内に ある複数のチャンネル間の伝搬遅延差の最大値を意味します。

伝搬遅延スキューは、同じ条件で動作する複数の ADuM120x デバイス間での伝搬遅延差の最大値を表します。

#### DC 精度と磁界耐性

アイソレータ入力での正および負のロジック変化により、狭いパルス(約1 ns)がトランスを経由してデコーダに送られます。デコーダは双安定であるため、入力ロジックの変化を指定するパルスによりセットまたはリセットされます。1μs 以上入力にロジック変化がない場合、該当する入力状態を表す周期的な一連の更新パルスが出力の DC 精度を確保するために送出されます。デコーダが約5μs 間以上この入力パルスを受信しないと、入力側が電源オフであるか非動作状態にあると見なされ、ウォッチドッグ・タイマー回路によりアイソレータ出力が強制的にデフォルト状態(表17と表18参照)にされます。

ADuM120x は、外部磁界に対して極めて強い耐性を持っています。ADuM120x の磁界耐性の限界は、トランスの受信側コイルに発生する誘導電圧が十分大きくなり、デコーダをセットまたはリセットさせる誤動作が発生することで決まります。この状態が発生する条件を以下の解析により求めます。ADuM120x の3 V 動作は最も感度の高い動作モードであるため、この条件を調べます。

トランス出力でのパルスは 1.0 V 以上の振幅を持っています。デコーダは約 0.5 V の検出スレッショールドを持つので、誘導電圧に対しては 0.5 V の余裕を持っています。受信側コイルへの誘導電圧は次式で与えられます。

 $V = (-d\beta/dt)\Sigma\prod r_n^2; n = 1, 2, ..., N$  $\Xi \subseteq \mathcal{T}$ 

β =磁束密度(Gauss)N =受信側コイルの巻数 r<sub>n</sub>=受信側コイルの n 回目の半径(cm)

ADuM120x 受信側コイルの形状が与えられ、かつ誘導電圧がデコーダにおける 0.5 V 余裕の最大 50%であるという条件が与えられると、最大許容磁界は図 13 のように計算されます。




図 13.最大許容外部磁束密度

たとえば、磁界周波数= 1 MHz で、最大許容磁界= 0.2 k Ggauss の場合、受信側コイルでの誘導電圧は 0.25V になります。これは検出スレッショールドの約 50%であるため、出力変化の誤動作はありません。同様に、仮にこのような条件が送信パルス内に存在しても(さらに最悪ケースの極性であっても)、受信パルスが 1.0 V 以上から 0.75 V へ減少されるため、デコーダの検出スレッショールド 0.5 V に対してなお余裕を持っています。

前述の磁束密度値は、ADuM120xトランスから与えられた距離だけ離れた特定の電流値に対応します。図14 に、周波数の関数としての許容電流値を与えられた距離に対して示します。図から読み取れるように、ADuM120xの耐性は極めて高く、影響を受けるのは、高周波でかつデバイスに非常に近い極めて大きな電流の場合に限られます。1 MHzの例では、デバイス動作に影響を与えるためには、0.5 kAの電流をADuM120xから5 mmの距離まで近づける必要があります。




図 14.さまざまな電流値と ADuM120x までの距離に対する 最大許容雷流

強い磁界と高周波が組合わさると、PCB パターンで形成される ループに十分大きな誤差電圧が誘導されて、後段回路のスレッ ショールドがトリガーされてしまうことに注意が必要です。パ ターンのレイアウトでは、このようなことが発生しないように 注意する必要があります。

#### 消費電力

ADuM120x アイソレータ内にあるチャンネルの電源電流は、電源電圧、チャンネルのデータ・レート、チャンネルの出力負荷の関数になっています。

各入力チャンネルに対して、電源電流は次式で与えられます。

$$I_{DDI} = I_{DDI(Q)}$$
  $f \le 0.5f_r$ 

 $I_{DDI} = I_{DDI(D)} \times (2f - f_r) + I_{DDI(Q)}$  f > 0.5fr

各出力チャンネルに対して、電源電流は次式で与えられます。

$$I_{DDO} = I_{DDO(Q)} f \le 0.5 f_r$$

$$I_{DDO} = (I_{DDO\,(D)} + (0.5 \times 10^{-3}) \times C_L V_{DDO}) \times (2f - f_r) + I_{DDO\,(Q)}$$
  
 $f > 0.5 fr$ 

ここで、

 $I_{DDI(D)}$ と  $I_{DDO(D)}$ は、それぞれチャンネル当たりの入力ダイナミック電源電流と出力ダイナミック電源電流です(mA/Mbps)。

 $C_L$ は出力負荷容量(pF)。 $V_{DDO}$ は出力電源電圧(V)。

fは入力ロジック信号周波数(MHz、入力データ・レートの 1/2、NRZ シグナリング)。

f<sub>r</sub>は入力ステージのリフレッシュ・レート(Mbps)。

 $I_{DDI(Q)}$ と  $I_{DDO(Q)}$ は、それぞれ指定された入力静止電源電流と出力静止電源電流です(mA)。

 $I_{DD1}$ と  $I_{DD2}$ の電源電流を計算するために、 $I_{DD1}$ と  $I_{DD2}$ に対応するチャンネルの各入力と各出力の電源電流を計算して合計します。図 6 と図 7 に、無負荷状態の出力に対して、データ・レートの関数としてのチャンネル当たりの電源電流を示します。図 8 に、15 pF 負荷の出力に対して、データ・レートの関数としてのチャンネル当たりの電源電流を示します。図 9 ~図 11 に、

ADuM1200 と ADuM1201 のチャンネル構成に対するデータ・レートの関数としての  $V_{DD1}$ と  $V_{DD2}$ の合計電源電流を示します。

#### 絶縁寿命

すべての絶縁構造は、十分長い時間電圧ストレスを受けるとブレークダウンします。絶縁性能の低下率は、絶縁に加えられる電圧波形の特性に依存します。アナログ・デバイセズは、規制当局が行うテストの他に、広範囲なセットの評価を実施してADuM120xの絶縁構造の寿命を測定しています。


アナログ・デバイセズは、定格連続動作電圧より高い電圧レベルを使った加速寿命テストを実施しています。複数の動作条件に対する加速ファクタを求めました。これらのファクタを使うと、実際の動作電圧での故障までの時間を計算することができます。表 14 に、バイポーラ AC 動作条件とアナログ・デバイセズの最大推奨動作電圧での50年のサービス寿命に対するピーク電圧と最大 CSA/VDE 認定動作電圧を示します。多くのケースで、実証された動作電圧は50年サービス寿命の電圧より高くなっています。これらの高い動作電圧での動作は、ケースによって絶縁寿命を短くすることがあります。


ADuM120x の絶縁寿命は、アイソレーション障壁に加えられる電圧波形のタイプに依存します。iCoupler 絶縁構造の性能は、波形がバイポーラ AC、ユニポーラ AC、DC のいずれであるかに応じて、異なるレートで低下します。図 15、図 16、図 17 に、それぞれのアイソレーション電圧波形を示します。

バイポーラ AC 電圧は最も厳しい環境です。AC バイポーラ条件での 50 年動作寿命の目標により、アナログ・デバイセズが推奨する最大動作電圧が決定されています。

ユニポーラ AC または DC 電圧の場合、絶縁に加わるストレスは大幅に少なくなります。このために、高い動作電圧での動作でも 50 年の寿命を維持することができます。表 14 に示す動作電圧は、ユニポーラ AC 電圧またはユニポーラ DC 電圧のケースに適合する場合、50 年最小寿命に適用することができます。図 16 または図 17 に適合しない絶縁電圧波形は、バイポーラ AC波形として扱う必要があり、ピーク電圧は表 14 に示す 50 年寿命電圧値に制限する必要があります。

図 16 に示す電圧は、説明目的のためにのみ正弦波としています。 すなわち、0 V とある規定値との間で変化する任意の電圧波形とすることができます。規定値は正または負となることができますが、電圧は0 V を通過することはできません。








#### 車載製品

ADuM1200W と ADuM1201W は、AEC-Q100 に準拠して車載アプリケーション用に認定されています。厳しい車載性能と品質条件を満たすために、これらの製品のカスタム・バージョンを提供しています。詳細については、最寄りの ADI にお尋ねください。

Rev. H — 26/28 —

### 外形寸法



COMPLIANT TO JEDEC STANDARDS MS-012-A A CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

図 18.8 ピン標準スモール・アウトライン・パッケージ[SOIC\_N] ナロウ・ボディ(R-8) 寸法: mm (インチ)

### オーダー・ガイド

Model	Number of Inputs, V <sub>DD1</sub> Side	Number of Inputs, V <sub>DD2</sub> Side	Maximum Data Rate (Mbps)	Maximum Propagation Delay, 5 V (ns)	Maximum Pulse Width Distortion (ns)	Temperature Range (°C)	Package Option <sup>1</sup>
ADuM1200AR	2	0	1	150	40	-40 to +105	R-8
ADuM1200AR-RL7	2	0	1	150	40	-40 to +105	R-8
ADuM1200ARZ <sup>2</sup>	2	0	1	150	40	-40 to +105	R-8
ADuM1200ARZ-RL7 <sup>2</sup>	2	0	1	150	40	-40 to +105	R-8
ADuM1200BR	2	0	10	50	3	-40 to +105	R-8
ADuM1200BR-RL7	2	0	10	50	3	-40 to +105	R-8
ADuM1200BRZ <sup>2</sup>	2	0	10	50	3	-40 to +105	R-8
ADuM1200BRZ-RL7 <sup>2</sup>	2	0	10	50	3	-40 to +105	R-8
ADuM1200CR	2	0	25	45	3	-40 to +105	R-8
ADuM1200CR-RL7	2	0	25	45	3	-40 to +105	R-8
ADuM1200CRZ <sup>2</sup>	2	0	25	45	3	-40 to +105	R-8
ADuM1200CRZ-RL7 <sup>2</sup>	2	0	25	45	3	-40 to +105	R-8
ADuM1200WSRZ <sup>2</sup>	2	0	1	150	40	-40 to +125	R-8
ADUM1200WSRZ-RL7 <sup>2</sup>	2	0	1	150	40	-40 to +125	R-8
ADuM1200WTRZ <sup>2</sup>	2	0	10	50	3	-40 to +125	R-8
ADuM1200WTRZ-RL7 <sup>2</sup>	2	0	10	50	3	-40 to +125	R-8
ADUM1200WURZ <sup>2</sup>	2	0	25	45	3	-40 to +125	R-8
ADUM1200WURZ-RL7 <sup>2</sup>	2	0	25	45	3	-40 to +125	R-8
ADuM1201AR	1	1	1	150	40	-40 to +105	R-8
ADuM1201AR-RL7	1	1	1	150	40	-40 to +105	R-8
ADuM1201ARZ <sup>2</sup>	1	1	1	150	40	-40 to +105	R-8
ADuM1201ARZ-RL7 <sup>2</sup>	1	1	1	150	40	-40 to +105	R-8
ADuM1201BR	1	1	10	50	3	-40 to +105	R-8
ADuM1201BR-RL7	1	1	10	50	3	-40 to +105	R-8
ADuM1201BRZ <sup>2</sup>	1	1	10	50	3	-40 to +105	R-8
ADuM1201BRZ-RL7 <sup>2</sup>	1	1	10	50	3	-40 to +105	R-8
ADuM1201CR	1	1	25	45	3	-40 to +105	R-8
ADuM1201CR-RL7	1	1	25	45	3	-40 to +105	R-8
ADuM1201CRZ <sup>2</sup>	1	1	25	45	3	-40 to +105	R-8
ADuM1201CRZ-RL7 <sup>2</sup>	1	1	25	45	3	-40 to +105	R-8

Rev. H — 27/28 —

Model	Number of Inputs, V <sub>DD1</sub> Side	Number of Inputs, V <sub>DD2</sub> Side	Maximum Data Rate (Mbps)	Maximum Propagation Delay, 5 V (ns)	Maximum Pulse Width Distortion (ns)	Temperature Range (°C)	Package Option <sup>1</sup>
ADuM1201WSRZ <sup>2</sup>	1	1	1	150	40	-40 to +125	R-8
ADUM1201WSRZ-RL7 <sup>2</sup>	1	1	1	150	40	-40 to +125	R-8
ADuM1201WTRZ <sup>2</sup>	1	1	10	50	3	-40 to +125	R-8
ADuM1201WTRZ-RL7 <sup>2</sup>	1	1	10	50	3	-40 to +125	R-8
ADUM1201WURZ <sup>2</sup>	1	1	25	45	3	-40 to +125	R-8
ADUM1201WURZ-RL7 <sup>2</sup>	1	1	25	45	3	-40 to +125	R-8

<sup>&</sup>lt;sup>1</sup> R-8 = 8 ピン・ナロー・ボディ SOIC\_N

Rev. H — 28/28 —

 $<sup>^{2}</sup>$  Z = RoHS 準拠製品