

## Proiectarea subcircuitelor VLSI

SV-1

### Problema generală:

- găsirea unei celule de bază care poate implementa funcțiile proiectate ale sistemului

### Celula de bază dreptunghiulară:

- un set de canteeni/inguli de sincronizare

Geometria celulei și canteenii de sincronizare dreptunghiulari proiectarea circuitului de comandă care încorporează oare de producere constituită din celule de bază

După amplasarea circuitelor de comandă rezultă un subcircuit cu modul funcțional cu o notă de similitudine privind:

- specificitatea funcțională;
- " " - geometrice
- " " - de 1/E - date
- " " - de comandă și sincronizare.



Setul de canteeni de sincronizare are în

- Medane:
- rațiunile de date,
  - rațiunile de date,
  - rațiunile de comandă

Exemple: Proiectarea unei memorii de tip Stras LIFO

<sup>SV-2</sup>  
Celula de bază este copiată și realizată operațiile: Push-Pop-Nop, cu condițiile unui cas lifo și al unui cod de operare.

### Celula de bază:



Răndul de sus se fixează pe datea lui  $E_1$ , iar rândul de jos - pe datea lui  $E_2$

Fluxul de comenzi este vertical, pe linii de metalizare, iar fluxul de date este orizontal pe linii de difuzie

- 3 -

SV3

Deplasare la dreapta: PUSH

$E_1: SHR = 1$  și  $E_2: TRR = 1$

Deplasare stânga: POP

$E_2: SHL = 1$  și  $E_1: TRL = 1$

Memorare: NOP

$E_1: TRR = 1$  și  $E_2: TRR = 1$


Generarea semnalelor de comandă:

Schimb este relativ simplu și poate fi generată prin metode respective.

Se folosește un trigger cod de operare de un bit, aplicat fie în  $E_1$  ( $op=1$ ), fie în  $E_2$  ( $op=2$ ).



PUSH:  $op = 1$ , în  $E_2$   
 $op = 0$ , în  $E_1$



Forma subcircuitului



## Proiectarea logicii combinatoriale

Sunt trei categorii de probleme

1. Se cere o cantitate mica de logice


la cazul comenzii unui circuit format dintr-o singura celula, care poate fi multiplicata

Se foloseste procedeul proiectarii logice traditionale cu circuite NAND, NOR sau, respectiv, foare a mai folosii procedeul formal de minimizare.

Utilizarea portilor statice nu este recomandata deoarece

- nu conduce la forme regulate
- nu asigura ota minimă
- putere consumata mare
- nu realizeaza maximizarea numarului de functii logice pe unitatea de celula

Solutie: Rețele formate dintr-unuzitate de tranze



2. Aduna dase de probleme.

Suplimentarea unei functii logice complexe pentru care trebuie sa se conceapa metode de structurare topologica.

Exercitiul TALLY cu n intrari si nH iesiri



$$z_0 = \bar{x}_3 \bar{x}_2 \bar{x}_1$$


$$z_1 = \bar{x}_3 \bar{x}_2 x_1 \vee \bar{x}_3 x_2 \bar{x}_1 \vee x_3 \bar{x}_2 \bar{x}_1$$

$$z_2 = \bar{x}_3 x_2 x_1 \vee x_3 \bar{x}_2 x_1 \vee x_3 x_2 \bar{x}_1$$

$$z_3 = x_3 x_2 x_1$$

Suplimentarea conduce la structuri regulate sub aspect topologic.


Realizarea unui circuit de deplasare



$$z_1 | R1 \leftarrow x$$

$$z_2 | R2 \leftarrow (R1 \oplus SH(R1)) \oplus (SH, SH)$$







Pentru a manipula mai mult de 3  
rețini și să nu introducă buffere suplimentare  
Schema este generată direct din logica  
cu rețea.

### Rețele Weinberger

Fie funcția

$C_0 = a \cdot b \vee C_i(a \cdot \bar{b} \vee \bar{a} \cdot b)$  implementată  
cu structuri NOR




### 3. Rețele logice programabile

O funcție logică complexă trebuie implementată  
fără a necesita aplicarea ei directă  
într-o structură regulată. De exemplu -  
logica rețelei ne-regulate.

Rețelele programabile permit aplicarea  
funcțiilor logice ne-regulate și structurii  
regulate. FL. pot fi modificate substra-  
tural fără a fi necesari modificarea  
memoriei și modului de lucru a marelui PCA

Utilizarea memoriilor pentru stocarea  
tabelilor de adevărat nu este recomandată  
deoarece ocupă un volum mare.


Scheema bloc a unui PLC



Analiză Si-SAU  
sunt realizate cu  
circuiti NOR.


$$\begin{aligned} Z1 &= A \\ Z2 &= A \vee \bar{A} \bar{B} \bar{C} \\ Z3 &= \bar{B} \bar{C} \\ Z4 &= \bar{A} \bar{B} \bar{C} \vee A \bar{B} \bar{C} \end{aligned}$$

reprezentare grafică:  
 $A, \bar{A} \bar{B} \bar{C}, \bar{B} \bar{C}, \bar{A} \bar{B} \bar{C}$



Se observă că  
 $R1 = A = \bar{\bar{A}}$   
 $R3 = \bar{B} \bar{C} = \overline{B \vee C}$

$$\begin{aligned} R2 &= \bar{A} \bar{B} \bar{C} = \overline{A \vee B \vee C} \\ R4 &= \bar{A} \bar{B} \bar{C} = \overline{A \vee B \vee C} \end{aligned}$$



Omulți lagici programabili reușesc să realizeze  
unul din următoarele de circuit memorie pentru  
oche produse care rulează în forme canonice și  
funcții.

Arhitecturile și forme generate de după  
de arhitecturi parametri

- numărul de rețineri,
- numărul termenilor de tip produs,
- numărul de termeni
- unitatea de lungime.




sunt suficient de scurte raportat cu perioada ceasului

Exemplu: Sintetiza unui automat cu:

- trei intrări:  $x_0, x_1, x_2$
- cinci ieșiri:  $z_0, \dots, z_4$
- patru stări A, B, C, D codificate prin

variabilele de stare	$y_0$	$y_1$	stare
0	0	0	A
0	1	1	B
1	1	1	C
1	0	0	D

Automatul funcționează după următoarea logică / diagramă de tranziții:



Realizăm tabelul de tranziție pentru stări și a tabelul pentru ieșiri

## AUTOMATE FINITE (AF)

PLC-7

AF se realizează plasând o rețea logică programabilă între ieșirile și intrările o rețea de la ieșiri spre intrări



Semnalele de intrare  $x$  împreună cu semnalele de stare  $y$  sunt stocate în registrele de intrare  $R_i$ , pe durata lui  $C_1$ . Semnalele se propagă prin RPL până la ieșirea lui  $R_E$ , care le stochează pe durata lui  $C_2$ .

Tranzițiile sunt realizate la valoarea perioadei ceasului realizată de RPL. Nr. tranzițiilor de rețea este determinat de stări. Automatul este sincron.

~~$f(t) = f(t)$~~

$$\left. \begin{aligned} Y[kT] &= f[Y(kT), X(kT)] \\ Z[kT] &= g[Y(kT), X(kT)] \end{aligned} \right\}$$

Acțiunile de rețea ar fi permanent active automatul s-ar comporta ca un cronometru. Masurarea timpului funcționează pe canal de intrări sau pe canal de ieșiri.


Severale memorate  
cu  $R_1$  la  $R_4$

Severale memorate PCL-9  
cu  $R_5$  la  $R_8$

rețineri	Stări prezente	Stări absente	rețineri
$x_0 x_1 x_2$	$y_0 y_1$	$y_0 y_1$	$z_0 z_1 z_2 z_3$
0 * *	0 0	0 0	0 0 0 1 0 $R_1$
* 0 *	0 0	0 0	0 0 0 1 0 $R_2$
1 1 *	0 0	0 1	1 0 0 1 0 $R_3$
* * 0	0 1	0 1	0 0 1 1 0 $R_4$
* * 1	0 1	1 1	1 0 1 1 0 $R_5$
1 0 *	1 1	1 1	0 1 0 0 0 $R_6$
0 * *	1 1	1 0	1 1 0 0 0 $R_7$
* 1 *	1 1	1 0	1 1 0 0 0 $R_8$
* * 0	1 0	1 0	0 1 0 0 1 $R_9$
* * 1	1 0	0 0	1 1 0 0 1 $R_{10}$


Reguli pentru programarea rețelei logice.

- Pentru fiecare 1 logic din tabelul pentru stări prezente și pentru rețineri se va ține o coloană de difuzie întru lărgă compensaționă a termenii (verticală metal), peste traseul de polarizare și traseul orizontal de difuzie conectat la masă




Pentru planul AND sunt două reguli PCL-10


- Pentru fiecare 1 logic din tabelul pentru rețineri și stări prezente se va ține o coloană de difuzie și la lărgă compensaționă a termenului produs peste reținerile prezente la traseul vertical de difuzie conectat la masă



- Pentru fiecare termen egal cu 0 în tabelul reținerilor și stări prezente se va ține o coloană de difuzie și la termenul produs la masă reținând traseul de polarizare corespunzător reținerii directe









masura selectiei se poate realiza <sup>PCL-42</sup>  
pe o zona de  $(150\lambda)^2$

Pentru  $\lambda = 3\mu\text{m}$  (1978) (sau  $\lambda = 0,3\mu\text{m}$ )  
se va fi de  $(450\mu\text{m})^2 \approx 0,002\text{cm}^2$

Masura contine peste 150 tranzistori  
ocupă  $1/25$  din aria unei chip  
integrat simplu -  $(0,25\text{cm}^2)$

Se trade cu purcent la  $1/25.000$  din  
aria chipului simplu integrat