

ASSIGNMENT 02

UP / DOWN COUNTER

EMBEDDED SYSTEMS 3

FACHHOCHSCHULE VORARLBERG
MASTER MECHATRONICS

EINGEREICHT BEI

Dr. Andrè Mitterbacher

Vorgelegt von

ROMAN PASSLER

DORNBIRN, 31.12.2017

Inhaltsverzeichnis

\mathbf{A}	bbild	ungsverzeichnis	11						
Tabellenverzeichnis									
Li	\mathbf{sting}	\mathbf{s}	IV						
1	$\mathbf{U}\mathbf{p}$	/ Down Counter	1						
	1.1	Einleitung	1						
	1.2	Implementierung	1						
	1.3	Test Bench	2						
	1.4	Simulationsscript	4						
	1.5	Simulationsscript	5						
		Vor- und Nachteile der Implementierung							

Abbildungsverzeichnis

1.1	Waveform	Window																5	

Tabellenverzeichnis

Listings

1.1	Implementierung	1
1.2	Testbench für den Up / Down Counter	2
1.3	Simulationsscript	4
1.4	Commandline Output A	5

1 Up / Down Counter

1.1 Einleitung

In der zweiten Aufgabe soll ein n-Bit Up / Down Counter implementiert werden. Folgende Anforderungen werden an den Up / Down Counter gestellt:

- $\bullet\,$ synchrone Logik $\to\,$ "clk50m" ist die Clock aller Flipflops.
- Aktiver Low-Reset auf Null ("rst n").
- Zähler wird inkrementiert oder dekrementiert, wenn en == 1'b1.

```
- If (down == 1'b1) \rightarrow cnt = cnt - 1

- sonst \rightarrow cnt = cnt + 1
```

Zusätzlich zu den Anforderungen muss die Implementierung getestet und verifiziert werden. Dies bedeutet, dass alle Eingänge stimuliert und alle Signale im "Wave Window" angezeigt werden.

1.2 Implementierung

Die Implementierung erfolgt wie in Listing 1.1 dargestellt ist. In Codezeile Zeile 13 wird der Ausgang Counter "cnt" mit variabler Bitlänge definiert definiert.

```
Up Down Cunter
   Project:
   Purpose:
                Flexible up down counter
                rpa2306
   Author:
   Version:
                00, 31.12.2017
   module counter updn #(parameter WIDTH=8)(
   input
           logic
                                 rst n,
                                 clk50m, // 50 Mhz Clock
   input
            logic
   input
            logic
11
                                 en,
   input
            logic
                                 down,
12
                     [WIDTH-1:0] cnt //
   output
            logic
13
14
15
        - n-bit counter up and down -
16
17
   always ff @ (negedge rst n or posedge clk50m) begin
18
       if (!rst n) begin
19
            cnt <= 1'b0;
20
21
       end
       else if (en && !down) begin
```

Listing 1.1: Implementierung

1.3 Test Bench

In Listing 1.2 ist die Testbench ersichtlich. Es wurde ein automatisiertes Testscript erstellt, welches einen Fehler ausgibt, sobald der Up oder Down Test fehlschlägt (Codezeile 98 bis 104 und 121 bis 128).

```
Project:
                Up Down Cunter
2
3
   Purpose:
                Flexible up down counter
   Author:
                rpa2306
4
                00, 31.12.2017
   Version:
   'timescale 10ns/10ns
   module tb_counter_updn();
10
   'define counterSize
11
12
   // (1) Prepare DUT wiring
13
14
   logic
                         rst n;
15
   logic
                         clk50m;
16
17
   logic
                         en;
18
   logic
                         down;
            ['counterSize-1:0]
19
   logic
                                      cnt;
20
   // (2) Instantiate the DUT
21
22
   counter updn #(.WIDTH ('counterSize))
                                               dut (.*);
23
24
   // (3) Create test stimuli
25
   logic run sim = 1'b1;
26
   // all initial are running in parallel
28
   initial begin
29
       clk50m = 1'b0;
30
        while (run sim) begin
31
            #10 ns;
32
            clk50m = !clk50m;
33
       end
34
   end
35
36
   initial begin
37
       automatic int cntSoftware = 0;
       automatic int cntHardware = 0;
39
       automatic int overflowCnt = 0;
```

```
automatic int maxValue = 2 << ('counterSize-1);
41
       automatic int startValue = 0;
42
       automatic int countUp = 100;
43
       automatic int countDown = 200;
44
45
       rst n = 1'b0;
46
       en = 1, b0;
47
       down \ = \ 1\,'b0\,;
48
49
        $display("—
50
        $display(" TB_COUNTER_UPDN started ");
51
        $display("——
        $display("");
53
54
       \#100\,\mathrm{ns};
55
56
        display(" Check: en = 1'b1 and down = 1'b0\n");
57
       down = 1'b0;
58
       rst_n = 1'b1;
59
       @ (negedge\ clk50m); // wait for negedge
60
       en =1'b1;
61
       @ (negedge clk50m); // wait for negedge
62
       en =1'b0;
63
       rst n = 1, b0;
64
       @ (negedge clk50m);
65
66
       \#100\,\mathrm{ns};
67
68
       display(" Check: en = 1'b1 and down = 1'b1\n");
69
70
       down = 1'b1;
       @ (negedge clk50m); // wait for negedge
71
       en =1'b1;
72
       rst_n = 1'b1;
73
       @ (negedge\ clk50m); // wait for negedge
74
       en = 1'b0;
75
       rst\ n\ =\ 1\,{}^{\backprime}b0\,;
76
77
       @ (negedge clk50m);
78
79
       \#100\,\mathrm{ns};
80
       rst_n = 1'b1;
81
       down = 1'b0;
82
       en = 1, b1;
83
        display("--- Stimulate the up count for 100 --- \n");
84
85
       startValue = cnt;
86
        repeat (countUp) begin
87
            @ (negedge clk50m); // wait for negedge
88
            cntSoftware++;
89
90
            if (cnt = maxValue-1) begin
91
                overflowCnt++;
92
            end
       end
93
94
       en =1'b0;
95
       down = 1'b1;
96
       cntHardware = overflowCnt * maxValue + cnt + 1 - startValue;
97
        if (cntHardware = cntSoftware) begin
98
            99
                countUp);
```

```
end
100
                         else begin
                                     display("---- Test failed with counting up: %d ------", countUp);
                                     $\,\display(\,\display(\,\display \,\display \,\dint \,\dint \,\display \,\display \,\display \,\display \,\di
103
                                                cntHardware, cntSoftware);
104
105
                        \#100\,\mathrm{ns};
106
                        cntSoftware = 0;
107
                        overflowCnt = 0;
108
                        startValue = cnt;
                        @ (negedge clk50m);
                        en = 1'b1;
111
                         $\display("\text{----} Stimulate the down count for 200 \text{----\n"});
112
                         repeat (countDown) begin
113
                                    @ (negedge clk50m); // wait for negedge
114
                                     cntSoftware++;
115
                                     if (cnt = 0) begin
116
                                                 overflowCnt++;
117
                                    end
118
                        end
119
                        cntHardware = (overflowCnt-1) * maxValue + maxValue - cnt +
                                    start Value;
                         if (cntHardware = cntSoftware) begin
121
                                     end
123
                         else begin
                                     $display("--- Test failed with counting up: %d ----", countDown)
                                     $display("---- cntHardware %d, cntSoftware %d ----\n",
                                                cntHardware , cntSoftware);
                                     $display("");
127
                        end
128
                        en =1'b0;
                        rst_n = 1, b0;
130
                        run_sim = 1'b0; // stop clock generator
132
                         $display("-----
133
                         $display(" TB_COUNTER_UPDN finished ");
134
                         $display("-
135
            end
136
137
            endmodule
138
```

Listing 1.2: Testbench für den Up / Down Counter

1.4 Simulationsscript

In Listing 1.3 ist das Simulationsscript dargestellt. Es beinhaltet dieselben Befehle wie in der letzten Lehrveranstaltung, natürlich angepasst an den Up / Down Counter.

```
# Create simulation environment
vlib work
wmap work work
```

```
4
  # Compile desing files -> use file names
  vlog ../src/counter_updn.sv
  # Compile the test bench
   vlog tb counter updn.sv
   # Init simulation -> use module name
   vsim tb counter updn
   # -r recursive
   log -r *
   do\ wave\_tb\_counter\_updn.tcl
13
14
   # Run simulation
15
   run - all
16
   # run 100us
17
   # Show results
18
   view wave
```

Listing 1.3: Simulationsscript

1.5 Transkript und Waveform Window

In Abbildung 1.1 ist das Waveform Window dargestellt. Es zeigt die geforderten Testfälle. Wie zu sehen ist, wurden die Anforderungen erfüllt.




Abbildung 1.1: Waveform Window Quelle: eigene Ausarbeitung

In Listing 1.4 ist der Output des Testcripts zu sehen. Alle Testfälle wurden bestanden.

Listing 1.4: Commandline Output A

1.6 Vor- und Nachteile der Implementierung

Folgend sind die Vor- und Nachteile der Implementierung gelistet:

Vorteile

• Variable Bitlänge

Nachteile

- Die Clock Frequenz darf nur so hoch gewählt werden, wie es das "Back Propagation Delay" erlaubt. Somit ist die maximale Zählfrequenz begrenzt.
- Bei Anwahl des Down-Bits sollte beim Reseten der Counter Wert nicht auf "0" initalisiert werden, sondern mit dem maximalen Wert

$$2 << (`counterSize - 1) - 1 \tag{1.1}$$

• Ebenfalls wäre es gut, den Startwert des Counters selbst wählen zu können.