

Assignment 04

DAC

EMBEDDED SYSTEMS 3

FACHHOCHSCHULE VORARLBERG
MASTER MECHATRONICS

Eingereicht bei

Dr. Andrè Mitterbacher

Vorgelegt von

ROMAN PASSLER

DORNBIRN, 14.01.2018

Inhaltsverzeichnis

A	bbild	ungsverzeichnis	IJ
Ta	abelle	enverzeichnis	III
Li	$_{ m sting}$	\mathbf{s}	IV
1	Deb	oouncer	1
	1.1	Einleitung	1
	1.2	Implementierung	1
	1.3	Test Bench	3
	1.4	Simulationsscript	6
	1.5	Transkript und Waveform Window	6

Abbildungsverzeichnis

1.1	Waveform	Window																	7	,

Tabellenverzeichnis

Listings

1.1	mplementierung	2
	Testbench	
1.3	Simulationsscript	6

1 Debouncer

1.1 Einleitung

Der Switch, der für den Betrieb der Stoppuhr bestimmt ist, muss entprellt werden, da ansonsten die Statemachine nicht ordnungsgemäß funktioniert. Dieses Beispiel entprellt die "high" sowie "low" Flanke.

- Wenn der Switch "low" ist, wird der erste Counter gestartet von einem Initialwert (alle Bits auf eins). Das Signal ist solange gültig, bis der Counter null erreicht hat. Wenn der Switch "high" schaltet, so wird der erste Counter sofort rückgesetzt auf seinen Initialwert.
- Wenn der Switch "high" ist, wird der zweite Counter gestartet von einem Initialwert (alle Bits auf eins). Das Signal ist solange gültig, bis der Counter null erreicht hat. Wenn der Switch "low" schaltet, so wird der zweite Counter sofort rückgesetzt auf seinen Initialwert.
- Die Bitbreite des Counters muss in einem Header File mit einem Makro ("BITS") definiert werden. Für diese Implementierung wird "BITS" auf drei gesetzt.
- Die Flankenerkennung der fallenden und steigenden Flanke des entprellten Signals wird als "sw_hi" und "sw_lo" ausgegeben. Beide Ausgänge sind nur für einen Clock Zyklus auf "high".

1.2 Implementierung

Als erstes wurde eine Implementierung mit einem Flipflop erstellt¹. Da dies unübersichtlich und für das Field Programmable Gate Array (FPGA) zu viele Bauelemente beinhaltet, wurde versucht die Aufgaben in Flipflops aufzuteilen. Die Implementierung erfolgt wie in Listing 1.1 dargestellt ist.

In Codezeile 32 bis 46 ist der Counter für die positive Flanke in einem Flipflop dargestellt. In Codezeile 66 bis 79 ist der Counter für die negative Flanke in einem Flipflop dargestellt.

Um den Übergang der Counter auf null zu erkennen wurde jeweils für die zwei Counter ein eigenes Flipflop erstellt, dies ist in Codezeile 49 bis 59 (positive Flanke) und in Codezeile 82 bis 92 (negative Flanke) dargestellt.

Für den entprellten Ausgang wurde ebenfalls ein eigenes Flipflop implementiert, dies ist in Codezeile 97 bis 107 zu sehen.

 $^{^1{}m Siehe}$ https://github.com/pasrom/Hardware-Description-Languages/tree/master/code/debounce_2

Die Ausgänge "sw_lo_cnt_zero" und "sw_hi_cnt_zero" werden mit den jeweiligen Countern zugewiesen, wenn der Counter null ist, so ist der Ausgang eins.

```
Project:
                 debounce
2
   Purpose:
3
                 rpa2306
   Author:
4
   Version:
                 00, 01.06.2018
5
6
   'include "debounce.sh"
8
9
   module debounce (
10
                                    rst_n,
11
        input
                 logic
        input
                 logic
                                    clk50m,
12
        input
                 logic
13
                                    sw,
                                    sw\_hi ,
        output
                 logic
14
        output
                 logic
                                    sw lo,
        output
                 logic
                                    \operatorname{sw} \operatorname{dbnc}
16
17
   );
18
       (1) counter for high
19
        logic ['BITS-1:0]
                               sw hi cnt;
20
21
        logic
                               sw hi cnt zero;
22
        logic
                                hi_edge;
23
       (2) counter for low
24
        logic ['BITS-1:0]
                               sw_lo_cnt;
25
                               sw\_lo\_cnt\_zero\,;
        logic
26
        logic
                                lo_edge;
27
28
       (1) Implementation of counter high
29
30
        assign sw_hi_cnt_zero = ~|sw_hi_cnt;
31
        always_ff @ (negedge rst_n or posedge clk50m) begin //
32
33
        end
             if (~rst n) begin
34
                 sw\_hi\_cnt <= ~'1;
35
             end
36
             else if (sw & sw_hi_cnt_zero) begin
37
                 sw\_hi\_cnt <= ~,0;
38
             end
39
             else if (sw) begin
40
                 sw hi cnt <= sw hi cnt - 'BITS'd1;
41
             end
42
43
             else begin
                 sw\_hi\_cnt <= \ '1;
44
             end
45
        end
46
47
       edge detection up
48
        always_ff @ (negedge rst_n or posedge clk50m) begin //
49
             if ( rst_n) begin
50
                  hi edge = 1'b0;
51
52
             else if (sw_hi_cnt = 'BITS'd1) begin
53
54
                 hi_edge = 1'b1;
             end
55
             else begin
56
                 hi\_edge = 1'b0;
57
             end
58
```

```
end
59
60
         assign sw_hi = (sw_hi_cnt_zero & hi_edge) ;
61
62
        (2) Implementation of counter low
63
         assign sw_lo_cnt_zero = ~|sw_lo_cnt;
64
65
         always_ff @ (negedge rst_n or posedge clk50m) begin //
66
             if (~rst_n) begin
67
                  sw\_lo\_cnt <= ~'1;
68
             end
69
             else if (~sw & sw_lo_cnt_zero) begin
70
                  sw\_lo\_cnt <= ~'0;
71
             end
72
             else if (~sw) begin
73
                  sw_lo_cnt <= sw_lo_cnt - 'BITS'd1;</pre>
74
75
76
             else begin
                  sw\_lo\_cnt <= \ '1;
77
             end
78
         end
79
80
    // edge detection down
81
         always_ff @ (negedge rst_n or posedge clk50m) begin //
82
             if (~rst n) begin
83
                  lo edge = 1'b0;
84
85
             else if (sw lo cnt = 'BITS'd1) begin
86
87
                  lo_edge = 1'b1;
88
             end
             else begin
89
                  lo_edge = 1'b0;
90
             end
91
         \quad \text{end} \quad
92
93
         assign sw_lo = (sw_lo_cnt_zero & lo_edge);
94
95
        (3) output FF
96
97
         always_ff @ (negedge rst_n or posedge clk50m) begin //
98
             if (~rst_n) begin
                  sw\_dbnc \ll 1'b0;
99
             end
             else if (sw_lo) begin
                  sw\_dbnc \iff 1'b0;
             end
103
             else if (sw hi) begin
104
                  sw dbnc \le 1'b1;
106
         end
107
108
    endmodule
```

Listing 1.1: Implementierung

1.3 Test Bench

In Listing 1.2 ist die Testbench ersichtlich.

```
Project:
                 debounce
2
   Purpose:
3
                 rpa2306
4
   Author:
                 00, 01.06.2018
    Version:
6
   module tb_debounce();
8
9
10
        (1) Create wires to connect the DUT
11
   *.
        Like footprints for an IC on a PCB
12
13
14
15
   logic
                 rst n;
                 {
m clk50m};
16
   logic
   logic
17
                 sw;
18
   logic
                 sw_hi;
19
   logic
                 sw\_lo\,;
20
   logic
                 sw\_dbnc\,;
21
22
23
        (2) Create an instance of the DUT
24
25
26
   localparam TBWIDTH = 4;
27
28
                 \#(.WIDTH (TBWIDTH))
   debounce
                                            DUT (.*);
29
30
31
        (3) Create stimuli for all inputs
32
33
34
35
   logic run sim = 1'b1;
36
37
   initial begin: clk gen
        clk50m = 1'b0;
38
39
        while (run_sim) begin
40
             \#10\,\mathrm{ns};
41
             clk50m = !clk50m;
42
        end
43
   end
44
45
    initial begin
46
47
                                                  -");
        $display("-
48
                                                ");
        $display("
                        debounce started
49
                                                   _");
        $display("-
50
51
        @(negedge clk50m);
52
        rst n = 1'b0;
53
        sw = 1'b0;
54
        #50 ns;
55
        @(negedge clk50m);
56
        rst n = 1'b1;
57
58
        \#50\,\mathrm{ns};
59
        @(negedge\ clk50m);
60
```

```
sw = 1'b0;
61
         repeat (10) begin
62
                   @ (posedge clk50m);
63
64
         #50 ns;
65
         @(negedge clk50m);
66
         sw = 1'b1;
67
68
         repeat (5) begin
69
                   @ (posedge clk50m);
70
         end
71
         @ (negedge clk50m);
72
         sw = 1'b0;
73
         //@ (posedge clk50m);
74
75
         @ (negedge clk50m);
76
         sw = 1'b1;
77
         repeat (3) begin
78
                   @ (posedge clk50m);
79
         \quad \text{end} \quad
80
81
         @(negedge clk50m);
82
         sw = 1'b0;
83
         repeat (5) begin
84
                   @ (posedge clk50m);
85
         \quad \text{end} \quad
86
87
         @ (negedge clk50m);
88
         sw = 1'b1;
89
         repeat (2) begin
90
                   @ (posedge clk50m);
91
         end
92
93
         @ (negedge clk50m);
94
         sw = 1'b0;
95
96
97
         repeat (8) begin
                   @ (posedge clk50m);
98
99
         end
100
         \#200\,\mathrm{ns};
101
         @ (negedge clk50m);
103
         sw = 1'b1;
104
105
         repeat (8) begin
106
                   @ (posedge clk50m);
107
         end
108
109
110
         \#200\,\mathrm{ns};
111
112
         @ (negedge clk50m);
113
         sw = 1'b0;
114
115
         repeat (8) begin
116
                   @ (posedge clk50m);
117
118
119
         \#50\,\mathrm{ns};
120
         @ (negedge clk50m);
121
```

```
run_sim = 0;
rst_n = 1'b0;
sdisplay("_______");
sdisplay("_debounce finished ");
sdisplay("_____");
end
end
endmodule
```

Listing 1.2: Testbench

1.4 Simulationsscript

In Listing 1.3 ist das Simulationsscript dargestellt. Es beinhaltet dieselben Befehle wie in der letzten Lehrveranstaltung, natürlich angepasst an den Debouncer.

```
# Create simulation environment
   vlib work
   vmap work work
  # Compile desing files -> use file names
   vlog ../src/debounce.sv
   # Compile the test bench
   vlog tb debounce.sv
   # Init simulation -> use module name
   vsim tb_debounce
   # -r recursive
11
   log -r *
12
   do\ wave\_tb\_debounce.tcl
13
14
   # Run simulation
15
   run - all
16
   # run 100us
17
   # Show results
   view wave
```

Listing 1.3: Simulationsscript

1.5 Transkript und Waveform Window

In Abbildung 1.1 ist das Waveform Window dargestellt. Es zeigt die geforderten Testfälle. Wie zu sehen ist, wurden die Anforderungen erfüllt.




Abbildung 1.1: Waveform Window Quelle: eigene Ausarbeitung