

Assignment 04

DAC

EMBEDDED SYSTEMS 3

FACHHOCHSCHULE VORARLBERG
MASTER MECHATRONICS

Eingereicht bei

Dr. Andrè Mitterbacher

Vorgelegt von

ROMAN PASSLER

DORNBIRN, 24.01.2018

Inhaltsverzeichnis

Abbildungsverzeichnis					
Ta	abelle	enverzeichnis	Ш		
Li	$_{ m sting}$	\mathbf{s}	IV		
1	DA	C	1		
	1.1	Einleitung			
	1.2	Implementierung			
	1.3	Test Bench	5		
		Simulationsscript			
	1.5	Waveform Window und Simulink Simulation	7		

Abbildungsverzeichnis

1.1	Simulink Implementierung	2
1.2	Simulink Implementierung: Tiefpassfilter	2
1.3	Simulink Implementierung: DAC mit "fixed-point" Datentypen	2
1.4	Simulink Implementierung: DAC mit "double" Datentypen	2
1.5	Waveform Window	7
1.6	Simulink Simulationsergebnisse	7

Tabellenverzeichnis

Listings

1.1	Resultat der Codegenerierung	3
1.2	Testbench für den DAC	5
1.3	Simulationsscript	6

1 DAC

1.1 Einleitung

Bei dieser Aufgabe soll ein Digital Analogue Converter (DAC) in Simulink erstellt und simuliert werden. Anschließend soll eine Verilog Codegenerierung gemacht werden. Die Verilog Codegenerierung benötigt "fixed-point" Datentypen, somit müssen die "double" Datentypen richtig deklariert werden. Dabei muss beachtet werden, dass bei Summen ein Überlauf stattfinden kann und somit das Ergebnis ein Bit länger sein muss wie die Eingänge.

1.2 Implementierung

Ein Delta-Sigma-Wandler wandelt einen digitalen Wert in einen Bitstrom um. Der Durchschnittswert des Bitstroms ist der digitale Eingabewert. Ein analoger Tiefpassfilter (Rekonstruktionsfilter) wird dann verwendet, um den Durchschnitt des Bitstroms zu erhalten. Dadurch wird der digitale Wert in ein analoges Signal (z. B. Spannung) umgewandelt.

In Abbildung 1.1 ist die Implementierung ersichtlich, bestehend aus:

Signalgenerierung: Vorgabe einer DC oder Sinus Spannung.

- **Diskretisierung mit Halteglied:** Hier wird das generierte Signal auf ein "digitales" Signal gewandelt.
- "ds_dac_dbl": Hier wird der der Sigma Delta Wandler mit "double" Datentypen simuliert (siehe Abbildung 1.3).
- "ds_dac_sl": Hier wird der Sigma Delta Wandler mit "fixed-point" Datentypen simuliert und ist somit für die Verilog Codegenerierung geeignet (siehe Abbildung 1.4).
- "Pulse Width Modulation (PWM)": Ist ein Vergleich, wie mit einer PWM ein "analoges" Signal generiert werden kann.
- **DS_DAC_Trans_XXX:** Hier wird ein Tiefpassfilter auf das generierte Pulssignal angewendet (siehe Abbildung 1.2).

Die Samplezeit wurde auf $\frac{1}{50\cdot 10^6}$ s gestellt und ein Fixed-step Solver ausgewählt. τ wurde $0.01\cdot 10^{-3}$ gewählt. Die Frequenz ist mit 100~Hz definiert.




Abbildung 1.1: Simulink Implementierung Quelle: eigene Ausarbeitung




Abbildung 1.2: Simulink Implementierung: Tiefpassfilter Quelle: eigene Ausarbeitung




Abbildung 1.3: Simulink Implementierung: DAC mit "fixed-point" Datentypen Quelle: eigene Ausarbeitung




Abbildung 1.4: Simulink Implementierung: DAC mit "double" Datentypen Quelle: eigene Ausarbeitung

Bei der Verilog Codegenerierung ist ersichtlich, dass die Deklaration von Variablen noch genauer angeben ist. Ebenfalls muss die Dateiendung von "*.s" auf "*.sv" geändert werden.

```
2
       File Name: hdlsrc/deltasigma_code_gen/ds_dac_sl.v
3
       Created: 2018-01-12 13:19:31
4
5
       Generated by MATLAB 9.3 and HDL Coder 3.11
6
9
       -- Rate and Clocking Details
10
11
       Model base rate: 2e-08
12
       Target subsystem base rate: 2e-08
13
14
15
       Clock Enable
                       Sample Time
16
17
18
       ce out
                        2e - 08
19
20
21
       Output Signal
                                           Clock Enable
                                                           Sample Time
22
23
       dout
                                           ce\_out
                                                           2e - 08
24
25
26
27
28
29
30
31
       Module \colon \ ds\_dac\_sl
32
       Source\ Path:\ delta sigma\_code\_gen/ds\_dac\_sl
33
       Hierarchy Level: 0
34
35
36
37
38
    'timescale 1 ns / 1 ns
39
40
   module ds_dac_sl
41
               (clk50m,
                rst_n ,
42
                {\tt clk\_enable}\;,
43
                din,
44
                ce_out,
45
                dout);
46
47
48
49
      input
               clk50m;
50
      input
               rst_n;
               clk_enable;
51
      input
               [15:0] din;
                              // uint16
52
      input
      output
               ce_out;
53
      output
               dout;
54
55
      wire enb;
56
57
      wire signed [17:0] mid_range_out1; // sfix18
```

```
wire alpha1bit_DAC_relop1;
58
      wire dout 1;
59
      wire [15:0] fdbk;
                          // uint16
60
      wire signed [31:0] Sum2 sub temp; // sfix32
61
      wire signed [31:0] Sum2_1; // sfix32
62
      wire signed [31:0] Sum2 2;
                                   // sfix32
63
      wire signed [16:0] delta;
                                    sfix17
64
65
      reg signed [17:0] integ; // sfix18
      wire signed [31:0] Sum1_add_temp; // sfix32
66
      wire signed [31:0] Sum1_1; // sfix32
67
      wire signed [31:0] Sum1_2;
                                   // sfix32
68
      wire signed [17:0] integ_add; // sfix18
69
70
71
      assign enb = clk enable;
72
73
      74
75
76
77
      assign dout_1 = alpha1bit_DAC_relop1;
78
79
      80
                  16, b00000000000000000);
81
82
83
84
      assign Sum2 1 = \{16'b0, din\};
      assign Sum2_2 = \{16'b0, fdbk\};
86
      assign Sum2_sub_temp = Sum2_1 - Sum2_2;
87
      assign delta = Sum2_sub_temp[16:0];
88
89
90
91
      assign Sum1_1 = \{\{15\{delta[16]\}\}, delta\};
92
      assign Sum1_2 = \{\{14\{\text{integ}[17]\}\}, \text{ integ}\};
93
94
      assign Sum1 add temp = Sum1 1 + Sum1 2;
      assign integ add = Sum1 add temp[17:0];
96
97
98
      always @(posedge clk50m or negedge rst_n)
99
        {\tt begin} \; : \; {\tt Integrator\_process}
100
          if (rst_n = 1'b0) begin
            integ <= 18'sb00000000000000000;
          end
103
          else begin
104
            if (enb) begin
105
              integ <= integ add;
106
            end
          end
109
        end
110
112
      assign alpha1bit_DAC_relop1 = integ >= mid_range_out1;
113
114
115
116
117
      assign dout = alpha1bit DAC relop1;
118
```

```
119 | assign ce_out = clk_enable;

120 | endmodule // ds_dac_sl
```

Listing 1.1: Resultat der Codegenerierung

1.3 Test Bench

In Listing 1.2 ist die Testbench ersichtlich. Das Herzstück der Testbench ist die Sinusgenerierung (Codezeile 68). Diese Anweisung verpackt in einer "while" Schleife ergibt einen Sinus. Die Frequenz, Amplitude und Startpunkt der Sinusgenerierung wurde zur besseren Vergleichbarkeit an die Simulation in Simulink angepasst.

```
{\tt Project}:
                 ds_dac_sl
2
   Purpose:
3
   Author:
                 rpa2306
   Version:
                 00, 01.12.2018
   'timescale 10ns/10ns
10
   module tb_ds_dac_sl();
11
12
13
        (1) Create wires to connect the DUT
   *.
14
        Like footprints for an IC on a PCB
15
16
17
18
   logic
            clk50m;
19
   logic
            rst_n;
            clk_enable;
   logic
            [15:0] din;
   logic
   logic
            ce_out;
22
   logic
            dout;
23
24
25
        (2) Create an instance of the DUT
26
27
28
   ds dac sl
                                           DUT (.*);
29
30
31
        (3) Create stimuli for all inputs
32
33
34
   logic run_sim = 1'b1;
35
36
   initial begin: clk_gen
37
        clk50m = 1'b0;
38
39
        while (run sim) begin
40
41
            #10ns;
            clk50m = !clk50m;
42
        end
43
   end
44
```

```
45
   initial begin
46
       automatic int cntSoftware = 0;
47
       automatic int offset = 2^{**}16/2-1;
48
       automatic int sinus = 0;
49
        automatic int endTime = 0;
50
        $display("-
51
        $display("
                       ds_{dac_sl} started
52
       $display("-
53
54
       @ (negedge clk50m);
55
       rst_n = 1'b0;
56
       clk_enable = 1'b0;
       din = 16'b0;
58
       #50 ns;
59
       @ (negedge clk50m);
60
       rst_n = 1'b1;
61
       clk enable = 1'b1;
62
63
       #50ns;
64
       endTime = $realtime + 1000000;
65
        while ($realtime < endTime) begin
66
            @ (negedge clk50m); // wait for negedge
67
            sinus = \$sin(2*3.14*\$realtime*0.000001)*offset+offset; //
68
            // check if sin is negativ, because din is a unsigned fixed
69
                point number
            if (sinus < 0) begin
70
                sinus = 0;
71
72
                //$display("%d",$realtime);
73
74
            din = sinus;
       end
75
76
       @ (negedge clk50m);
77
       run sim = 1'b0;
78
        $display("-
79
        $display(" ds_dac_sl finished
                                                ");
80
        $display("-
81
82
   end
   endmodule
```

Listing 1.2: Testbench für den DAC

1.4 Simulationsscript

In Listing 1.3 ist das Simulationsscript dargestellt. Es beinhaltet dieselben Befehle wie in der letzten Lehrveranstaltung, natürlich angepasst an den DAC.

```
# Create simulation environment
vlib work
wmap work work

# Compile desing files -> use file names
vlog ../src/ds_dac_sl.sv
# Compile the test bench
vlog tb_ds_dac_sl.sv
# Init simulation -> use module name
vsim tb_ds_dac_sl
```

```
# -r recursive
log -r *
do wave_tb_ds_dac_sl.tcl

# Run simulation
run -all
# run 100us
# Show results
view wave
```

Listing 1.3: Simulationsscript

1.5 Waveform Window und Simulink Simulation

In Abbildung 1.5 ist das Waveform Window dargestellt. Es zeigt den generierten Sinus. In Abbildung 1.6 ist der Vergleich zur Simulation ersichtlich. Es ist ersichtlich, dass bei den "Peaks" (ca. bei $2.5\ ms$) der Ausgang "High" und bei den "Lows" (ca. bei $7.5\ ms$) der Ausgang "Low" ist.




Abbildung 1.5: Waveform Window Quelle: eigene Ausarbeitung




Abbildung 1.6: Simulink Simulationsergebnisse Quelle: eigene Ausarbeitung