

Assignment 03

DEBOUNCER

EMBEDDED SYSTEMS 3

FACHHOCHSCHULE VORARLBERG
MASTER MECHATRONICS

Eingereicht bei

Dr. Andrè Mitterbacher

Vorgelegt von

ROMAN PASSLER

DORNBIRN, 11.01.2018

Inhaltsverzeichnis

Abbildungsverzeichnis Tabellenverzeichnis			
1	Deb	oouncer	1
	1.1	Einleitung	1
	1.2	Implementierung	1
	1.3	Test Bench	3
	1.4	Simulationsscript	6
	1.5	Transkript und Waveform Window	6

Abbildungsverzeichnis

Tabellenverzeichnis

Listings

1.1	Implementierung	2
1.2	Testbench für den Up / Down Counter	3
1.3	Simulationsscript	6

1 Debouncer

1.1 Einleitung

Der Switch, der für den Betrieb der Stoppuhr bestimmt ist, muss entprellt werden, da ansonsten die Statemachine nicht ordnungsgemäß funktioniert. Dieses Beispiel entprellt die "high" sowie "low" Flanke.

- Wenn der Switch, "low" ist, wird der erste Counter gestartet von einem Initialwert (alle Bits auf eins). Das Signal ist solange gültig, bis der Counter null erreicht hat. Wenn der Switch "high" schaltet, so wird der erste Counter sofort rückgesetzt auf seinen Initialwert.
- Wenn der Switch "high" ist, wird der zweite Counter gestartet von einem Initialwert (alle Bits auf eins). Das Signal ist solange gültig, bis der Counter null erreicht hat. Wenn der Switch "low" schaltet, so wird der zweite Counter sofort rückgesetzt auf seinen Initialwert.
- Die Bitbreite des Counters muss in einem Header File mit einem Makro ("BITS") definiert werden. Für diese Implementierung wird "BITS" auf drei gesetzt.
- Die Flankenerkennung der fallenden und steigenden Flanke des entprellten Signals wird als "sw_hi" und "sw_lo" ausgegeben. Beide Ausgänge sind nur für einen Clock Zyklus auf "high".

1.2 Implementierung

Die Implementierung erfolgt wie in Listing 1.1 dargestellt ist.

In Codezeile 32 bis 46 ist der Counter für die positive Flanke in einem Flipflop dargestellt. In Codezeile 66 bis 79 ist der Counter für die negative Flanke in einem Flipflop dargestellt.

Um den Übergang der Counter auf null zu erkennen wurde jeweils für die zwei Counter ein eigenes Flipflop erstellt, dies ist in Codezeile 49 bis 59 (positive Flanke) und in Codezeile 82 bis 92 (negative Flanke) dargestellt.

Für den entprellten Ausgang wurde ebenfalls ein eigenes Flipflop implementiert, dies ist in Codezeile 97 bis 107 zu sehen.

Die Ausgänge "sw_lo_cnt_zero" und "sw_hi_cnt_zero" werden mit den jeweiligen Countern zugewiesen, wenn der Counter null ist, so ist der Ausgang eins.

```
1
   Project:
                 debounce
2
   Purpose:
3
   Author:
                 rpa2306
                 00, 01.06.2018
   Version:
6
   'include "debounce.sh"
9
   module debounce (
10
11
        input
                 logic
                                   rst n,
        input
                 logic
                                   clk50m,
12
        input
                 logic
13
                                   sw,
                                   sw hi,
14
        output
                 logic
15
        output
                 logic
                                   sw lo,
                                   sw dbnc
16
        output
                 logic
   );
17
18
       (1) counter for high
19
        logic ['BITS-1:0]
                              sw_hi_cnt;
20
        logic
                              sw_hi_cnt_zero;
21
                              hi_edge;
        logic
22
23
24
       (2) counter for low
25
        logic ['BITS-1:0]
                              sw_lo_cnt;
                              sw lo cnt zero;
26
        logic
        logic
27
                              lo_edge;
28
       (1) Implementation of counter high
29
        assign sw_hi_cnt_zero = ~|sw_hi_cnt;
30
31
        always ff @ (negedge rst n or posedge clk50m) begin //
32
        end
33
            if (~rst n) begin
34
                sw\_hi\_cnt <= ~'1;
35
36
37
            else if (sw & sw_hi_cnt_zero) begin
38
                 sw_hi_cnt \ll 0;
39
            end
            else if (sw) begin
40
                 sw_hi_cnt \le sw_hi_cnt - BITS'd1;
41
            end
42
            else begin
43
                 sw hi cnt \ll 1;
44
            end
45
46
        end
47
   // edge detection up
48
        always_ff @ (negedge rst_n or posedge clk50m) begin //
49
            if (~rst n) begin
50
                 hi\_edge = 1'b0;
51
52
            else if (sw hi cnt = 'BITS'd1) begin
53
                 hi edge = 1'b1;
54
            end
55
            else begin
56
                 hi edge = 1'b0;
57
            end
        end
59
60
```

```
assign sw_hi = (sw_hi_cnt_zero & hi_edge) ;
61
62
        (2) Implementation of counter low
63
         assign sw_lo_cnt_zero = ~|sw_lo_cnt;
64
65
         always ff @ (negedge rst n or posedge clk50m) begin //
66
              if (~rst n) begin
67
                  sw_lo_cnt \ll '1;
68
69
             end
              else if (~sw & sw_lo_cnt_zero) begin
70
                  sw_lo_cnt \ll 0;
71
             end
72
              else if (~sw) begin
73
                  sw\_lo\_cnt \ <= \ sw\_lo\_cnt \ - \ `BITS \, 'd1 \, ;
74
75
             end
              else begin
76
                  sw_lo_cnt \ll '1;
77
78
             end
         end
79
80
    // edge detection down
81
         always_ff @ (negedge rst_n or posedge clk50m) begin //
82
              if (~rst n) begin
83
                  lo edge = 1'b0;
84
85
              else if (sw lo cnt = 'BITS'd1) begin
86
                  lo edge = 1'b1;
87
             end
88
89
              else begin
                  lo_edge = 1'b0;
90
             \quad \text{end} \quad
91
         end
92
93
         assign sw_lo = (sw_lo_cnt_zero & lo_edge);
94
95
        (3) output FF
96
97
         always_ff @ (negedge rst_n or posedge clk50m) begin //
98
              if (~rst n) begin
99
                  sw dbnc \ll 1'b0;
             end
              else if (sw_lo) begin
101
                  sw\_dbnc \, <= \, 1\, 'b0\, ;
             end
103
              else if (sw_hi) begin
104
                  sw\_dbnc <= 1'b1;
             end
106
         end
107
108
    endmodule
```

Listing 1.1: Implementierung

1.3 Test Bench

In Listing 1.2 ist die Testbench ersichtlich.

```
Purpose:
3
   Author:
                 rpa2306
4
   Version:
                 00, 01.06.2018
5
6
7
   module tb debounce();
9
10
        (1) Create wires to connect the DUT
11
        Like footprints for an IC on a PCB \,
12
13
14
   logic
                 rst_n;
15
                 clk50m;
   logic
16
   logic
17
                 sw;
18
                 sw_hi;
   logic
19
                 sw_lo;
20
   logic
                 sw_dbnc;
   logic
21
22
23
        (2) Create an instance of the DUT
24
25
26
   debounce
                     DUT (.*);
27
28
29
        (3) Create stimuli for all inputs
30
31
32
   logic run_sim = 1'b1;
33
34
   initial begin: clk\_gen
35
        clk50m = 1'b0;
36
37
        while (run_sim) begin
38
39
             #10ns;
40
             clk50m = !clk50m;
41
        end
42
   end
43
   initial begin
44
45
                                                   -");
        $display("-
46
        $display("
                        debounce started
                                                ");
47
                                                    -");
        $display("-
48
49
        @(negedge clk50m);
50
        rst_n = 1, b0;
51
        sw = 1, b0;
52
53
        #50 ns;
        @(negedge clk50m);
54
        rst_n = 1'b1;
55
        \#50\,\mathrm{ns};
56
57
        @(negedge clk50m);
58
        sw = 1'b0;
59
        repeat (10) begin
60
                 @ (posedge clk50m);
61
62
        end
        \#50\,\mathrm{ns};
63
```

```
@(negedge clk50m);
64
         sw = 1, b1;
65
66
         repeat (5) begin
67
                  @ (posedge clk50m);
68
69
         @ (negedge clk50m);
70
         sw = 1'b0;
71
         //@ (posedge clk50m);
72
73
         @ (negedge clk50m);
74
         sw = 1'b1;
75
         repeat (3) begin
76
                  @ (posedge clk50m);
77
         end
78
79
         @(negedge clk50m);
80
         sw = 1'b0;
81
         repeat (5) begin
82
                  @ (posedge clk50m);
83
         end
84
85
         @ (negedge clk50m);
86
         sw = 1'b1;
87
         repeat (2) begin
88
                  @ (posedge clk50m);
89
         end
90
91
         @ (negedge clk50m);
92
         sw = 1, b0;
93
94
         repeat (8) begin
95
                  @ (posedge clk50m);
96
         end
97
98
         \#200\,\mathrm{ns};
99
100
         @ (negedge clk50m);
101
         sw = 1'b1;
102
103
         repeat (8) begin
104
                  @ (posedge clk50m);
105
106
         end
107
         \#200\,\mathrm{ns};
108
109
110
         @ (negedge clk50m);
111
112
         sw = 1'b0;
113
114
         repeat (8) begin
                  @ (posedge clk50m);
115
116
         end
117
         \#50\,\mathrm{ns};
118
         @ (negedge clk50m);
119
         run_sim = 0;
120
         rst_n = 1, b0;
121
         $display("-
                                                    -");
122
         $display("
                                                  ");
                        debounce finished
123
                                                     -");
         $display("-
124
```

```
125 | 126 | end 127 | endmodule
```

Listing 1.2: Testbench für den Up / Down Counter

1.4 Simulationsscript

In Listing 1.3 ist das Simulationsscript dargestellt. Es beinhaltet dieselben Befehle wie in der letzten Lehrveranstaltung, natürlich angepasst an den Debouncer.

```
# Create simulation environment
   vlib work
   vmap work work
   # Compile desing files -> use file names
   vlog \ldots / src / debounce.sv
   # Compile the test bench
   vlog tb debounce.sv
  # Init simulation -> use module name
  vsim tb debounce
10
  # -r recursive
11
  log -r *
   do wave_tb_debounce.tcl
14
  # Run simulation
15
   run - all
16
  # run 100 us
17
   # Show results
18
   view wave
```

Listing 1.3: Simulationsscript

1.5 Transkript und Waveform Window

In Abbildung 1.1 ist das Waveform Window dargestellt. Es zeigt die geforderten Testfälle. Wie zu sehen ist, wurden die Anforderungen erfüllt.




Abbildung 1.1: Waveform Window Quelle: eigene Ausarbeitung