

Assignment 05

Projektzusammenfassung

EMBEDDED SYSTEMS 3

FACHHOCHSCHULE VORARLBERG
MASTER MECHATRONICS

Eingereicht bei

Dr. Andrè Mitterbacher

Vorgelegt von

FLORIAN BURTSCHER ROMAN PASSLER

DORNBIRN, 31.01.2018

Inhaltsverzeichnis

A	Abbildungsverzeichnis				
Ta	Γabellenverzeichnis				
Li	Listings				
1	DA		1		
	1.1	Einleitung	1		
	1.2	Top-Level Design	1		
	1.3	Toplevel Design und Simulation	2		
	1.4	Bench Verifikation	7		

Abbildungsverzeichnis

1.1	Top-Level Design	2
1.2	Top-Level Design	2
1.3	Sinus Verifikation in der Simulation	7
1.4	Tiefpass erster Ordnung	8
1.5	Sinus Verifikation	8
1.6	Spektrum des Sinussignals	9
1.7	Sägezahn Verifikation	9
1.8	Dreieck Verifikation	10
1.9	Rechteck Verifikation	10

Tabellenverzeichnis

Listings

1.1	Coplevel Design	2
	Testbench	

1 DAC

1.1 Einleitung

Um die entwickelte Logik in ein reales System einzubetten, müssen einige Aufgaben erledigt werden:

- Geräteauswahl
- Pinbelegung
- Fertige Module (IP) hinzufügen
- Toplevel-Routing
- Top-Level-Simulation
- Synthese des Projekts in die Zielhardware
- Testbench Überprüfung
- Validierung (wenn möglich)

1.2 Top-Level Design

In Abbildung 1.1 ist das Top-Level Design ersichtlich. Die Verbindungen der Clock ("clk50m") und des Reset Eingangs ("rst_n") wurden der Übersichtlichkeit nicht eingezeichnet.




Abbildung 1.1: Top-Level Design Quelle: Mitterbacher Andrè und eigene Erweiterung

In Abbildung 1.2 ist das im Quartus implementierte Top-Level Design ersichtlich.




Abbildung 1.2: Top-Level Design Quelle: eigene Ausarbeitung

1.3 Toplevel Design und Simulation

In Listing 1.1 ist das Toplevel Design ersichtlich.

```
//////// CLOCK ///////
                                           CLOCK 125 p,
        input
                 logic
13
                                           CLOCK 50 B5B,
        input
                 logic
14
        input
                 logic
                                           CLOCK 50 B6A,
15
        input
                 logic
                                           CLOCK 50 B7A,
16
        input
                 logic
                                           CLOCK 50 B8A,
17
18
        /////// LED ///////
19
                               [7:0]
                                           LEDG,
20
        output logic
        output logic
                               9:0
                                           LEDR,
21
22
        /////// KEY ///////
                                           CPU_RESET_n,
        input
                 logic
24
        input
                                           KEY,
                 logic
                               3:0
25
26
        ///////// SW ////////
27
        input
                logic
                               9:0
                                           SW,
28
29
        //////// SEG7 ////////
output logic [6:0]
30
                                           HEX0,
31
        output logic
                               [6:0]
                                           HEX1,
32
33
        //////// Uart to USB ////////
34
                logic
                                           UART RX,
        input
35
        output logic
                                           UART TX,
36
37
        //////// GPIO, GPIO connect to GPIO Default ////////
38
        output logic
                             [35:0]
                                           GPIO
39
40
   );
41
42
43
44
       REG/WIRE declarations
45
46
47
48
        logic
                                                    rst n;
49
        logic
                                                    clk50m;
                                                     ds bitstream;
50
        logic
51
        logic
                                                    count_up;
                                                    count_low;
        logic
52
                                                    count_en;
        logic
53
                                                    cnt_8bit;
        logic
                                           [7:0]
54
        logic
                                                    en50m\_1m\,;
        logic
                                                    {\tt cnt\_zero}\,;
56
                                            [9:0]
                                                    cnt 10bit;
57
        logic
                                            [15:0]
                                                    analogue_sin;
58
        logic
59
60
61
        Structural coding
62
63
   // --- Map outputs ---
64
65
        assign UART_TX
                              = 1'b0;
66
                              = \{8\{ds\_bitstream\}\};
        assign LEDG
67
        assign LEDR 9:0
                                , 0;
68
        assign GPIO[35:1]
                              = '0;
69
70
        assign GPIO [0]
                              = ds bitstream;
71
   // --- Map inputs ----
```

```
73
                                                                     = CPU RESET n;
 74
          assign
                                                     rst n
                                                                     = CLOCK 50 B5B;
 75
                                                     clk50m
          assign
                                                                     = count_low || count_up
 76
          assign
                                                     count\_en
               ;
 77
     // --- Modules ----
 78
 79
     prescale_50m_1m u0_prescale_50m_1m(
 80
 81
                     . rst_n ,
                     .clk50m,
 82
                     .en50m_1m(en50m_1m)
 83
     );
 84
 85
     {\tt debounce}\ {\tt u0\_debounce}(
 86
 87
                     .rst n,
                     . clk50m
 88
                     . \operatorname{sw}(\operatorname{KEY}[0]),
 89
 90
                     . sw_hi(),
                     .sw_lo(count_low),
 91
                     .sw_dbnc()
 92
     );
 93
 94
     debounce u1_debounce(
 95
 96
                     .rst n,
                     .clk50m,
 97
                     . \operatorname{sw}(\operatorname{KEY}[1]),
 98
                     .sw hi(),
 99
100
                     .sw_lo(count_up),
101
                     .sw_dbnc()
102
     );
103
     counter_updn #(.WIDTH (8)) u0_counter_updn(
104
                     .\operatorname{rst}_{n} ,
                     .clk50m,
106
                     .en(count en),
107
108
                     .down(count low),
109
                     .cnt(cnt 8bit)
110
     );
111
     prescaler_8bit u0_prescaler_8bit(
112
                     .\operatorname{rst}_n ,
113
114
                     . clk50m,
                     . en (en50m_1m),
115
                     .preval(cnt_8bit),
116
117
                     .cnt(),
                     .cnt_zero(cnt_zero)
118
     );
119
120
     counter_updn #(.WIDTH (10)) u1_counter_updn(
121
122
                     .rst_n,
                     . clk50m,
123
                     .\, {\tt en}\, (\, {\tt cnt\_zero}\, ) \; ,
124
                     . down(1,b0),
125
                     .cnt(cnt_10bit)
126
127
     );
128
     rom_addr16bit u0_rom_addr16bit(
129
                     .address(cnt 10bit),
130
131
                     . clock (clk50m),
132
                     .q(analogue_sin)
```

```
);
133
134
    ds_dac_sl u0_ds dac sl(
135
                    . clk (clk50m),
136
                    .\operatorname{rst}_n ,
137
                    .clk en(1'b1),
138
                    . din (analogue sin),
139
140
                    .ce_out(),
                    .dout(ds_bitstream)
141
142
     );
143
     sevenseg u0_sevenseg(
144
                    . bin (cnt_8bit [7:4]),
145
                    . hex(),
146
                    . hexn(HEX1[6:0])
147
    );
148
149
     sevenseg u1 sevenseg (
150
                    . bin (cnt_8bit [3:0]),
                    . hex(),
152
                    . hexn(HEX0[6:0])
153
     );
154
     endmodule
156
```

Listing 1.1: Toplevel Design

In Listing 1.2 ist der Code der Testbench ersichtlich.

```
Project : DS DAC
2
3
   Purpose: Toplevel delta sigma DAC
4
   Author : ANM
   Date
           : 25.11.2017
6
   'timescale 10\,\mathrm{ns}/10\,\mathrm{ns}
7
   module tb_toplevel_c5g_led_switch_7segx2_gpio_uart();
8
       // (1) DUT wiring
9
       //////// CLOCK ////////
10
                                CLOCK_125_p;
       logic
11
12
       logic
                                CLOCK\_50\_B5B;
13
       logic
                                CLOCK_50_B6A;
       logic
                                CLOCK 50 B7A;
14
       logic
                                CLOCK 50 B8A;
15
16
        17
                     [7:0]
                                LEDG;
       logic
18
       logic
                     [9:0]
                                LEDR;
19
20
       /////// KEY ///////
21
       logic
                                CPU RESET n;
22
23
       logic
                     [3:0]
                                KEY;
24
25
       //////// SW ////////
                                SW;
26
                     9:0
27
       //////// SEG7 ////////
28
                     [6:0]
                                HEX0;
       logic
29
       logic
                     [6:0]
                                HEX1;
30
31
       ///////// Uart to USB ////////
32
```

```
UART RX;
33
        logic
                                  UART_TX;
        logic
34
35
        //////// GPIO; GPIO connect to GPIO Default ///////
36
                                   GPIO;
        logic
                     [35:0]
37
38
39
        // (2) DUT instance
40
        toplevel_c5g_led_switch_7segx2_gpio_uart
                                                         dut(.*);
41
42
        // (3) DUT stimuli
43
        logic run_sim = 1'b1;
44
        int error_cnt = 0;
45
        string action = "init";
46
47
        // --- Clocks and Reset --
48
        initial begin : clk_gen_125m
49
            CLOCK_125_p = 1'b0;
50
            while (run_sim) begin
51
52
                 \#4ns;
                 CLOCK_125_p = CLOCK_125_p;
53
            end
54
        end
56
57
        initial begin : clk_gen_50m
            CLOCK 50 \text{ B5B} = 1'\text{b0};
58
            while (run sim) begin
59
                 #10ns;
60
                 CLOCK_50_B5B = CLOCK_50_B5B;
61
            end
63
        end
        assign CLOCK_50_B6A = CLOCK_50_B5B;
64
        assign CLOCK_50_B7A = CLOCK_50_B5B;
65
        assign CLOCK_50_B8A = CLOCK_50_B5B;
66
67
        initial begin : rst_gen
68
            CPU_RESET_n = 1'b0;
69
70
            \#99 \,\mathrm{ns}
71
            CPU RESET n = 1'b1;
72
        end
73
        initial begin : load_memory
74
            \ensuremath{\tt fpga/Toplevel\_C5G\_led\_switch\_7segx2\_gpio\_uart/ip/}
75
                mem_sine_01.txt", dut.u0_rom_addr16bit.altsyncram_component.
                m_default.altsyncram_inst.mem_data);
        end
76
77
        // --- Stimulate inputs --
78
79
80
81
        initial begin
                                                      ----");
            $display("—
82
            $display("tb_toplevel_c5g_led_switch_7segx2_gpio_uart_started."
83
                );
                                                       ———");
            $display("-
84
            \mbox{KEY} = \ \ '1;
85
            SW = '0;
86
            UART RX = '0;
87
88
            action="Push KEY[0] 300 times";
89
            display("\t%s", action);
```

```
repeat (300) begin
91
                  @ (negedge CLOCK_50_B5B);
92
                  KEY[0] = 1'b0;
93
                  #1us;
94
                  @ (negedge CLOCK 50 B5B);
95
                  KEY[0] = 1'b1;
96
97
              end
98
              \#100 \mathrm{us};
99
100
              action="Push KEY[1] 555 times";
101
              display("\t%s", action);
              repeat (555) begin
                  @ (negedge CLOCK_50 B5B);
104
                  KEY[1] = 1'b0;
106
                  @ (negedge CLOCK 50 B5B);
107
                  KEY[1] = 1'b1;
108
109
              end
              CPU_RESET_n = 1'b0;
110
              \#99\mathrm{ns}
111
              CPU_RESET_n = 1'b1;
112
              \#2000\,\mathrm{us};
114
              run sim = 1'b0;
              $display("-
116
              $\display("tb_toplevel_c5g_led_switch_7segx2_gpio_uart_finished.
117
              $display("-
118
119
         end
120
    endmodule
121
```

Listing 1.2: Testbench

Abbildung 1.3 zeigt den simulierten Sinus.




Abbildung 1.3: Sinus Verifikation in der Simulation Quelle: eigene Ausarbeitung

1.4 Bench Verifikation

Der Bitstream wird mit einem Tiefpassfilter erster Ordnung gefiltert (Abbildung 1.4).

$$f_g = \frac{1}{2 \cdot \pi \cdot R \cdot C} \tag{1.1}$$

Mit $C = 1 \ nF$ und $R = 10 \ k\Omega$ folgt für f_g

$$f_q = 15,91 \ kHz$$
 (1.2)

Der erzeugte Sinus hat eine Frequenz von $f_{max} = 976,56~Hz$ unter der Annahme, dass der Prescaler eine Frequenz von 10~MHz und der gespeicherte Sinus 1024~Wertefür eine Periode hat.

$$f_{max} = \frac{10^6 \ Hz}{1024}$$

$$= 976,56 \ Hz$$
(1.3)

$$= 976, 56 \ Hz$$
 (1.4)




Abbildung 1.4: Tiefpass erster Ordnung Quelle: eigene Ausarbeitung

In Abbildung 1.5 ist der generierte Sinus dargestellt. Channel 1 zeigt die gemessene Spannung über die Zeit am Ausgang des Tiefpassfilters. Channel 2 zeigt den Bitstream am Ausgang des GPIO[0]. Die Funktion F1 zeigt das Tracking des Dutycycles. Durch das Ändern des Speichers lässt sich die Art des Ausgangsbitstromes und somit der generierten Spannung beliebig wählen. Abbildung 1.7 zeigt eine generierte Sägezahnspannung, Abbildung 1.8 zeigt eine generierte Dreiecksspannung und Abbildung 1.9 zeigt eine generierte Rechteckspannung.




Abbildung 1.5: Sinus Verifikation Quelle: eigene Ausarbeitung

Abbildung 1.6 zeigt das Spektrum des erzeugten Sinussignals mit Prescaler 7. Die Grundschwingung mit 139 Hz hat eine deutlich höhere Amplitude (siehe linke Tabelle) als die erste Oberschwingung mit 279 Hz.




Abbildung 1.6: Spektrum des Sinussignals Quelle: Hermann Haag




Abbildung 1.7: Sägezahn Verifikation Quelle: eigene Ausarbeitung




Abbildung 1.8: Dreieck Verifikation Quelle: eigene Ausarbeitung



Abbildung 1.9: Rechteck Verifikation Quelle: eigene Ausarbeitung