

Assignment 03

DEBOUNCER

EMBEDDED SYSTEMS 3

FACHHOCHSCHULE VORARLBERG
MASTER MECHATRONICS

Eingereicht bei

Dr. Andrè Mitterbacher

Vorgelegt von

ROMAN PASSLER

DORNBIRN, 07.01.2018

Inhaltsverzeichnis

Abbildungsverzeichnis Tabellenverzeichnis			
1	Deb	ouncer	1
	1.1	Einleitung	1
	1.2	Implementierung	1
	1.3	Test Bench	3
	1.4	Simulationsscript	5
	1.5	Transkript und Waveform Window	6
	1.6	Vor- und Nachteile der Implementierung	6

Abbildungsverzeichnis

Tabellenverzeichnis

Listings

1.1	Implementierung	1
1.2	Testbench für den Up / Down Counter	3
1.3	Simulationsscript	5

1 Debouncer

1.1 Einleitung

Der Switch, der für den Betrieb der Stoppuhr bestimmt ist, muss entprellt werden, da ansonsten die Statemachine nicht ordnungsgemäß funktioniert. Dieses Beispiel entprellt die "high" sowie "low" Flanke.

- Wenn der Switch "low" ist, wird der erste Counter gestartet von einem Initialwert (alle Bits auf eins). Das Signal ist solange gültig, bis der Counter null erreicht hat. Wenn der Switch "high" schaltet, so wird der erste Counter sofort rückgesetzt auf seinen Initialwert.
- Wenn der Switch "high" ist, wird der zweite Counter gestartet von einem Initialwert (alle Bits auf eins). Das Signal ist solange gültig, bis der Counter null erreicht hat. Wenn der Switch "low" schaltet, so wird der zweite Counter sofort rückgesetzt auf seinen Initialwert.
- Die Bitbreite des Counters muss in einem Header File mit einem Makro ("BITS") definiert werden. Für diese Implementierung wird "BITS" auf drei gesetzt.
- Die Flankenerkennung der fallenden und steigenden Flanke des entprellten Signals wird als "sw_hi" und "sw_lo" ausgegeben. Beide Ausgänge sind nur für einen Clock Zyklus auf "high".

1.2 Implementierung

Die Implementierung erfolgt wie in Listing 1.1 dargestellt ist. In Codezeile ?? wird der Ausgang Counter "cnt" mit variabler Bitlänge definiert definiert.

```
Project:
                 debounce
   Purpose:
                 rpa2306
   Author:
   Version:
                 00, 01.06.2018
   'include "debounce.sh"
9
   module debounce (
10
       input
                 logic
                                   rst n,
11
                                   clk50m,
                 logic
12
        input
                 logic
                                   sw,
13
        input
                                   sw\_hi\,,
                 logic
        output
14
                                   sw\_lo\;,
                 logic
        output
15
        output
                 logic
                                   sw\_dbnc
```

```
);
17
18
       (1) counter for high
19
        logic ['BITS-1:0]
                              sw hi cnt;
20
21
        logic
                              sw_hi_cnt_zero;
22
       (2) counter for low
23
        logic ['BITS-1:0]
24
                              sw_lo_cnt;
25
        logic
                              sw_lo_cnt_zero;
26
   always_ff @(negedge rst_n or posedge clk50m) begin
27
        // reset
28
        if (!rst_n) begin
29
                              <= 1'b0;
            sw\_hi
30
            sw\_lo
                              <= 1'b0;
31
            sw\_dbnc
                              <= 1'b0;
32
            sw_lo_cnt_zero
                              <= 1'b0;
33
                              <= 1'b0;
34
            sw_hi_cnt_zero
            sw_hi_cnt
                              <= '0;
35
                              <= '1;
36
            sw_lo_cnt
        end
37
        else if (sw && !sw_hi_cnt) begin
38
            sw\_lo\_cnt
                              <= '1;
39
                              <= 1'b0;
            sw hi
40
            sw dbnc
                              <= 1'b1;
41
42
43
        else if (!sw && !sw_lo_cnt) begin
44
            sw_hi_cnt
                             <= '1;
45
            sw\_lo
                              <= 1'b0;
46
            sw\_dbnc
                              <= 1'b0;
47
        end
48
        // counter if someone pressed the switch
49
        else if (sw) begin
50
            sw_hi_cnt
                              <= sw_hi_cnt - 'BITS'd1;</pre>
51
            // init low counter to highest value
52
                          <= '1;
53
            sw lo cnt
54
            sw_lo_cnt_zero \ll 1'b0;
55
            if (sw_hi_cnt = 'BITS'd1) begin
56
                 sw hi
                                  <= 1'b1;
57
                 sw\_hi\_cnt\_zero \ <= 1\,'b1\,;
58
59
            end
        end
60
        // counter if someone released the switch
61
        else if (!sw) begin
62
            sw lo cnt
                              \leq sw lo cnt - 'BITS' d1;
63
            // init low counter to highest value
64
            sw hi cnt
                              <= '1;
65
            sw\_hi\_cnt\_zero \ <= \ 1\, 'b0\, ;
66
67
            if (sw_lo_cnt = 'BITS'd1) begin
68
                 sw_lo
69
                                  <= 1'b1;
                 sw\_lo\_cnt\_zero \ <= \ 1\, 'b1\, ;
70
            end
71
        end
72
73
        // initial condition (startup)
74
75
        else begin
                         <= '0;
76
            sw hi cnt
                         <= '1;
77
            sw_lo_cnt
```

```
78 | end
79 | end
80 | endmodule
```

Listing 1.1: Implementierung

1.3 Test Bench

In Listing 1.2 ist die Testbench ersichtlich. Es wurde ein automatisiertes Testscript erstellt, welches einen Fehler ausgibt, sobald der Up oder Down Test fehlschlägt (Codezeile ?? bis ?? und ?? bis ??).

```
Project:
                 debounce
2
   Purpose:
3
   Author:
                 rpa2306
   Version:
                 00, 01.06.2018
5
6
8
   module tb debounce();
10
        (1) Create wires to connect the DUT
11
        Like footprints for an IC on a PCB
12
   */
13
14
   logic
                 rst n;
16
   logic
                 clk50m;
17
   logic
18
                 sw;
19
20
   logic
                 sw hi;
                 sw\_lo\,;
21
   logic
                 sw\_dbnc\,;
22
   logic
23
24
        (2) Create an instance of the DUT
25
26
27
                     DUT (.*);
   debounce
28
29
30
        (3) Create stimuli for all inputs
31
32
33
   logic \ run\_sim = 1'b1;
34
35
   initial begin: clk_gen
36
        clk50m = 1'b0;
37
38
        while (run sim) begin
39
40
             #10ns;
41
             clk50m = !clk50m;
42
        end
   end
43
44
```

```
initial begin
45
46
                                                  -");
         $display("-
47
         $display("
                                               ");
                        debounce started
48
         $display("-
                                                   -");
49
        sw = 1'b0;
50
        rst n = 1'b1;
51
        \#50\,\mathrm{ns};
52
        rst_n = 1'b0;
53
        \#50\,\mathrm{ns};
54
        rst_n = 1'b1;
55
        \#50\,\mathrm{ns};
56
57
        @(negedge clk50m);
58
        sw = 1'b0;
59
        repeat (10) begin
60
                 @ (posedge clk50m);
61
62
         63
             , sw_dbnc);
        \#50\,\mathrm{ns};
64
        @(negedge clk50m);
65
        sw = 1'b1;
66
67
        repeat (5) begin
68
                 @ (posedge clk50m);
69
        end
70
        @ (negedge clk50m);
71
        sw \; = \; 1 \, ,b0 \, ;
72
        //@ (posedge clk50m);
73
74
        @ (negedge clk50m);
75
        sw = 1'b1;
76
        repeat (3) begin
77
                 @ (posedge clk50m);
78
        end
79
80
        @(negedge clk50m);
81
82
        sw = 1'b0;
        repeat (5) begin
83
                 @ (posedge clk50m);
84
        end
85
86
        @ (negedge clk50m);
87
        sw = 1'b1;
88
        repeat (2) begin
89
                 @ (posedge clk50m);
90
        end
91
92
        @ (negedge clk50m);
93
        sw = 1'b0;
94
95
        repeat (8) begin
96
                 @ (posedge clk50m);
97
        end
98
99
        \#200\,\mathrm{ns};
100
101
        @ (negedge clk50m);
102
        sw = 1'b1;
103
104
```

```
repeat (8) begin
105
                   @ (posedge clk50m);
106
         end
107
108
         \#200\,\mathrm{ns};
109
110
111
         @ (negedge clk50m);
112
         sw = 1'b0;
113
114
         repeat (8) begin
115
                   @ (posedge clk50m);
116
         end
118
         #50 ns;
119
         @ (negedge clk50m);
120
         run sim = 0;
121
         rst n = 1'b0;
122
                                                      -");
         $display("-
123
         $display("
                         debounce finished
                                                   ");
124
                                                      -");
          $display ("-
125
126
    end
127
    endmodule
128
```

Listing 1.2: Testbench für den Up / Down Counter

1.4 Simulationsscript

In Listing 1.3 ist das Simulationsscript dargestellt. Es beinhaltet dieselben Befehle wie in der letzten Lehrveranstaltung, natürlich angepasst an den Debouncer.

```
# Create simulation environment
   vlib work
   vmap work work
   # Compile desing files -> use file names
   vlog ../src/debounce.sv
  # Compile the test bench
   vlog tb debounce.sv
  # Init simulation -> use module name
   vsim tb debounce
10
  # -r recursive
11
   log -r *
   do wave tb debounce.tcl
13
14
   \# Run simulation
   run - all
16
   # run 100us
17
   # Show results
18
   view wave
```

Listing 1.3: Simulationsscript

1.5 Transkript und Waveform Window

In Abbildung 1.1 ist das Waveform Window dargestellt. Es zeigt die geforderten Testfälle. Wie zu sehen ist, wurden die Anforderungen erfüllt.




Abbildung 1.1: Waveform Window Quelle: eigene Ausarbeitung

1.6 Vor- und Nachteile der Implementierung

Folgend sind die Vor- und Nachteile der Implementierung gelistet:

Vorteile

• Variable Bitlänge

Nachteile

- Die Clock Frequenz darf nur so hoch gewählt werden, wie es das "Back Propagation Delay" erlaubt. Somit ist die maximale Zählfrequenz begrenzt.
- Bei Anwahl des Down-Bits sollte beim Reseten der Counter Wert nicht auf "0" initalisiert werden, sondern mit dem maximalen Wert

$$2 << (`counterSize - 1) - 1 \tag{1.1}$$

• Ebenfalls wäre es gut, den Startwert des Counters selbst wählen zu können.