




Diseño de la Máquina Sencilla

Introducción a los Computadores


1º Ingeniería Informática, EINA, U. de Zaragoza

Luis M. Ramos, Víctor Viñals


Organización de un computador sencillo




Organización de un computador sencillo





Organización de un computador sencillo




Organización de un computador sencillo




IBM PC XT, 1981



Organización de un computador sencillo



Organización de un computador sencillo



¿Qué hacen la UP y la UC?

¿Qué hacen la UP y la UC?

Unidad de Proceso

¿Qué hacen la UP y la UC?

Unidad de Proceso

- consigue siguiente instrucción a ejecutar (leer RAM)
operación + localización de operandos → registro de instrucción

¿Qué hacen la UP y la UC?

Unidad de Proceso

- consigue siguiente instrucción a ejecutar (leer RAM)
operación + localización de operandos → registro de instrucción
- decodifica la instrucción

¿Qué hacen la UP y la UC?

Unidad de Proceso

- consigue siguiente instrucción a ejecutar (leer RAM)
operación + localización de operandos → registro de instrucción
- decodifica la instrucción
- consigue los operandos fuente (leer RAM dos veces)
dato → registro de datos

¿Qué hacen la UP y la UC?

Unidad de Proceso

- consigue siguiente instrucción a ejecutar (leer RAM)
operación + localización de operandos → registro de instrucción
- decodifica la instrucción
- consigue los operandos fuente (leer RAM dos veces)
dato → registro de datos
- opera y guarda resultado (escribir RAM)
resultado → RAM

¿Qué hacen la UP y la UC?

Unidad de Proceso

- consigue siguiente instrucción a ejecutar (leer RAM)
operación + localización de operandos → registro de instrucción
- decodifica la instrucción
- consigue los operandos fuente (leer RAM dos veces)
dato → registro de datos
- opera y guarda resultado (escribir RAM)
resultado → RAM

Unidad de Control

¿Qué hacen la UP y la UC?

Unidad de Proceso


- consigue siguiente instrucción a ejecutar (leer RAM)
operación + localización de operandos → registro de instrucción
- decodifica la instrucción
- consigue los operandos fuente (leer RAM dos veces)
dato → registro de datos
- opera y guarda resultado (escribir RAM)
resultado → RAM

Unidad de Control

- da órdenes a la UP,
... porque la UP no sabe qué hacer ni cuándo hacerlo

¿Qué hacen la UP y la UC?

Unidad de Proceso

- consigue siguiente instrucción a ejecutar (leer RAM)
operación + localización de operandos → registro de instrucción
 - decodifica la instrucción
 - consigue los operandos fuente (leer RAM dos veces)
dato → registro de datos
 - opera y guarda resultado (escribir RAM)
resultado → RAM
- 

Unidad de Control

- da órdenes a la UP,
... porque la UP no sabe qué hacer ni cuándo hacerlo

Arquitectura de la Máquina Sencilla

Almacenes

- Memoria
 - ✓ 128 palabras de 16 bits, numeradas desde la 0 hasta la 127
 - ✓ contiene instrucciones y datos
 - ✓ los datos son números naturales o enteros $\text{Ca}2$
- FZ (*flag zero*): 1 bit, registra igualdad cero
- PC (*program counter*): 7 bits, dirección de la instrucción a ejecutar




4 instrucciones de tamaño fijo: ADD, MOV, CMP, BEQ

- ADD, MOV y CMP usan el *modo de direccionamiento de datos* directo ó absoluto: la dirección del dato *está* en la propia instrucción

Arquitectura de la Máquina Sencilla

Almacenes

- Memoria
 - ✓ 128 palabras de 16 bits, numeradas desde la 0 hasta la 127
 - ✓ contiene instrucciones y datos
 - ✓ los datos son números naturales o enteros $\text{Ca}2$
- FZ (*flag zero*): 1 bit, registra igualdad cero
- PC (*program counter*): 7 bits, dirección de la instrucción a ejecutar




4 instrucciones de tamaño fijo: ADD, MOV, CMP, BEQ


- ADD, MOV y CMP usan el *modo de direccionamiento de datos directo* ó absoluto: la dirección del dato *está* en la propia instrucción

Ensamblador	Descripción	Tipo	Codificación (16b)
ADD F,D	$@D \leftarrow (D)+(F)$ $FZ \leftarrow 1 \text{ si } (D)+(F)=0$	aritmética	00 ffffffff ddddddd
CMP F,D	$FZ \leftarrow 1 \text{ si } (F) \oplus (D)=0$	aritmético-lógica	01 ffffffff ddddddd
MOV F,D	$@D \leftarrow (F)$ $FZ \leftarrow 1 \text{ si } (F)=0$	movimiento	10 ffffffff ddddddd
BEQ dst	si $FZ=1$ salta a dst <u>sino</u> ejecuta siguiente	salto condicional	11 _____ ddddddd


Arquitectura de la M.S. representación gráfica




Arquitectura de la M.S. representación gráfica




Arquitectura de la M.S. representación gráfica




Arquitectura de la M.S. representación gráfica



Arquitectura de la M.S. representación gráfica




Niveles (o capas) del computador: HW y SW





Niveles (o capas) del computador: HW

Usuario



μProcesador



DRAM DDR3

Periféricos



Ejemplo Máquina Sencilla

Memoria

@0	ADD 64, 65
@1	MOV 64, 65
@2	CMP 64, 65
@3	BEQ 0
...	...
@64	18
@65	10
...	...


FZ

0

Ejemplo Máquina Sencilla

Memoria

@0	ADD 64, 65
@1	MOV 64, 65
@2	CMP 64, 65
@3	BEQ 0
...	...
@64	18
@65	10
...	...



FZ

0

Ejemplo Máquina Sencilla

Memoria

@0	ADD 64, 65
@1	MOV 64, 65
@2	CMP 64, 65
@3	BEQ 0
...	...
@64	18
@65	10
...	...

← @65 ← (64)+(65)


FZ

0

Ejemplo Máquina Sencilla

Memoria

@0	ADD 64, 65
@1	MOV 64, 65
@2	CMP 64, 65
@3	BEQ 0
...	...
@64	18
@65	0
...	...



$@65 \leftarrow (64) + (65)$


FZ

0

Ejemplo Máquina Sencilla

Memoria

@0	ADD	64, 65
@1	MOV	64, 65
@2	CMP	64, 65
@3	BEQ	0
...	...	
@64	18	
@65	10	28
...	...	




$@65 \leftarrow (64) + (65)$

FZ

0

Ejemplo Máquina Sencilla

Memoria



Ejemplo Máquina Sencilla

Memoria

@0	ADD	64, 65
@1	MOV	64, 65
@2	CMP	64, 65
@3	BEQ	0
...	...	
@64	18	
@65	10	28
...	...	

← @65 ← (64)+(65)

← @65 ← (64)

FZ

0

Ejemplo Máquina Sencilla

Memoria

@0	ADD	64, 65
@1	MOV	64, 65
@2	CMP	64, 65
@3	BEQ	0
...	...	
@64	18	
@65	10	28
...	...	

← @65 ← (64)+(65)

← @65 ← (64)

FZ

0

Ejemplo Máquina Sencilla

Memoria

@0	ADD	64, 65
@1	MOV	64, 65
@2	CMP	64, 65
@3	BEQ	0
...	...	
@64	18	
@65	10	28 18
...	...	

← @65 ← (64)+(65)


← @65 ← (64)

FZ

0


Ejemplo Máquina Sencilla

Memoria



Ejemplo Máquina Sencilla

Memoria



Ejemplo Máquina Sencilla

Memoria

@0	ADD 64, 65
@1	MOV 64, 65
@2	CMP 64, 65
@3	BEQ 0
...	...

@64	18
@65	10 28 18
...	...

← @65 ← (64)+(65)

← @65 ← (64)


← FZ ← (64)⊕(65)

FZ

1


Ejemplo Máquina Sencilla

Memoria



Ejemplo Máquina Sencilla

Memoria



¿4 son pocas instrucciones?

```
uint16_t  a, b;  
...  
c= a*b
```

¿4 son pocas instrucciones?

```
uint16_t  a, b;  
...  
c= a*b
```

```
c= 0;  
i= 0;  
while (i!=b){  
  
    c= c+a;  
    i= i+1;  
}
```

¿4 son pocas instrucciones?

```
uint16_t  a, b;  
...  
c= a*b
```

```
c= 0;  
i= 0;  
while (i!=b){  
  
    c= c+a;  
    i= i+1;  
}
```

```
        MOV CERO, c  
        MOV CERO, i  
while:  CMP i, b  
        BEQ fin  
        ADD a, c  
        ADD UNO, i  
        CMP i, i  
        BEQ while  
  
fin:
```

¿4 son pocas instrucciones?

```
uint16_t  a, b;  
...  
c= a*b
```

```
c= 0;  
i= 0;  
while (i!=b){  
  
    c= c+a;  
    i= i+1;  
}
```

```
MOV CERO, c  
MOV CERO, i  
while: CMP i, b  
      BEQ fin  }  
      ADD a, c  
      ADD UNO, i  
      CMP i, i  
      BEQ while  
  
fin:
```

¿4 son pocas instrucciones?

```
uint16_t  a, b;  
...  
c= a*b
```

```
c= 0;  
i= 0;  
while (i!=b){  
  
    c= c+a;  
    i= i+1;  
}
```

```
MOV CERO, c  
MOV CERO, i  
while: CMP i, b      } salto  
      BEQ fin        } condicional  
      ADD a, c  
      ADD UNO, i  
      CMP i, i  
      BEQ while  
  
fin:
```

¿4 son pocas instrucciones?

```
uint16_t  a, b;  
...  
c= a*b
```

```
c= 0;  
i= 0;  
while (i!=b){  
  
    c= c+a;  
    i= i+1;  
}
```

```
MOV CERO, c  
MOV CERO, i  
while: CMP i, b      } salto  
      BEQ fin        } condicional  
      ADD a, c  
      ADD UNO, i  
      CMP i, i        }  
      BEQ while       }  
  
fin:
```

¿4 son pocas instrucciones?

```
uint16_t  a, b;  
...  
c= a*b
```

```
c= 0;  
i= 0;  
while (i!=b){  
  
    c= c+a;  
    i= i+1;  
}
```

```
MOV CERO, c  
MOV CERO, i  
while: CMP i, b      } salto  
      BEQ fin      } condicional  
      ADD a, c  
      ADD UNO, i  
      CMP i, i      } salto  
      BEQ while    } incondicional  
  
fin:
```

¿4 son pocas instrucciones?

¿Qué son a, b, c, i? ¿CERO y UNO? ¿fin y while?

```
uint16_t  a, b;  
...  
c= a*b
```

```
c= 0;  
i= 0;  
while (i!=b){  
  
    c= c+a;  
    i= i+1;  
}
```

```
MOV CERO, c  
MOV CERO, i  
while: CMP i, b      } salto  
      BEQ fin        } condicional  
      ADD a, c  
      ADD UNO, i  
      CMP i, i        } salto  
      BEQ while       } incondicional  
  
fin:
```


¿4 son pocas instrucciones?

¿Qué son a, b, c, i? ¿CERO y UNO? ¿fin y while?

```
uint16_t  a, b;  
...  
c= a*b
```

```
c= 0;  
i= 0;  
while (i!=b){  
  
    c= c+a;  
    i= i+1;  
}
```

```
MOV CERO, c  
MOV CERO, i  
while: CMP i, b      } salto  
      BEQ fin        } condicional  
      ADD a, c  
      ADD UNO, i  
      CMP i, i        } salto  
      BEQ while       } incondicional  
  
fin:
```

Simbolos

a → @100

b → @101

c → @102

i → @103

¿4 son pocas instrucciones?

¿Qué son a, b, c, i? ¿CERO y UNO? ¿fin y while?

```
uint16_t  a, b;  
...  
c= a*b
```

```
c= 0;  
i= 0;  
while (i!=b){  
  
    c= c+a;  
    i= i+1;  
}
```

```
MOV CERO, c  
MOV CERO, i  
while: CMP i, b      } salto  
      BEQ fin        } condicional  
      ADD a, c  
      ADD UNO, i  
      CMP i, i      } salto  
      BEQ while     } incondicional  
  
fin:
```

Simbolos

a → @100

b → @101

c → @102

i → @103

UNO → @104

CERO → @105

¿4 son pocas instrucciones?

¿Qué son a, b, c, i? ¿CERO y UNO? ¿fin y while?

```
uint16_t  a, b;  
...  
c= a*b
```

```
c= 0;  
i= 0;  
while (i!=b){  
  
    c= c+a;  
    i= i+1;  
}
```

@0	MOV CERO, c	
@1	MOV CERO, i	
@2	while: CMP i, b	} salto condicional
@3	BEQ fin	
@4	ADD a, c	
@5	ADD UNO, i	
@6	CMP i, i	} salto incondicional
@7	BEQ while	
@8	fin:	

Simbolos

a → @100

b → @101

c → @102

i → @103

UNO → @104

CERO → @105

¿4 son pocas instrucciones?

¿Qué son a, b, c, i? ¿CERO y UNO? ¿fin y while?

```
uint16_t a, b;  
...  
c = a * b
```

```
c = 0;  
i = 0;  
while (i != b) {  
    c = c + a;  
    i = i + 1;  
}
```

@0	MOV CERO, c
@1	MOV CERO, i
@2	while: CMP i, b
@3	BEQ fin
@4	ADD a, c
@5	ADD UNO, i
@6	CMP i, i
@7	BEQ while
@8	fin:

salto condicional

salto incondicional

Simbolos

a → @100

b → @101

c → @102

i → @103

UNO → @104

CERO → @105

fin → @8


while → @2

¿Cómo representar instrucciones?

- 4 instrucciones → 2 bits para codificar instrucción
- RAM de 128 → 7 bits para cada operando


¿Cómo representar instrucciones?

- 4 instrucciones → 2 bits para codificar instrucción
- RAM de 128 → 7 bits para cada operando



¿Cómo representar instrucciones?

- 4 instrucciones → 2 bits para codificar instrucción
- RAM de 128 → 7 bits para cada operando




¿Cómo queda la RAM una vez cargado el programa ?

@0	2	105	102
@1	2	105	103
@2	1	103	101
@3	3	X	8
@4	0	100	102
@5	0	104	103
@6	1	103	103
@7	3	X	2
...			
@100	valor de a (16 bits)		
@101	valor de b (16 bits)		
@102	valor de c (16 bits)		
@103	valor de i (16 bits)		
@104	0000000000000001		
@105	0000000000000000		

	MOV	CERO, c
	MOV	CERO, i
while:	CMP	i, b
	BEQ	fin
	ADD	a, c
	ADD	UNO, i
	CMP	i, i
	BEQ	while
fin:		


Diseño de la Unidad de Proceso (o *datapath*)



Diseño de la Unidad de Proceso (o *datapath*)






ALU ₁	ALU ₀	operación
0	0	$A + B$
0	1	$A \oplus B$
1	0	B
1	1	no definido






Ruta de datos


Ruta de datos















































Cuatro fases de ejecución: interpretación

F1 Buscar instrucción (*fetch*)

RAM → IR

F2 Decodificar (Unidad de Control)

F3 Buscar operandos

RAM → A, RAM → B

o evaluar FZ

F4 Calcular resultado y Z (ALU), escribir RAM y FZ

resultado → RAM

ALU_Z → FZ

Cuatro fases de ejecución: interpretación



F1 Buscar instrucción (*fetch*)
RAM → IR

F2 Decodificar (Unidad de Control)

F3 Buscar operandos
RAM → A, RAM → B
o evaluar FZ


F4 Calcular resultado y Z (ALU), escribir RAM y FZ
resultado → RAM
ALU_Z → FZ

Fases y acciones RTL (*Register Transfer Level*)


F1

$IR \leftarrow (PC) \quad PC \leftarrow PC + 1$


Fases y acciones RTL (*Register Transfer Level*)




Fases y acciones RTL (*Register Transfer Level*)




Fases y acciones RTL (*Register Transfer Level*)




Fases y acciones RTL (*Register Transfer Level*)




Fases y acciones RTL (*Register Transfer Level*)



Fases y acciones RTL (*Register Transfer Level*)




Fases y acciones RTL (*Register Transfer Level*)



PREGUNTA:


¿Cada fase
es un ciclo de reloj?

Fases y ciclo de procesador




Fase: 1 o 2 ciclos

Fases y ciclo de procesador




Fase: 1 o 2 ciclos

Fases y ciclo de procesador



Fase: 1 o 2 ciclos

Fases y ciclo de procesador



¿ Podemos
incrementar
PC en el mismo ciclo ?

Fase: 1 o 2 ciclos

Diseño de la Unidad de Control

- U.C. cableada:
 - autómata Moore
 - cada estado \rightarrow vector de salidas
- U.C. microprogramada:
 - microprograma
 - ejecutar instrucción \rightarrow secuencia de microinstrucciones

Autómata Moore de la U.C.

CO₁CO₀FZ




F1

F2


F3

F4


Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.




Autómata Moore de la U.C.



Autómata Moore de la U.C.



Autómata Moore de la U.C.



	S ₀	S ₁	S ₂	S ₃	S ₄	S ₅	S ₆	S ₇	S ₈	S ₉	S ₁₀	S ₁₁
mx ₁	0	X	1	1	1	X	1	1	1	X	1	1
mx ₀	0	X	0	0	0	X	1	1	1	X	1	1
alu ₁	X	X	X	X	X	X	X	0	X	0	1	X
alu ₀	X	X	X	X	X	X	X	0	X	1	0	X
$\overline{\text{L}}/\text{E}$	0	0	0	0	0	0	0	1	0	0	1	0
pc	1	0	0	0	0	0	0	0	0	0	0	1
ir	1	0	0	0	0	0	0	0	0	0	0	1
a	0	0	0	0	0	0	1	0	1	0	0	0
b	0	0	1	1	1	0	0	0	0	0	0	0
fz	0	0	0	0	0	0	0	1	0	1	1	0

S_0

$IR \leftarrow (PC)$

$PC \leftarrow PC+1$

	S_0	S_1	S_2	S_3	S_4	S_5	S_6	S_7	S_8	S_9	S_{10}	S_{11}
mx_1	0	X	1	1	1	X	1	1	1	X	1	1
mx_0	0	X	0	0	0	X	1	1	1	X	1	1
alu_1	X	X	X	X	X	X	X	0	X	0	1	X
alu_0	X	X	X	X	X	X	X	0	X	1	0	X
\overline{L}/E	0	0	0	0	0	0	0	1	0	0	1	0
pc	1	0	0	0	0	0	0	0	0	0	0	1
ir	1	0	0	0	0	0	0	0	0	0	0	1
a	0	0	0	0	0	0	1	0	1	0	0	0
b	0	0	1	1	1	0	0	0	0	0	0	0
fz	0	0	0	0	0	0	0	1	0	1	1	0

S_0
 $IR \leftarrow (PC)$
 $PC \leftarrow PC+1$

$S_1 \vee S_5$
???

	S_0	S_1	S_2	S_3	S_4	S_5	S_6	S_7	S_8	S_9	S_{10}	S_{11}
mx_1	0	X	1	1	1	X	1	1	1	X	1	1
mx_0	0	X	0	0	0	X	1	1	1	X	1	1
alu_1	X	X	X	X	X	X	X	0	X	0	1	X
alu_0	X	X	X	X	X	X	X	0	X	1	0	X
\overline{L}/E	0	0	0	0	0	0	0	1	0	0	1	0
pc	1	0	0	0	0	0	0	0	0	0	0	1
ir	1	0	0	0	0	0	0	0	0	0	0	1
a	0	0	0	0	0	0	1	0	1	0	0	0
b	0	0	1	1	1	0	0	0	0	0	0	0
fz	0	0	0	0	0	0	0	1	0	1	1	0

S_0 $IR \leftarrow (PC)$ $PC \leftarrow PC+1$	$S_1 \vee S_5$ $???$	$S_2, S_3 \vee S_4$ $B \leftarrow (F)$
---	-------------------------	---

	S_0	S_1	S_2	S_3	S_4	S_5	S_6	S_7	S_8	S_9	S_{10}	S_{11}
mx_1	0	X	1	1	1	X	1	1	1	X	1	1
mx_0	0	X	0	0	0	X	1	1	1	X	1	1
alu_1	X	X	X	X	X	X	X	0	X	0	1	X
alu_0	X	X	X	X	X	X	X	0	X	1	0	X
\overline{L}/E	0	0	0	0	0	0	0	1	0	0	1	0
pc	1	0	0	0	0	0	0	0	0	0	0	1
ir	1	0	0	0	0	0	0	0	0	0	0	1
a	0	0	0	0	0	0	1	0	1	0	0	0
b	0	0	1	1	1	0	0	0	0	0	0	0
fz	0	0	0	0	0	0	0	1	0	1	1	0

S_0
 $IR \leftarrow (PC)$
 $PC \leftarrow PC+1$

$S_1 \vee S_5$
 $???$

$S_2, S_3 \vee S_4$
 $B \leftarrow (F)$

$S_6 \vee S_8$
 $A \leftarrow (D)$

	S_0	S_1	S_2	S_3	S_4	S_5	S_6	S_7	S_8	S_9	S_{10}	S_{11}
mx_1	0	X	1	1	1	X	1	1	1	X	1	1
mx_0	0	X	0	0	0	X	1	1	1	X	1	1
alu_1	X	X	X	X	X	X	X	0	X	0	1	X
alu_0	X	X	X	X	X	X	X	0	X	1	0	X
\overline{L}/E	0	0	0	0	0	0	0	1	0	0	1	0
pc	1	0	0	0	0	0	0	0	0	0	0	1
ir	1	0	0	0	0	0	0	0	0	0	0	1
a	0	0	0	0	0	0	1	0	1	0	0	0
b	0	0	1	1	1	0	0	0	0	0	0	0
fz	0	0	0	0	0	0	0	1	0	1	1	0

S_0
 $IR \leftarrow (PC)$
 $PC \leftarrow PC+1$

$S_1 \vee S_5$
 ???

$S_2, S_3 \vee S_4$
 $B \leftarrow (F)$

S_7
 $@D \leftarrow A+B$
 $FZ \leftarrow Z$

$S_6 \vee S_8$
 $A \leftarrow (D)$

	S_0	S_1	S_2	S_3	S_4	S_5	S_6	S_7	S_8	S_9	S_{10}	S_{11}
mx_1	0	X	1	1	1	X	1	1	1	X	1	1
mx_0	0	X	0	0	0	X	1	1	1	X	1	1
alu_1	X	X	X	X	X	X	X	0	X	0	1	X
alu_0	X	X	X	X	X	X	X	0	X	1	0	X
\overline{L}/E	0	0	0	0	0	0	0	1	0	0	1	0
pc	1	0	0	0	0	0	0	0	0	0	0	1
ir	1	0	0	0	0	0	0	0	0	0	0	1
a	0	0	0	0	0	0	1	0	1	0	0	0
b	0	0	1	1	1	0	0	0	0	0	0	0
fz	0	0	0	0	0	0	0	1	0	1	1	0

S_0
 $IR \leftarrow (PC)$
 $PC \leftarrow PC+1$

$S_1 \vee S_5$
 ???

$S_2, S_3 \vee S_4$
 $B \leftarrow (F)$

S_7
 $@D \leftarrow A+B$
 $FZ \leftarrow Z$

S_9
 $A \oplus B$
 $FZ \leftarrow Z$

$S_6 \vee S_8$
 $A \leftarrow (D)$

	S_0	S_1	S_2	S_3	S_4	S_5	S_6	S_7	S_8	S_9	S_{10}	S_{11}
mx_1	0	X	1	1	1	X	1	1	1	X	1	1
mx_0	0	X	0	0	0	X	1	1	1	X	1	1
alu_1	X	X	X	X	X	X	X	0	X	0	1	X
alu_0	X	X	X	X	X	X	X	0	X	1	0	X
\overline{L}/E	0	0	0	0	0	0	0	1	0	0	1	0
pc	1	0	0	0	0	0	0	0	0	0	0	1
ir	1	0	0	0	0	0	0	0	0	0	0	1
a	0	0	0	0	0	0	1	0	1	0	0	0
b	0	0	1	1	1	0	0	0	0	0	0	0
fz	0	0	0	0	0	0	0	1	0	1	1	0

S_0
 $IR \leftarrow (PC)$
 $PC \leftarrow PC+1$

$S_1 \vee S_5$
 ???

$S_2, S_3 \vee S_4$
 $B \leftarrow (F)$

S_7
 $@D \leftarrow A+B$
 $FZ \leftarrow Z$

S_9
 $A \oplus B$
 $FZ \leftarrow Z$

S_{10}
 $@D \leftarrow B$
 $FZ \leftarrow Z$

$S_6 \vee S_8$
 $A \leftarrow (D)$

	S_0	S_1	S_2	S_3	S_4	S_5	S_6	S_7	S_8	S_9	S_{10}	S_{11}
mx_1	0	X	1	1	1	X	1	1	1	X	1	1
mx_0	0	X	0	0	0	X	1	1	1	X	1	1
alu_1	X	X	X	X	X	X	X	0	X	0	1	X
alu_0	X	X	X	X	X	X	X	0	X	1	0	X
\overline{L}/E	0	0	0	0	0	0	0	1	0	0	1	0
pc	1	0	0	0	0	0	0	0	0	0	0	1
ir	1	0	0	0	0	0	0	0	0	0	0	1
a	0	0	0	0	0	0	1	0	1	0	0	0
b	0	0	1	1	1	0	0	0	0	0	0	0
fz	0	0	0	0	0	0	0	1	0	1	1	0

S_0
 $IR \leftarrow (PC)$
 $PC \leftarrow PC+1$

$S_1 \vee S_5$
 ???

$S_2, S_3 \vee S_4$
 $B \leftarrow (F)$

S_7
 $@D \leftarrow A+B$
 $FZ \leftarrow Z$

S_9
 $A \oplus B$
 $FZ \leftarrow Z$


S_{10}
 $@D \leftarrow B$
 $FZ \leftarrow Z$

$S_6 \vee S_8$
 $A \leftarrow (D)$


S_{11}
 $IR \leftarrow (D)$
 $PC \leftarrow D+1$

	S_0	S_1	S_2	S_3	S_4	S_5	S_6	S_7	S_8	S_9	S_{10}	S_{11}
mx_1	0	X	1	1	1	X	1	1	1	X	1	1
mx_0	0	X	0	0	0	X	1	1	1	X	1	1
alu_1	X	X	X	X	X	X	X	0	X	0	1	X
alu_0	X	X	X	X	X	X	X	0	X	1	0	X
\overline{L}/E	0	0	0	0	0	0	0	1	0	0	1	0
pc	1	0	0	0	0	0	0	0	0	0	0	1
ir	1	0	0	0	0	0	0	0	0	0	0	1
a	0	0	0	0	0	0	1	0	1	0	0	0
b	0	0	1	1	1	0	0	0	0	0	0	0
fz	0	0	0	0	0	0	0	1	0	1	1	0


Reducción de estados




Reducción de estados




Reducción de estados




Reducción de estados




Reducción de estados



Reducción de estados



Reducción de estados



Implementación de la U.C.: autómeta de Moore

- Tabla de transición

Q	ENT	Q+
$q_2 \ q_1 \ q_0$	$CO_1 \ CO_0 \ FZ$	$q_2^+ \ q_1^+ \ q_0^+$
...


- Tabla de salida

Q	SAL
$q_2 \ q_1 \ q_0$	$mx_1 \ mx_0 \ alu_1 \ alu_0 \ \overline{L}/E \ pc \ ir \ a \ b \ fz$
...	...

- Resumen:

- Q: 3 FFs D
- FT: ROM 64x3
- FS: ROM 8x10

Máquina sencilla completa de 7 estados



Tiempo de ejecución de un programa en la máquina sencilla

$$Tex(programa) = n^{\circ} \text{ ciclos} \cdot Tc$$

Ejercicio: calcula el tiempo de ejecución del programa de multiplicación con (a=3, b=20612) para una MS con un reloj de 1 GHz

Tiempo de ejecución de un programa en la máquina sencilla

$$Tex(programa) = n^{\circ} \text{ ciclos} \cdot Tc$$

$$= (I_{add} \cdot C_{add} + I_{cmp} \cdot C_{cmp} + I_{mov} \cdot C_{mov} + I_{beq} \cdot C_{beq}) \cdot Tc$$

Ejercicio: calcula el tiempo de ejecución del programa de multiplicación con (a=3, b=20612) para una MS con un reloj de 1 GHz

Tiempo de ejecución de un programa en la máquina sencilla

$$Tex(programa) = n^{\circ} \text{ ciclos} \cdot Tc$$

$$= (I_{add} \cdot C_{add} + I_{cmp} \cdot C_{cmp} + I_{mov} \cdot C_{mov} + I_{beq} \cdot C_{beq}) \cdot Tc$$

$$= I \cdot (f_{add} \cdot C_{add} + f_{cmp} \cdot C_{cmp} + f_{mov} \cdot C_{mov} + f_{beq} \cdot C_{beq}) \cdot Tc$$

Ejercicio: calcula el tiempo de ejecución del programa de multiplicación con (a=3, b=20612) para una MS con un reloj de 1 GHz

Tiempo de ejecución de un programa en la máquina sencilla

$$Tex(programa) = n^{\circ} \text{ ciclos} \cdot Tc$$

$$= (I_{add} \cdot C_{add} + I_{cmp} \cdot C_{cmp} + I_{mov} \cdot C_{mov} + I_{beq} \cdot C_{beq}) \cdot Tc$$

$$= I \cdot (f_{add} \cdot C_{add} + f_{cmp} \cdot C_{cmp} + f_{mov} \cdot C_{mov} + f_{beq} \cdot C_{beq}) \cdot Tc$$



fracción de MOV


Ejercicio: calcula el tiempo de ejecución del programa de multiplicación con (a=3, b=20612) para una MS con un reloj de 1 GHz

Tiempo de ejecución de un programa en la máquina sencilla

$$Tex(programa) = n^{\circ} \text{ ciclos} \cdot Tc$$

$$= (I_{add} \cdot C_{add} + I_{cmp} \cdot C_{cmp} + I_{mov} \cdot C_{mov} + I_{beq} \cdot C_{beq}) \cdot Tc$$

$$= I \cdot (f_{add} \cdot C_{add} + f_{cmp} \cdot C_{cmp} + f_{mov} \cdot C_{mov} + f_{beq} \cdot C_{beq}) \cdot Tc$$


fracción de MOV ciclos de MOV

Ejercicio: calcula el tiempo de ejecución del programa de multiplicación con (a=3, b=20612) para una MS con un reloj de 1 GHz

Tiempo de ejecución de un programa en la máquina sencilla

$$Tex(programa) = n^{\circ} \text{ ciclos} \cdot Tc$$

$$= (I_{add} \cdot C_{add} + I_{cmp} \cdot C_{cmp} + I_{mov} \cdot C_{mov} + I_{beq} \cdot C_{beq}) \cdot Tc$$

$$= I \cdot (f_{add} \cdot C_{add} + f_{cmp} \cdot C_{cmp} + f_{mov} \cdot C_{mov} + f_{beq} \cdot C_{beq}) \cdot Tc$$

$$= I \times CPI \times Tc$$


fracción de MOV ciclos de MOV

Ejercicio: calcula el tiempo de ejecución del programa de multiplicación con (a=3, b=20612) para una MS con un reloj de 1 GHz

Tiempo de ejecución de un programa en la máquina sencilla

$$Tex(programa) = n^{\circ} \text{ ciclos} \cdot Tc$$

$$= (I_{add} \cdot C_{add} + I_{cmp} \cdot C_{cmp} + I_{mov} \cdot C_{mov} + I_{beq} \cdot C_{beq}) \cdot Tc$$

$$= I \cdot (f_{add} \cdot C_{add} + f_{cmp} \cdot C_{cmp} + f_{mov} \cdot C_{mov} + f_{beq} \cdot C_{beq}) \cdot Tc$$

$$= I \times CPI \times Tc$$

fracción de MOV

ciclos de MOV

nº de instrucciones
ejecutadas

- Algoritmo
- Compilador

Ejercicio: calcula el tiempo de ejecución del programa de multiplicación con (a=3, b=20612) para una MS con un reloj de 1 GHz

Tiempo de ejecución de un programa en la máquina sencilla

$$Tex(programa) = n^{\circ} \text{ ciclos} \cdot Tc$$


$$= (I_{add} \cdot C_{add} + I_{cmp} \cdot C_{cmp} + I_{mov} \cdot C_{mov} + I_{beq} \cdot C_{beq}) \cdot Tc$$

$$= I \cdot (f_{add} \cdot C_{add} + f_{cmp} \cdot C_{cmp} + f_{mov} \cdot C_{mov} + f_{beq} \cdot C_{beq}) \cdot Tc$$

$$= I \times CPI \times Tc$$

fracción de MOV

ciclos de MOV



Ejercicio: calcula el tiempo de ejecución del programa de multiplicación con (a=3, b=20612) para una MS con un reloj de 1 GHz

Tiempo de ejecución de un programa en la máquina sencilla

$$Tex(programa) = n^{\circ} \text{ ciclos} \cdot Tc$$

$$= (I_{add} \cdot C_{add} + I_{cmp} \cdot C_{cmp} + I_{mov} \cdot C_{mov} + I_{beq} \cdot C_{beq}) \cdot Tc$$

$$= I \cdot (f_{add} \cdot C_{add} + f_{cmp} \cdot C_{cmp} + f_{mov} \cdot C_{mov} + f_{beq} \cdot C_{beq}) \cdot Tc$$

$$= I \times CPI \times Tc$$

Diagram illustrating the components of the execution time formula:


- I (nº de instrucciones ejecutadas) is associated with:
 - Algoritmo
 - Compilador
- CPI (nº medio de ciclos por instrucción) is associated with:
 - Unidad de control
- Tc (tiempo de ciclo) is associated with:
 - Ruta de datos, memoria

Additional annotations for the MOV instruction terms in the previous equation:

- f_{mov} (fracción de MOV) points to the CPI term.
- C_{mov} (ciclos de MOV) points to the Tc term.

Ejercicio: calcula el tiempo de ejecución del programa de multiplicación con (a=3, b=20612) para una MS con un reloj de 1 GHz

Mejoras: añadir instrucciones al repertorio



¿ Como añadir una instrucción al repertorio?

- Tres formas:
 - *Software*: no se modifica nada (barata y lenta)
→ se añade únicamente al lenguaje ensamblador !
el compilador emite la secuencia necesaria de instrucciones máquina
 - *Hardware*: se modifica UP y UC
(caro y rápido)
 - *Firmware*: se modifica sólo la UC
- Ejemplo: añadir instrucción
 - CUAD F, D $@D \leftarrow 4 * (F)$

Ejemplo: añadimos CUAD al repertorio

- **SW:**

CUAD a ,b \equiv

MOV a, b

ADD b, b

ADD b, b

- **HW:** añadido inst CUAD modificando ALU

$B \leftarrow (F)$

$@D \leftarrow 4 * B$

- **FW:**

añado inst CUAD sin
modificar ALU

$A \leftarrow (F) ; B \leftarrow (F)$

$@D \leftarrow A + B$


$A \leftarrow (D) ; B \leftarrow (D)$

$@D \leftarrow A + B$



Ejemplo: añadimos tres instrucciones. Modificación HW

- Añadir las siguientes instrucciones:
 - CLEAR D $@D \leftarrow 0$
 - MOVD K, D $@D \leftarrow K$; K constante de 16 bits
 - ACUM K, D $@D \leftarrow (D) + K$; K constante de 16 bits
- Codificación expandida
 - usar bits libres en alguna instrucción


Codificación expandida





Codificación expandida




Codificación expandida




Codificación expandida




Codificación expandida




Autómata de la U.C.




Autómata de la U.C.




Autómata de la U.C.




Autómata de la U.C.




Autómata de la U.C.




Autómata de la U.C.




Autómata de la U.C.



Autómata de la U.C.



Autómata de la U.C.




U.C. microprogramada

- U.C. cableada:
 - autómata \rightarrow estado \rightarrow RTL
 - decodificación
- U.C. μ programada:
 - μ programa \rightarrow μ instrucciones \rightarrow RTL
 - μ PC
 - ✓ secuenciamiento implícito
 - ✓ μ saltos


¿Cómo sería el μ programa?

$\mu@$	RTL μ instrucción
0	$IR \leftarrow (PC) \quad PC \leftarrow PC + 1$
1	Decod
2	$B \leftarrow (F)$ ADD
3	$A \leftarrow (D)$
4	$@D \leftarrow A + B \quad FZ \leftarrow Z$
5	$B \leftarrow (F)$ CMP
6	$A \leftarrow (D)$
7	$A \oplus B \quad FZ \leftarrow Z$
8	$B \leftarrow (F)$ MOV
9	$@D \leftarrow B \quad FZ \leftarrow Z$
10	$IR \leftarrow (D) \quad PC \leftarrow D + 1 \quad$ BEQ

Formato μ instrucción




Formato μ instrucción




$$\mu PC^+ = \left\{ \right.$$

Formato μ instrucción




$$\mu PC^+ = \begin{cases} \mu @ \text{salto} & \text{si } \text{bit}(\text{test}_{1-0}) = \text{test}_2 \end{cases}$$

Formato μ instrucción



$$\mu PC^+ = \begin{cases} \mu @ \text{salto} & \underline{si} \quad \text{bit}(\text{test}_{1-0}) = \text{test}_2 \\ \mu PC + 1 & \underline{cc} \quad (\neq) \end{cases}$$


Formato μ instrucción



test ₁₋₀	bit
00	CO ₀
01	CO ₁
10	FZ
11	'0'

$$\mu PC^+ = \begin{cases} \mu @ \text{salto} & \underline{si} \quad \text{bit}(\text{test}_{1-0}) = \text{test}_2 \\ \mu PC + 1 & \underline{cc} \quad (\neq) \end{cases}$$

Formato μ instrucción




test ₁₋₀	bit
00	CO ₀
01	CO ₁
10	FZ
11	'0'

$$\mu PC^+ = \begin{cases} \mu @ \text{salto} & \underline{si} \quad \text{bit}(\text{test}_{1-0}) = \text{test}_2 \\ \mu PC + 1 & \underline{cc} \quad (\neq) \end{cases}$$

- En “test₁₋₀” se codifica 1 bit

Formato μ instrucción




test ₁₋₀	bit
00	CO ₀
01	CO ₁
10	FZ
11	'0'

$$\mu PC^+ = \begin{cases} \mu @ \text{salto} & \underline{\text{si}} \quad \text{bit}(\text{test}_{1-0}) = \text{test}_2 \\ \mu PC + 1 & \underline{\text{cc}} \quad (\neq) \end{cases}$$

- En “test₁₋₀” se codifica 1 bit
- Sólo hay 1 destino de salto

Formato μ instrucción




test ₁₋₀	bit
00	CO ₀
01	CO ₁
10	FZ
11	'0'


$$\mu PC^+ = \begin{cases} \mu @ \text{salto} & \underline{si} \quad \text{bit}(\text{test}_{1-0}) = \text{test}_2 \\ \mu PC + 1 & \underline{cc} \quad (\neq) \end{cases}$$

- En “test₁₋₀” se codifica 1 bit
- Sólo hay 1 destino de salto
- ¿Porqué comparar test₂ con una constante?


U.C. μ programada




U.C. μ programada




U.C. μ programada



U.C. μ programada



U.C. μ programada



mprograma (ROM)

$\mu@$	$\mu@$ salto	test	mx_1 mx_0	alu_1 alu_0	\bar{L}/E	pc	ir	a	b	fz
0	XXXX	111	0 0	X X	0	1	1	0	0	0
1	1000	100	X X	X X	0	0	0	0	0	0
2	0110	101	X X	X X	0	0	0	0	0	0
3	XXXX	111	1 0	X X	0	0	0	0	1	0
4	XXXX	111	1 1	X X	0	0	0	1	0	0
5	0000	011	1 1	0 0	1	0	0	0	0	1
6	XXXX	111	1 0	X X	0	0	0	0	1	0
7	0000	011	1 1	1 0	1	0	0	0	0	1
8	1100	101	X X	X X	0	0	0	0	0	0
9	XXXX	111	1 0	X X	0	0	0	0	1	0
10	XXXX	111	1 1	X X	0	0	0	1	0	0
11	0000	011	X X	0 1	0	0	0	0	0	1
12	0000	010	X X	X X	0	0	0	0	0	0
13	0001	011	1 1	X X	0	1	1	0	0	0

$\mu@$	$\mu@$ salto	test	mx_1	mx_0	alu_1	alu_0	\bar{L}/E	pc	ir	a	b	fz					
0	XXXX	111	0	0	X	X	0	1	1	0	0	0					
1	1000	100	X	X	X	X	0	0	0	0	0	0					
2	0110	101	X	X	X	<div>test₁₋₀<div>bit</div><div>00CO₀</div><div>01CO₁</div><div>10FZ</div><div>11‘0’</div></div>											
3	XXXX	111	1	0	X								00	CO ₀	0	1	0
4	XXXX	111	1	1	X								01	CO ₁	1	0	0
5	0000	011	1	1	0								10	FZ	0	0	1
6	XXXX	111	1	0	X								11	‘0’	0	1	0
7	0000	011	1	1	1	0	1	0	0	0	0	1					
8	1100	101	X	X	X	X	0	0	0	0	0	0					
9	XXXX	111	1	0	X	X	0	0	0	0	1	0					
10	XXXX	111	1	1	X	X	0	0	0	1	0	0					
11	0000	011	X	X	0	1	0	0	0	0	0	1					
12	0000	010	X	X	X	X	0	0	0	0	0	0					
13	0001	011	1	1	X	X	0	1	1	0	0	0					

$\mu@$	$\mu@$ salto	test	mx_1	mx_0	alu_1	alu_0	\bar{L}/E	pc	ir	a	b	fz																							
0	XXXX	111	0	0	X	X	0	1	1	0	0	0																							
1	1000	100	X	X	X	X	0	0	0	0	0	0																							
2	0110	101	X	X	X	<table><tr><th>test₁₋₀</th><th>bit</th></tr><tr><td>00</td><td>CO₀</td></tr><tr><td>01</td><td>CO₁</td></tr><tr><td>10</td><td>FZ</td></tr><tr><td>11</td><td>'0'</td></tr></table>	test ₁₋₀	bit	00	CO ₀	01	CO ₁	10	FZ	11	'0'	<table><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr></table>	0	0	0	0	1	0	1	0	0	0	0	1	0	1	0	0	0	0
test ₁₋₀	bit																																		
00	CO ₀																																		
01	CO ₁																																		
10	FZ																																		
11	'0'																																		
0	0	0																																	
0	1	0																																	
1	0	0																																	
0	0	1																																	
0	1	0																																	
3	XXXX	111	1	0	X	00	CO ₀	0	1	0																									
4	XXXX	111	1	1	X	01	CO ₁	1	0	0																									
5	0000	011	1	1	0	10	FZ	0	0	1																									
6	XXXX	111	1	0	X	11	'0'	0	1	0																									
7	0000	011	1	1	1	0	1	0	0	0	0	1																							
8	1100	101	X	X	X	X	0	0	0	0	0	0																							
9	XXXX	111	1	0	X	X	0	0	0	0	1	0																							
10	XXXX	111	1	1	X	X	0	0	0	1	0	0																							
11	0000	011	X	X	0	1	0	0	0	0	0	1																							
12	0000	010	X	X	X	X	0	0	0	0	0	0																							
13	0001	011	1	1	X	X	0	1	1	0	0	0																							

0=1

$\mu@$	$\mu@$ salto	test	mx_1	mx_0	alu_1	alu_0	\bar{L}/E	pc	ir	a	b	fz
0	XXXX	111	0	0	X	X	0	1	1	0	0	0
1	1000	100	X	X	X	X	0	0	0	0	0	0
2	0110	101	X	X	X					0	0	0
3	XXXX	111	1	0	X					0	1	0
4	XXXX	111	1	1	X					1	0	0
5	0000	011	1	1	0					0	0	1
6	XXXX	111	1	0	X					0	1	0
7	0000	011	1	1	1	0	1	0	0	0	0	1
8	1100	101	X	X	X	X	0	0	0	0	0	0
9	XXXX	111	1	0	X	X	0	0	0	0	1	0
10	XXXX	111	1	1	X	X	0	0	0	1	0	0
11	0000	011	X	X	0	1	0	0	0	0	0	1
12	0000	010	X	X	X	X	0	0	0	0	0	0
13	0001	011	1	1	X	X	0	1	1	0	0	0

0=1

CO₀=1

test ₁₋₀	bit
00	CO ₀
01	CO ₁
10	FZ
11	'0'

$\mu@$	$\mu@$ salto	test	mx_1	mx_0	alu_1	alu_0	\bar{L}/E	pc	ir	a	b	fz
0	XXXX	111	0	0	X	X	0	1	1	0	0	0
1	1000	100	X	X	X	X	0	0	0	0	0	0
2	0110	101	X	X	X					0	0	0
3	XXXX	111	1	0	X					0	1	0
4	XXXX	111	1	1	X					1	0	0
5	0000	011	1	1	0					0	0	1
6	XXXX	111	1	0	X					0	1	0
7	0000	011	1	1	1	0	1	0	0	0	0	1
8	1100	101	X	X	X	X	0	0	0	0	0	0
9	XXXX	111	1	0	X	X	0	0	0	0	1	0
10	XXXX	111	1	1	X	X	0	0	0	1	0	0
11	0000	011	X	X	0	1	0	0	0	0	0	1
12	0000	010	X	X	X	X	0	0	0	0	0	0
13	0001	011	1	1	X	X	0	1	1	0	0	0

0=1

CO₀=1

CO₁=1

$\mu@$	$\mu@$ salto	test	mx_1	mx_0	alu_1	alu_0	\bar{L}/E	pc	ir	a	b	fz
0	XXXX	111	0	0	X	X	0	1	1	0	0	0
1	1000	100	X	X	X	X	0	0	0	0	0	0
2	0110	101	X	X	X					0	0	0
3	XXXX	111	1	0	X					0	1	0
4	XXXX	111	1	1	X					1	0	0
5	0000	011	1	1	0					0	0	1
6	XXXX	111	1	0	X					0	1	0
7	0000	011	1	1	1	0	1	0	0	0	0	1
8	1100	101	X	X	X	X	0	0	0	0	0	0
9	XXXX	111	1	0	X	X	0	0	0	0	1	0
10	XXXX	111	1	1	X	X	0	0	0	1	0	0
11	0000	011	X	X	0	1	0	0	0	0	0	1
12	0000	010	X	X	X	X	0	0	0	0	0	0
13	0001	011	1	1	X	X	0	1	1	0	0	0

0=1

CO₀=1

CO₁=1

0=0

μ @	μ @ salto	test	mx ₁ mx ₀	alu ₁ alu ₀	\overline{L}/E	pc	ir	a	b	fz	
0	XXXX	111	0 0	X X	0	1	1	0	0	0	
1	1000	100	X X	X X	0	0	0	0	0	0	
2	0110	101	X X	X	test ₁₋₀		bit		0	0	0
3	XXXX	111	1 0	X	00		CO ₀		0	1	0
4	XXXX	111	1 1	X	01		CO ₁		1	0	0
5	0000	011	1 1	0	10		FZ		0	0	1
6	XXXX	111	1 0	X	11		'0'		0	1	0
7	0000	011	1 1	1 0	1	0	0	0	0	0	1
8	1100	101	X X	X X	0	0	0	0	0	0	0
9	XXXX	111	1 0	X X	0	0	0	0	1	0	0
10	XXXX	111	1 1	X X	0	0	0	1	0	0	0
11	0000	011	X X	0 1	0	0	0	0	0	0	1
12	0000	010	X X	X X	0	0	0	0	0	0	0
13	0001	011	1 1	X X	0	1	1	0	0	0	0

0=1

CO₀=1

CO₁=1

0=0

CO₁=1

$\mu@$	$\mu@$ salto	test	mx_1	mx_0	alu_1	alu_0	\bar{L}/E	pc	ir	a	b	fz
0	XXXX	111	0	0	X	X	0	1	1	0	0	0
1	1000	100	X	X	X	X	0	0	0	0	0	0
2	0110	101	X	X	X					0	0	0
3	XXXX	111	1	0	X					0	1	0
4	XXXX	111	1	1	X					1	0	0
5	0000	011	1	1	0					0	0	1
6	XXXX	111	1	0	X					0	1	0
7	0000	011	1	1	1	0	1	0	0	0	0	1
8	1100	101	X	X	X	X	0	0	0	0	0	0
9	XXXX	111	1	0	X	X	0	0	0	0	1	0
10	XXXX	111	1	1	X	X	0	0	0	1	0	0
11	0000	011	X	X	0	1	0	0	0	0	0	1
12	0000	010	X	X	X	X	0	0	0	0	0	0
13	0001	011	1	1	X	X	0	1	1	0	0	0

0=1

CO₀=1

CO₁=1

0=0

CO₁=1

FZ=0

$\mu@$	$\mu@$ salto	test	mx_1	mx_0	alu_1	alu_0	\bar{L}/E	pc	ir	a	b	fz
0	XXXX	111	0	0	X	X	0	1	1	0	0	0
1	1000	100	X	X	X	X	0	0	0	0	0	0
2	0110	101	X	X	X					0	0	0
3	XXXX	111	1	0	X					0	1	0
4	XXXX	111	1	1	X					1	0	0
5	0000	011	1	1	0					0	0	1
6	XXXX	111	1	0	X					0	1	0
7	0000	011	1	1	1	0	1	0	0	0	0	1
8	1100	101	X	X	X	X	0	0	0	0	0	0
9	XXXX	111	1	0	X	X	0	0	0	0	1	0
10	XXXX	111	1	1	X	X	0	0	0	1	0	0
11	0000	011	X	X	0	1	0	0	0	0	0	1
12	0000	010	X	X	X	X	0	0	0	0	0	0
13	0001	011	1	1	X	X	0	1	1	0	0	0

0=1

CO₀=1

CO₁=1

ADD
(00)

0=0

CO₁=1

FZ=0

$\mu@$	$\mu@$ salto	test	mx_1	mx_0	alu_1	alu_0	\bar{L}/E	pc	ir	a	b	fz
0	XXXX	111	0	0	X	X	0	1	1	0	0	0
1	1000	100	X	X	X	X	0	0	0	0	0	0
2	0110	101	X	X	X					0	0	0
3	XXXX	111	1	0	X					0	1	0
4	XXXX	111	1	1	X					1	0	0
5	0000	011	1	1	0					0	0	1
6	XXXX	111	1	0	X					0	1	0
7	0000	011	1	1	1	0	1	0	0	0	0	1
8	1100	101	X	X	X	X	0	0	0	0	0	0
9	XXXX	111	1	0	X	X	0	0	0	0	1	0
10	XXXX	111	1	1	X	X	0	0	0	1	0	0
11	0000	011	X	X	0	1	0	0	0	0	0	1
12	0000	010	X	X	X	X	0	0	0	0	0	0
13	0001	011	1	1	X	X	0	1	1	0	0	0

0=1

CO₀=1

CO₁=1

ADD
(00)

0=0

MOV
(10)

CO₁=1

FZ=0

$\mu@$	$\mu@$ salto	test	mx_1	mx_0	alu_1	alu_0	\bar{L}/E	pc	ir	a	b	fz
0	XXXX	111	0	0	X	X	0	1	1	0	0	0
1	1000	100	X	X	X	X	0	0	0	0	0	0
2	0110	101	X	X	X					0	0	0
3	XXXX	111	1	0	X					0	1	0
4	XXXX	111	1	1	X					1	0	0
5	0000	011	1	1	0					0	0	1
6	XXXX	111	1	0	X					0	1	0
7	0000	011	1	1	1	0	1	0	0	0	0	1
8	1100	101	X	X	X	X	0	0	0	0	0	0
9	XXXX	111	1	0	X	X	0	0	0	0	1	0
10	XXXX	111	1	1	X	X	0	0	0	1	0	0
11	0000	011	X	X	0	1	0	0	0	0	0	1
12	0000	010	X	X	X	X	0	0	0	0	0	0
13	0001	011	1	1	X	X	0	1	1	0	0	0

0=1

CO₀=1

CO₁=1

ADD
(00)

0=0

MOV
(10)

CO₁=1

CMP
(01)

FZ=0

$\mu@$	$\mu@$ salto	test	mx_1	mx_0	alu_1	alu_0	\bar{L}/E	pc	ir	a	b	fz
0	XXXX	111	0	0	X	X	0	1	1	0	0	0
1	1000	100	X	X	X	X	0	0	0	0	0	0
2	0110	101	X	X	X	test ₁₋₀		bit		0	0	0
3	XXXX	111	1	0	X	00	CO ₀		0	1	0	0
4	XXXX	111	1	1	X	01	CO ₁		1	0	0	0
5	0000	011	1	1	0	10	FZ		0	0	1	1
6	XXXX	111	1	0	X	11	'0'		0	1	0	0
7	0000	011	1	1	1	0	1	0	0	0	0	1
8	1100	101	X	X	X	X	0	0	0	0	0	0
9	XXXX	111	1	0	X	X	0	0	0	0	1	0
10	XXXX	111	1	1	X	X	0	0	0	1	0	0
11	0000	011	X	X	0	1	0	0	0	0	0	1
12	0000	010	X	X	X	X	0	0	0	0	0	0
13	0001	011	1	1	X	X	0	1	1	0	0	0

0=1

CO₀=1

CO₁=1

ADD
(00)

0=0

MOV
(10)

CO₁=1

CMP
(01)

FZ=0

BEQ
(11)

$\mu@$	$\mu@$ salto	test	mx ₁	mx ₀	alu ₁	alu ₀	\bar{L}/E	pc	ir	a	b	fz																								
0	XXXX	111	0	0	X	X	0	1	1	0	0	0	0=1																							
1	1000	100	X	X	X	X	0	0	0	0	0	0	CO ₀ =1																							
2	0110	101	X	X	X	<table><tr><td>test₁₋₀</td><td>bit</td></tr><tr><td>00</td><td>CO₀</td></tr><tr><td>01</td><td>CO₁</td></tr><tr><td>10</td><td>FZ</td></tr><tr><td>11</td><td>'0'</td></tr></table>	test ₁₋₀	bit	00	CO ₀	01	CO ₁	10	FZ	11	'0'	<table><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr></table>	0	0	0	0	1	0	1	0	0	0	0	1	0	1	0	0	0	0	CO ₁ =1
test ₁₋₀	bit																																			
00	CO ₀																																			
01	CO ₁																																			
10	FZ																																			
11	'0'																																			
0	0	0																																		
0	1	0																																		
1	0	0																																		
0	0	1																																		
0	1	0																																		
3	XXXX	111	1	0	X	00	CO ₀	0	1	0	ADD																									
4	XXXX	111	1	1	X	01	CO ₁	1	0	0	(00)																									
5	0000	011	1	1	0	10	FZ	0	0	1	0=0																									
6	XXXX	111	1	0	X	11	'0'	0	1	0	MOV																									
7	0000	011	1	1	1	0	1	0	0	0	0	1	(10)																							
8	1100	101	X	X	X	X	0	0	0	0	0	0	CO ₁ =1																							
9	XXXX	111	1	0	X	X	0	0	0	0	1	0	CMP																							
10	XXXX	111	1	1	X	X	0	0	0	1	0	0	(01)																							
11	0000	011	X	X	0	1	0	0	0	0	0	1	FZ=0																							
12	0000	010	X	X	X	X	0	0	0	0	0	0	BEQ																							
13	0001	011	1	1	X	X	0	1	1	0	0	0	(11)																							

diagrama, RTL y nº ciclos