# Relatório 8 - Multiplicador de 64 bits

Patrik Loff Peres (20103830) Universidade Federal de Santa Catarina (UFSC) Departamento de Engenharia Elétrica e Eletrônica (DEEL)

#### I. Introdução

Neste laboratório foi projetado um circuito com estrutura *datapath* e controle que calcula o resultado **M** (128 bits) da multiplicação de dois números **A** (64 bits) e **B** (64 bits), utilizando a estratégia de soma e deslocamento<sup>1</sup>. O circuito tem uma entrada **go** (1 bit) que quando ativada indica o começo da operação, um **reset** (1 bit) e uma saída **idle** (1 bit) que deve ser ativa quando a operação estiver completa.

#### II. DESCRIÇÃO DO PROJETO

Inicialmente foi projetado o controle e *datapath* do circuito de acordo com as especificações e referência, com algumas alterações no proposto, principalmente na maquina de estados, mas mantendo a mesma lógica para realizar a operação de multiplicação. O diagrama da figura 1 mostra uma visão mais abrangente do circuito e os diagramas das figura 2 e 3 mostram mais detalhadamente o controle e *datapath*, respectivamente.




Fig. 1: Diagrama do Topo

Com os diagramas prontos foi implementado os códigos VHDL dos componentes necessários, são eles: Contador, Registrador de 64 bits com shift, Flip-Flop tipo D e Somador, além dos blocos de *datapath*, controle e o código topo, juntando os dois. Também, foi feito o *testbench* para simulação. Todos os VHDL estão no final do documento.

O Controle recebe os sinais de entrada **go** e **reset** e tem como saída oito sinais de controle para o *datapath* e uma saída de controle **idle**, e é composto por uma maquina de estados, que possui 6 possíveis estados: start, M0, MQ0, MQ10, MQ11 e Idle.

No estado start o circuito reseta e espera o sinal **go** para passar para o próximo estado, M0. No estado M0 o circuito avalia o valor de Q0, um sinal de status que indica se deve ser feita soma e deslocamento a direita (estados MQ10 e MQ11) ou somente o deslocamento a direta (estado MQ0). No estado




Fig. 2: Diagrama do Controle




Fig. 3: Diagrama do Datapath

MQ10 é feita a soma do que está registrado em RegA com a entrada A e carregado no registrador, no estado MQ11 é feito o deslocamento a direta com a entrada serial de RegA sendo o Cout do somador. No estado MQ0 é feito o deslocamento a direta com a entrada serial de RegA sendo zero. Por fim, quando o sinal de status Z for 1, indicando que o contador chegou ao fim, o circuito passa para o estado Idle, em que ele mantém a resposta na saída e o sinal de controle Idle igual a um. O circuito possui reset que pode ser ativado em qualquer etapa de funcionamento.

O datapath recebe as entradas **A** e **B** e os sinais vindo do controle, e tem como saída dois sinais de *status* **Q0** que indica qual deve ser a operação realizada e **Z** que indica que a multiplicação foi realizada e uma saída de dados **M**.

O somador soma o valor da entrada A com o valor ar-

<sup>&</sup>lt;sup>1</sup>D. Capson, "An example of ASM design: A binary multiplier", McMaster University

mazenado no registrador RegA, tendo como saida o resultado da soma (64 bits) e o Cout (1 bit).

O Flip-Flop tipo D é necessário para determinar se o bit serial que entra em RegA é zero ou o Cout.

Os registradores recebem sinais de load, shift e clear, além da entrada e da entrada serial. Quando acionado o sinal de shift o Registrador desloca o valor registrado 1 bit a direta e insere o valor da entrada serial a esquerda. A saída dos registradores são concatenadas para gerar a saída da multiplicação **M**.

O contador recebe o valor 63 na entrada e subtrai 1 a cada ciclo de relógio em que enable estiver ativado. O sinal clear faz o valor registrado internamente do registrador receba o valor de entrada, que é sempre 63. O sinal de enable é necessário pois um ciclo da operação de soma e shift demora mais que um ciclo de relógio.

Para o circuito funcionar é necessário manter a entrada A estável durante o cálculo e a saída M só fica estável enquanto o multiplicador não estiver fazendo cálculos, poderiam ser adicionados registradores na entrada e saída para tornar o circuito mais versátil.

# III. SIMULAÇÃO Zero-Delay

Para verificar o funcionamento adequado do circuito foi realizada um simulação com atraso zero (figura 4).




Fig. 4: Simulação Atraso Zero

Como é possível notar, o circuito pode ser resetado no meio do calculo, e o resultado está correto.

#### IV. SÍNTESE LÓGICA

Com isso, foi realizada a síntese lógica do circuito, que resultou em 540 standard cells, cujo informações de área e timing estão nas figuras 5 e 6 respectivamente. Destaca-se nesses dados, a área total ocupada de  $11859,723\mu m^2$  e atraso critico de 10335ps, sendo ele o caminho de carry-in e carry-out do somador.

	=======			=======		=====			
Generated by:			Genus(TM) Synthesis Solution 21.17-s066_1						
Generated on:			Jul 06 2024 03:37:57 pm						
Module:			topo						
Technology libraries:									
		ph	nysical	_cells _					
Operating conditions: _nominal_									
Interconnect mode:			global						
Area mode:			physical library						
========						=====			
Instance	Module	Cell	Count	Cell Area	Net Area	Total Area			
+			540	22052 014	11631.347	34485.260			
topo u Controle	controlo		17		205.371				
u_controte u Datapath			523		6913.140				
	contador			745.114					
RegA			134		1617.106				
	reg_64 1		132		1284.202				
flipflop			2	75.264					
sum1	somador		229		3019.967	11859.723			

Fig. 5: Informações sobre área ocupada

add_29_19_g15246260/C0UT	ADDF_E	1 19.8	109 +152	9109 R					
add_29_19_g15235107/CIN			+0	9109					
add 29 19 g1523 5107/COUT	ADDF_E	1 19.8	109 +152	9262 R					
add 29 19 g1522 2398/CIN			+0	9262					
add 29 19 g1522 2398/COUT	ADDF E	1 19.8	109 +152	9414 R					
add 29 19 g1521 5477/CIN			+0	9414					
add 29 19 g1521 5477/COUT	ADDF E	1 19.8	109 +152	9566 R					
add 29 19 g1520 6417/CIN			+0	9566					
add 29 19 g1520 6417/COUT	ADDF E	1 19.8	109 +152	9718 R					
add 29 19 g1519 7410/CIN			+0	9718					
add 29 19 g1519 7410/COUT	ADDF E	1 18.5	104 +150	9868 R					
add 29 19 g1518 1666/B			+0	9868					
add_29_19_g15181666/Z	X0R2_C	2 28.2	232 +120	9987 R					
inc_add_29_31_g9816783/B			+0	9987					
inc_add_29_31_g9816783/Z	XNOR2_C	1 18.1	166 +147	10134 R					
sum1/S[63]									
RegA/D[63]									
g32448428/C1			+0	10134					
g32448428/Z	A0222_E	1 13.5	112 +148	10282 R					
aux_reg[63]/D <	<< DFF_E		+0	10282					
aux_reg[63]/CLK	setup		0 +53	10335 R					
(clock clk)	capture			12000 R					
Cost Group : 'clk' (path_group 'clk')									
Timing slack : 1665ps									
Start-point : u_Datapath/RegA/aux_reg[0]/CLK									
End-point : u_Datapath/RegA/aux_reg[63]/D									
E' ( I	~ 1								

Fig. 6: Informações sobre timing

### V. SIMULAÇÃO ATRASO UNITÁRIO

Em seguida foi realizada a simulação de atraso unitário para verificar que o circuito funciona adequadamente mesmo se entradas e saídas não mudarem instantaneamente após cada transição. O resultado encontra-se na figura 7.



Fig. 7: Simulação com atraso unitário

O circuito funciona como esperado e tem como saída o resultado correto da operação

#### VI. SÍNTESE FÍSICA

Com a simulação de atraso unitário concluída, foi realizada a síntese física do circuito, que resultou no leiaute da figura 8. O leiaute passou nas verificações DRC e *Process Antenna* como mostram as figura 9 e 10.




Fig. 8: Leiaute

### VII. SIMULAÇÃO COM ATRASO PRECISO

Com todas as informações do circuito é possível fazer uma simulação considerando o atraso mais próximo do real para o circuito sintetizado, considerando os atrasos das portas e do roteamento. A figura 11 mostra que o circuito continua funcionando como especificado.

```
*** Starting Verify DRC (MEM: 2035.7) ***

VERIFY DRC .... Starting Verification

VERIFY DRC .... Initializing

VERIFY DRC .... Deleting Existing Violations

VERIFY DRC .... Creating Sub-Areas

VERIFY DRC .... Using new threading

VERIFY DRC .... Sub-Area: {0.000 0.000 137.280 140.000} 1 of 2

VERIFY DRC .... Sub-Area: 1 complete 0 Viols.

VERIFY DRC .... Sub-Area: {137.280 0.000 268.240 140.000} 2 of 2

VERIFY DRC .... Sub-Area: 2 complete 0 Viols.

Verification Complete: 0 Viols.

*** End Verify DRC (CPU: 0:00:00.1 ELAPSED TIME: 0.00 MEM: 264.1M) ***

Fig. 9: Verificacão DRC
```

```
****** START VERIFY ANTENNA ******
Report File: topo.antenna.rpt
LEF Macro File: topo.antenna.lef
Verification Complete: 0 Violations
****** DONE VERIFY ANTENNA *******
(CPU Time: 0:00:00.1 MEM: 0.000M)
```

Fig. 10: Simulação com atraso unitário



Fig. 11: Simulação com atraso preciso

Considerando os resultados obtemos a FoM = Área ocupada / frequência do relógio, portanto:

$$FoM = \frac{11859,723\mu m^2}{83,33MHz} = 142,32\mu m^2/MHz \qquad (1)$$

### Topo

```
Arquivo Topo (controle + datapath)
library ieee;
use ieee.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use work.all;
entity topo is
port( reset, go,clk: in std_logic;
 A,B: in std_logic_vector(63 downto 0);
 M: out std_logic_vector(127 downto 0);
 idle: out std_logic
end topo;
architecture behavior of topo is
signal T_clearA, T_clearQ, T_clearC, T_loadA,
   T_loadQ, T_shift, T_c0, T_en, z, Q0: std_logic;
component datapath is
port ( A:
   std_logic_vector(63 downto 0);
                      in std_logic_vector(63
     downto 0);
  T_clearA, T_shift, T_loadA, T_c0, T_clearQ,
     T_loadQ, T_clearC, T_en, clk: in std_logic
 Q0, Z:
                           out std_logic;
                      out std_logic_vector(127
 M:
      downto 0)
);
end component;
component controle is
port( T_clearA, T_shift, T_loadA, T_clearQ,
   T_loadQ, T_c0, T_clearC, T_en,T_Idle: out
   std_logic;
 go, Q0, Z,rst,clk:
     std_logic
);
end component;
begin
u_Datapath: datapath port map (A,B,T_clearA,
   T_shift, T_loadA, T_c0, T_clearQ, T_loadQ,
   T_clearC, T_en, clk, Q0, Z, M);
u_Controle: controle port map (T_clearA,
   T_shift, T_loadA, T_clearQ, T_loadQ, T_c0,
   T_clearC, T_en, Idle, go, Q0, Z, reset, clk);
end behavior;
```

```
Controle
-- Controle
library ieee;
use ieee.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use work.all;
entity controle is
port( T_clearA, T_shift, T_loadA, T_clearQ,
  T_loadQ, T_c0, T_clearC, T_en,T_Idle: out
   std_logic;
 go, Q0, Z,rst,clk:
     std_logic
);
end controle;
architecture behavior of controle is
type STATES is (start, MO, MQO, MQ10, MQ11,
  Idle);
signal EA, PE: STATES;
begin
P1: process(clk, rst)
 begin
   if rst= '1' then
    EA <= start;
   elsif clk'event and clk= '1' then
    EA <= PE;
   end if;
  end process;
P2: process (EA, go, Z, Q0)
 begin
   case EA is
      when start =>
       T_clearA <= '1';</pre>
       T_shift <= '0';
        T_loadA <= '0';</pre>
        T_clearQ <= '0';</pre>
        T_loadQ <= '1';</pre>
        T_c0 <= '1';
        T_clearC <= '1';
        T en <= '0';
        T_idle <= '0';
       if(go = '0') then
       PE <= start;
```

```
PE <= M0;
  end if;
when M0 =>
  T_clearA <= '0';</pre>
  T_shift <= '0';
  T_loadA <= '0';</pre>
  T_clearQ <= '0';</pre>
  T_loadQ <= '0';</pre>
  T_c0 <= '1';
  T_clearC <= '0';</pre>
  T_en <= '0';
  T_idle <= '0';
  if(Q0 = '0') then
   PE <= MQ0;
  else
   PE <= MQ10;
  end if;
when MQ0 =>
  T_clearA <= '0';</pre>
  T_shift <= '1';
  T_loadA <= '0';</pre>
  T_clearQ <= '0';</pre>
  T_loadQ <= '0';</pre>
  T_c0 <= '1';
  T_clearC <= '0';</pre>
  T_en <= '1';
  T_idle <= '0';
  if(Z = '0') then
   PE <= M0;
  else
   PE <= Idle;
  end if;
when MQ10 \Rightarrow
  T_clearA <= '0';</pre>
  T_shift <= '0';
 T_loadA <= '1';
  T_clearQ <= '0';</pre>
  T_loadQ <= '0';</pre>
  T_c0 <= '0';
  T_clearC <= '0';</pre>
  T_en <= '0';
  T_idle <= '0';
 PE <= MQ11;
when MQ11 =>
  T_clearA <= '0';</pre>
 T_shift <= '1';
 T_loadA <= '0';
  T_clearQ <= '0';</pre>
  T_loadQ <= '0';</pre>
  T_c0 <= '0';
  T_clearC <= '0';</pre>
  T_en <= '1';
  T_idle <= '0';
  if(Z = '0') then
   PE <= M0;
  else
   PE <= Idle;
  end if;
when Idle =>
  T_clearA <= '0';</pre>
  T_shift <= '0';
 T_loadA <= '0';
 T clear0 <= '0';
 T_loadQ <= '0';</pre>
  T_c0 <= '1';
 T_clearC <= '0';
```

else

```
T en <= '0';
                                                 clk,clear,load,shift: in std_logic;
       T_idle <= '1';
                                                          out std_logic_vector(63 downto 0)
       PE <= Idle;
                                                 );
                                                 end component;
   end case;
                                                 component contador is
 end process;
                                                 port( clk: in std_logic;
                                                  clear,enable: in std_logic;
                                                  A: in std_logic_vector(5 downto 0);
Z: out std_logic);
end behavior;
                                                 end component;
                                                 component FFD is
                                                 port( clk,clear: in std_logic;
                                                 D: in std_logic;
Q: out std_logic);
Datapath
                                                 end component;
                                                 RegA: reg_64 port map (sum, LSBA, clk, T_clearA
-- Datapath
                                                  , T_loadA,T_shift,P_M);
                                                 RegQ: reg_64 port map (B, LSBQ, clk, T_clearQ,
                                                    T_loadQ,T_shift, P_L);
                                                 Counter: contador port map (clk, T_clearC, T_en,
                                                  "111111",Z);
library ieee;
                                                 sum1: somador port map (A, P_M, '0', sum, cout);
use ieee.std_logic_1164.all;
                                                 flipflop: FFD port map (clk, T_c0, cout, LSBA)
use IEEE.std_logic_arith.all;
                                                 M <= P_M & P_L;
use work.all;
                                                 Q0 \ll P_L(0);
                                                 LSBQ \leq P_M(0);
                                                 end behavior;
entity datapath is
                      in std_logic_vector
port ( A:
  (63 downto 0);
                     in std_logic_vector(63
     downto 0);
 T_clearA, T_shift, T_loadA, T_c0, T_clearQ,
                                                 Somador
    T_loadQ, T_clearC, T_en, clk: in std_logic
 Q0, Z:
                         out std_logic;
                    out std_logic_vector(127
 M:
      downto 0)
                                                 -- somador de 64 bits com carry in/out
end datapath;
                                                 -library ieee;
                                                 use ieee.std_logic_1164.all;
                                                 use IEEE.std_logic_arith.all;
architecture behavior of datapath is
                                                 use work.all;
signal LSBA, LSBQ, cout: std_logic;
signal P_M,P_L,sum: std_logic_vector(63 downto
   0);
--signal RA, RQ: std_logic_vector(64 downto 0);
component somador is
port( A: in std_logic_vector(63 downto 0);
                                                 entity somador is
 B: in std_logic_vector(63 downto 0);
                                                 port( A: in std_logic_vector(63 downto 0);
 cin: in std_logic;
 S: out std_logic_vector(63 downto 0);
                                                   B: in std_logic_vector(63 downto 0);
                                                   cin: in std_logic;
 cout: out std_logic);
end component;
                                                  S: out std_logic_vector(63 downto 0);
component reg_64 is
                                                  cout: out std_logic
port( D: in std_logic_vector(63 downto
  0);
                                                 end somador;
 LSI: in std_logic;
```

```
end if;
                                                   end process;
                                                   Q \le aux;
architecture behavior of somador is
                                                   end behavior:
signal aux, cin_extended: std_logic_vector(64
  downto 0);
cin_extended <= (others => '0');
cin_extended(0) <= cin;</pre>
                                                  Contador
aux <= unsigned(A) + unsigned(B) + unsigned(</pre>
  cin_extended);
S <= std_logic_vector(aux(63 downto 0));</pre>
cout <= aux(64);
                                                   -- Contador sincrono com clear e enable
end behavior;
                                                   library ieee;
                                                   use ieee.std_logic_1164.all;
Reg-64bits com shift
                                                   use IEEE.std_logic_arith.all;
                                                   use work.all;
-- Registrador de 8 bits com reset assincrono,
   enable e shift right
                                                  entity contador is
                                                  port( clk: in std_logic;
library ieee;
                                                   clear,enable: in std_logic;
use ieee.std_logic_1164.all;
                                                    A: in std_logic_vector(5 downto 0);
use IEEE.std_logic_arith.all;
                                                   Z:
                                                          out std_logic
use work.all;
                                                  );
                                                  end contador;
entity reg_64 is
                                                   architecture arg_contador of contador is
port( D: in std_logic_vector(63 downto 0)
                                                   --type STATES is (E0,E1,E2,E3,E4,E5,E6,E7,E8,
 ;
LSI: in std_logic;
                                                     E9);
 clk, clear, load, shift: in std_logic;
                                                   --signal EA, PE: STATES;
 Q: out std_logic_vector(63 downto 0)
                                                   --signal aux: std_logic_vector(5 downto 0):=
                                                      "000000";
                                                   signal aux_unsigned: unsigned(5 downto 0);
end reg_64;
                                                  begin
                                                  P1: process(clk, clear, enable, A)
                                                      if clk'event and clk= '1' then
                                                        if clear= '1' then
                                                        aux_unsigned <= unsigned(A);</pre>
architecture behavior of req_64 is
signal aux: std_logic_vector(63 downto 0);
                                                        elsif enable = '1'then
                                                          --aux_unsigned <= unsigned(aux) - 1;
P1:process(clk,clear,load,shift)
                                                           --aux <= std_logic_vector(aux_unsigned
 begin
  if clk'event and clk = '1' then
  if clear = '1' then
                                                              );
                                                          aux_unsigned <= aux_unsigned -1;</pre>
     aux <= (others => '0');
                                                        end if;
    elsif load = '1' then
                                                      end if;
     aux <= D ;
                                                    end process;
    elsif shift = '1' then
    aux <= LSI & aux(63 downto 1);</pre>
                                                  Z <= '1' when std_logic_vector(aux_unsigned)</pre>
                                                   = "000000" else
   end if;
```

```
'0';
--P2: process(aux_unsigned)
-- begin
-- if std_logic_vector(aux_unsigned) =
    "000000" then
-- Z <= '1';
-- else
-- Z <= '0';
-- end if;
-- end process;
end arq_contador;
--</pre>
```

# Comparador Flip-Flip D

```
-- Flip-Flop D
library ieee;
use ieee.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use work.all;
entity FFD is
port( clk, clear: in std_logic;
D: in std_logic;
Q: out std_logic
end FFD;
architecture behavior of FFD is
begin
P1: process(clk, clear,D)
 begin
  if clear= '1' then
    Q<= '0';
  elsif clk'event and clk= '1' then
    Q <= D;
   end if;
 end process;
end behavior;
```