Relatório 7 - Fluxo de Projeto Baseado em *Standard Cells*

Patrik Loff Peres (20103830) Universidade Federal de Santa Catarina (UFSC) Departamento de Engenharia Elétrica e Eletrônica (DEEL)

I. Introdução

Neste laboratório foi feita as sínteses lógica e física de uma unidade aritmética e lógica (UAL) com um registrador com *reset* assíncrono, ambos de 32 bits, a partir do código VHDL.

II. VHDL

Inicialmente foi implementado os código VHDL dos componentes necessários (UAL e registrador) e o código topo, juntando os dois. Também, foi feito o *testbench* para simulação. Na UAL foram implementadas 4 operações: **A+B**, **A-B**, deslocamento de 1 *bit* para a esquerda de **B** e deslocamento de 1 *bit* para a direta de **B**, que são selecionadas pela entrada **sel**. O registrador implementado foi do tipo D, que guarda a entrada a cada ciclo de relógio. No VHDL topo, a entrada da **B** da UAL recebe a saída do registrador (que também é a saída do circuito).

Registrador

```
-- Registrador de 32 bits com reset assincrono

-- library
-- use iee
-- use iei
-- entity
-- enti
```

UAL

```
-- UAL de 32 bits, sel = 00 -> soma,
     \rightarrow subtra o, sel = 10 \rightarrow SHL, sel = 11
     -> SHR
library ieee;
use ieee.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
use work.all;
entity UAL is
port( A: in std_logic_vector(31 downto 0);
  B: in std_logic_vector(31 downto 0);
  sel: in std_logic_vector(1 downto 0);
  S: out std_logic_vector(31 downto 0)
end UAL;
architecture behavior of UAL is
P1:process(sel,A,B)
  begin
 case sel is
```

```
when "00" =>
                                             REGISTRADOR: reg port map (aux, clk, rst, B);
    S \leq A + B;
                                             S <= B;
   when "01" =>
    S <= A - B;
                                             end behavior;
   when "10" =>
     S <= B(30 downto 0) & '0';
   when others =>
    S <= '0' & B(31 downto 1);
 end case;
                                             Testbench
end process;
                                             -- Testbench para o UAL_reg-32
end behavior;
                                             Library ieee;
                                             use ieee.std_logic_1164.all;
                                             use ieee.std_logic_arith.all;
                                             use IEEE.std_logic_unsigned.all;
UAL + registrador
                                             use work.all;
                                             entity tb_UAL_reg is -- entity declaration
                                             end tb_UAL_reg;
-- UAL mais registrador de 32 bits
                                             architecture arq_tb of tb_UAL_reg is
library ieee;
                                             component UAL_reg is
use ieee.std_logic_1164.all;
                                             use IEEE.std_logic_unsigned.all;
                                                       in std_logic_vector(31 downto 0);
use work.all;
                                              rst,clk: in std_logic;
                                              S: out std_logic_vector(31 downto 0)
                                             end component;
entity UAL_reg is
                                             signal T_clk,T_rst: std_logic:= '1';
                                             signal T_sel: std_logic_vector(1 downto 0):= "
in std_logic_vector(31 downto 0);
                                             signal T_A: std_logic_vector(31 downto 0):="
 rst,clk: in std_logic;
S: out std_logic_vector(31 downto 0)
                                               000000000000000000000000000000000000001";
                                             signal T_S: std_logic_vector(31 downto 0);
);
                                             end UAL_reg;
                                                terminar a simula o
                                             begin
                                               U1: UAL_reg port map(T_A, T_sel, T_rst, T_clk,
                                                 T_S);
architecture behavior of UAL_reg is
signal aux: std_logic_vector(31 downto 0);
                                               T_clk <= not T_clk after 5 ns; -- gera o</pre>
signal B: std_logic_vector(31 downto 0);
                                                  sinall de clock
                                               T_rst <= '1','0' after 17 ns; -- gera o
component UAL is
                                                  sinal de reset
port( A: in std_logic_vector(31 downto 0);
B: in std_logic_vector(31 downto 0);
 sel: in std_logic_vector(1 downto 0);
                                               process
 S: out std_logic_vector(31 downto 0));
                                               begin
                                                T_sel <= "00";
end component;
                                                 component reg is
port( D: in std_logic_vector(31 downto 0);
  clk,rst: in std_logic;
                                                wait for 55 ns;
                                                 T_sel <= "01";
                                                T_A <= "100000000000000000000000000000000000";
 Q: out std_logic_vector(31 downto 0));
                                                wait for 50 ns;
end component;
                                                T_sel <= "10";
                                                 begin
                                               wait for 55 ns;
UAL1: UAL port map (A, B, sel, aux);
```

```
T_sel <="11";
  T_A <= "1100000000000000000000000000011";
  wait for 50 ns;
end process;
end arq_tb;</pre>
```

III. SIMULAÇÃO Zero-Delay

Para verificar o funcionamento adequado do circuito foi realizada um simulação com atraso zero (figura 1).




Fig. 1: Simulação Atraso Zero

IV. SÍNTESE LÓGICA

Com isso, foi realizada a síntese lógica do circuito, que resultou em 134 standard cells, cujo informações de área e timing estão nas figuras 2 e 3 respectivamente. Destaca-se nesses dados, a área total ocupada de $10279,006\mu m^2$ e atraso critico de 6304pscujo caminho se dá pelo sinal seletor da UAL através dos carry-in's e carry-out's do somador, que foi sintetizado como um carry-ripple até a entrada do registrador do ultimo bit do resultado da operação.

```
egacy_genus:/> report area
                            Genus(TM) Synthesis Solution 21.17-s066_1
Jun 18 2024 04:21:24 pm
Generated by:
Generated on:
Module:
Technology libraries:
                           UAL_reg
PnomV180T025 STD CELL 7RF
                            physical_cells
Operating conditions:
                            _nominal_
                            global
Interconnect mode:
Area mode:
                            physical library
nstance Module Cell Count Cell Area Net Area
                                                        Total Area
                         134 7251.686 3027.319
                                                         10279.006
```

Fig. 2: Informações sobre área ocupada

V. SIMULAÇÃO ATRASO UNITÁRIO

Em seguida foi realizada a simulação de atraso unitário para verificar que o circuito funciona adequadamente mesmo se entradas e saídas não mudarem instantaneamente após cada transição. O resultado encontra-se na figura 4, e mostra que o circuito continua operando como esperado.

VI. SÍNTESE FÍSICA

Com a simulação de atraso unitário concluída validando os resultado até agora, foi realizada a síntese física do circuito, que resultou no leiaute da figura 5. O leiaute passou nas verificações DRC e *Process Antenna* como mostram as figura 6 e 7.




Fig. 3: Informações sobre timing




Fig. 4: Simulação com atraso unitário




Fig. 5: Leiaute

```
*** Starting Verify DRC (MEM: 2023.3) ***

VERIFY DRC .... Starting Verification

VERIFY DRC .... Initializing

VERIFY DRC .... Deleting Existing Violations

VERIFY DRC .... Creating Sub-Areas

VERIFY DRC .... Using new threading

VERIFY DRC .... Sub-Area: {0.000 0.000 166.880 79.520} 1 of 1

VERIFY DRC .... Sub-Area: 1 complete 0 Viols.

Verification Complete: 0 Viols.

*** End Verify DRC (CPU: 0:00:00.0 ELAPSED TIME: 0.00 MEM: 256.1M) ***
```

Fig. 6: Verificação DRC

```
innovus 7>
****** START VERIFY ANTENNA ******
Report File: UAL_reg.antenna.rpt
LEF Macro File: UAL_reg.antenna.lef
Verification Complete: 0 Violations
****** DONE VERIFY ANTENNA *******
(CPU Time: 0:00:00.0 MEM: 0.000M)
```

Fig. 7: Simulação com atraso unitário

VII. SIMULAÇÃO COM ATRASO PRECISO

Com todas as informações do circuito é possível fazer uma simulação considerando o atraso mais próximo do real para o circuito sintetizado, considerando os atrasos das portas e do roteamento. A figura 8 mostra que o circuito continua funcionando como especificado.




Fig. 8: Simulação com atraso preciso

Considerando os resultados obtemos a FoM = Área ocupada / frequência do relógio, portanto:

$$FoM = \frac{10279,006\mu m^2}{100MHz} = 1,0279\mu m^2/Hz \qquad (1)$$