Mips Pipeline

testare

- Proiectul a fost testat integral pe placa de dezvoltare Nexys, unde rezultatul final (numărul de elemente pozitive și impare) a fost afișat pe cele 4 cifre ale afișajului SSD.
- Nu s-au efectuat simulări software suplimentare.

precizarea elementelor functionale

- **Unitatea IF (Instruction Fetch):** Memoria ROM a fost extinsă la 64 de cuvinte pentru a acomoda programul modificat cu instrucțiuni NoOp.
- **Unitatea ID (Instruction Decode):** Decodifică corect instrucțiunile și gestionează saltul necondiționat (j).
- **Unitatea EX (Execution):** Execută operațiile aritmetico-logice (addi, slt, andi).
- **Unitatea MEM (Memory Access):** Gestionează scrierea în RAM (sw) și încărcarea din RAM (lw). Tot aici se determină și condiția de salt pentru beq.
- **Unitatea WB (Write Back):** Selectează între rezultatul ALU și datele citite din memorie pentru a scrie rezultatul final în bancul de registre.

elemente nefunctionale / limitari

- **Absența Unităților de Forwarding și Hazard Detection:** Procesorul nu dispune de mecanisme hardware pentru refularea datelor sau detecția automată a conflictelor. Gestionarea acestora revine exclusiv programatorului prin inserarea de instrucțiuni NoOp.
- **Sincronizarea Registrelor (Internal Forwarding):** Pentru a minimiza penalizările, scrierea în registre (etapa WB) se face pe frontul descrescător, permițând citirea aceleiași valori în același ciclu de ceas (etapa ID), cu condiția să nu existe un hazard de tip Load-Use.
- **Hazardul Load-Use:** Deoarece instrucțiunea lw finalizează scrierea datelor abia în etapa WB, orice instrucțiune dependentă imediat următoare necesită o întârziere forțată (software stall) de minimum două cicluri.
- **Hazardul de Control (Branch/Jump):** Decizia de salt (beq) se finalizează în etapa MEM, cauzând un decalaj în care instrucțiunile greșite intră deja în pipeline. Sunt necesare 3 NoOp-uri pentru "golirea" etajelor afectate.
- **Limitarea Adresării:** Memoria RAM este limitată la 64 de cuvinte, utilizând indexarea pe biții (7 downto 2) pentru a asigura alinierea obligatorie la cuvânt (byte addressing).

descriere probleme intampinate

- **Bucle de Așteptare pe SSD:** La testarea pe placa Nexys, s-a observat că pentru a asigura stabilitatea afișajului și corectitudinea execuției în bucle, a fost necesară inserarea unui bloc de 12 instrucțiuni NoOp. Acestea au compensat decalajul dintre actualizarea PC-ului și propagarea datelor prin toate registrele de pipeline până la scrierea finală în RAM/Registre, prevenind citirea unor date incomplete pe SSD.
- **Sincronizarea Semnalului de Reset:** O dificultate tehnică a fost observată la inițializarea procesorului. Din cauza condiționării circuitelor de control prin modulele MPG, semnalul de Reset nu era procesat instantaneu. A fost necesară apăsarea simultană sau secvențială a butonului de Next (Enable) pentru a valida trecerea semnalului de Reset în registrele de pipeline. Aceasta se datorează faptului că PC-ul și registrele intermediare își actualizează starea doar pe frontul de ceas validat de mono-puls.

modificari cele 4 instructiuni suplimentare

- **SLT (Set on Less Than):** Instrucțiune de tip R. ALU efectuează scăderea operanzilor; dacă rezultatul este negativ (primul operand este mai mic), se scrie valoarea 1 în registrul destinație, altfel 0. Aceasta este utilizată în program pentru a verifica dacă un număr este pozitiv (comparare cu S0).
- **ANDI (AND Immediate):** Instrucțiune de tip I. S-a setat semnalul ExtOp = '0' în unitatea de control pentru a forța extinderea cu zero (zero extension) a valorii imediate pe 16 biți. Această operație este necesară pentru mascarea bitului cel mai puțin semnificativ, permițând verificarea parității numerelor (identificarea elementelor impare).
- **ADDI (Add Immediate):** Instrucțiune de tip I utilizată pentru inițializarea contorului, incrementarea adresei de memorie și decrementarea indexului buclei n. ALU execută adunarea între un registru sursă și o valoare imediată extinsă cu semn (ExtOp = '1').
- **BEQ (Branch on Equal):** Instrucțiune de tip I utilizată pentru controlul fluxului. Deși este o instrucțiune standard, în cadrul acestui proiect implementarea ei este critică deoarece decizia de salt se ia în etapa MEM, necesitând o gestionare software specială a hazardurilor de control prin inserarea a 3 NoOp-uri.

Leonte Patricia Mirabela