

# Từ Ý tưởng đến Sản xuất - Định hướng Thiết kế PCB thông qua Altium Designer

## From Idea to Manufacture - Driving a PCB Design through Altium Designer

Vì phạm Quy tắc Thiết kế Hiện tại

Nội dung

- Thiết kế
- Tạo một dự án PCB mới
- Thêm giản đồ vào dự án
- Đặt các tùy chọn tài liệu
- Các thành phần và thư viện trong Altium Designer
  - Truy cập các thành phần
  - Tạo các thư viện khả dụng để truy cập các thành phần
  - Tìm một thành phần trong thư viện
  - Định vị một Thành phần trong Thư viện Có sẵn
  - Làm cho Kho nội dung khả dụng cho các thành phần truy cập
  - Tìm một thành phần trong Kho nội dung
  - Làm việc trong Vaults Panel
  - Đặt các thành phần trên giản đồ
  - Tùy Ban thư viện
  - Tùy bảng điều khiển Vaults
  - Meo về vị trí
  - Bộ phận Multivibrator
  - Meo định vị thành phần
  - Đầu dây mạch
  - Meo đi dây
  - Nets và Net Labels
  - Nhãn Net, Cổng và Cổng nguồn
  - Thiết lập các tùy chọn dự án
  - Biên soạn dự án
  - Kiểm tra các thuộc tính điện của sơ đồ của bạn


- Thiết lập báo cáo lỗi
- Thiết lập ma trận kết nối
- Định cấu hình thê hé lớp
- Thiết lập bộ so sánh
- Biên soạn dự án để kiểm tra lỗi
- Tạo PCB mới
- Cấu hình hình dạng và vị trí bảng
- Chuyển giao thiết kế
- Thiết lập không gian làm việc PCB
  - Định cấu hình hiển thị các lớp
  - Mẹo về lớp
  - Lớp vật lý và trình quản lý ngăn xếp lớp
  - Imperial hay Metric Grid?
- Cài đặt lưới phù hợp
  - Hỗ trợ nhiều lưới
  - Đặt lưới Snap
- Thiết lập các quy tắc thiết kế
  - Quy tắc thiết kế chiều rộng định tuyến
  - Xác định Ràng buộc Giải phóng mặt bằng Điện
  - Xác định kiểu định tuyến qua kiểu
  - Vị pham Quy tắc Thiết kế Hiện tại
- Định vị các thành phần trên PCB
  - Các tùy chọn Định vị và Vị trí Thành phần
  - Các thành phần định vị
- Định tuyến bảng tương tác
  - Chuẩn bị cho Định tuyến Tương tác
  - Thời gian để định tuyến
  - Mẹo định tuyến
  - Chế độ định tuyến tương tác
  - Sửa đổi và Định tuyến lại
- Định tuyến lại một tuyến đường hiện có
- Sắp xếp lại các tuyến đường hiện có
- Theo dõi Mẹo kéo
- Tự động định tuyến bảng
- Định cấu hình Autorouter

- [Chạy Autorouter](#)
- [Xác minh thiết kế bảng của bạn](#)
- [Định cấu hình Hiển thị Vi phạm Quy tắc](#)
- [Định cấu hình Trình kiểm tra quy tắc](#)
- [Tùy chọn Báo cáo DRC](#)
- [Quy tắc DRC để kiểm tra](#)
- [Chạy Kiểm tra Quy tắc Thiết kế \(DRC\)](#)
- [Xác định tình trạng lỗi](#)
- [Hiểu tình trạng lỗi](#)
- [Menu con Vi phạm](#)
- [Bảng quy tắc và vi phạm PCB](#)
- [Giải quyết Vi phạm](#)
- [Mặt na hàn lỗi](#)
- [Vi phạm giải phóng mặt bằng](#)
- [Vi phạm thông quan từ lụa đến lụa](#)
- [Xem bảng của bạn trong 3D](#)
- [Mẹo để làm việc trong 3D](#)
- [Tài liệu đầu ra](#)
- [Các loại đầu ra có sẵn](#)
- [Kết quả lắp ráp](#)
- [Kết quả tài liệu](#)
- [Kết quả chế tạo](#)
- [Kết quả Netlist](#)
- [Báo cáo kết quả](#)
- [Các đầu ra riêng lẻ hoặc một tệp công việc đầu ra](#)
- [Định cấu hình tệp Gerber](#)
- [Cấu hình hóa đơn vật tư](#)
- [Ánh xạ dữ liệu thiết kế vào BoM](#)

Chào mừng bạn đến với thế giới phát triển sản phẩm điện tử trong phần mềm thiết kế điện tử đẳng cấp thế giới của Altium. Hướng dẫn này sẽ giúp bạn bắt đầu bằng cách hướng dẫn bạn qua toàn bộ quá trình thiết kế một PCB đơn giản - từ ý tưởng đến kết xuất tệp. Nếu bạn chưa quen với phần mềm Altium thì bạn nên đọc trang [Khám phá Altium Designer](#) để tìm hiểu thêm về giao diện, thông tin về cách sử dụng bảng điều khiển và tổng quan về quản lý tài liệu thiết kế.

## Thiết kế

Thiết kế mà bạn sẽ chụp và sau đó thiết kế bảng mạch in (PCB) là một bộ điều khiển đa vi mạch đơn giản đáng kinh ngạc. Mạch được hiển thị bên dưới, nó sử dụng hai bóng bán dẫn NPN mục đích chung được cấu hình như một bộ điều khiển đa vi mạch đáng kinh ngạc tự chạy.




Mạch cho multivibrator.

Bạn đã sẵn sàng để bắt đầu chụp (vẽ) giản đồ. Bước đầu tiên là tạo một dự án PCB.

Tạo một dự án PCB mới

Trong phần mềm của Altium, một dự án PCB là một tập hợp các tài liệu thiết kế (tệp) cần thiết để chỉ định và sản xuất một bảng mạch in. Tệp dự án, ví dụ như Multivibrator.PrjPCB , là tệp ASCII liệt kê tài liệu nào có trong dự án, cũng như các cài đặt cấp dự án khác, chẳng hạn như kiểm tra quy tắc điện bắt buộc, tùy chọn dự án và kết quả đầu ra của dự án, chẳng hạn như in và cài đặt CAM.

Một dự án mới được tạo trong hộp thoại *Dự án mới* , như được hiển thị bên dưới.




Tạo dự án PCB mới ở vị trí cần thiết.

Tạo một dự án mới:

Thêm gián đồ vào dự án

Bước tiếp theo là thêm một biểu đồ mới vào dự án.



Thêm một trang tính sơ đồ vào dự án, đặt tên và lưu giản đồ và lưu dự án.

Khi trang sơ đồ trống mở ra, bạn sẽ nhận thấy rằng không gian làm việc thay đổi. Các thanh công cụ chính bao gồm một loạt các nút mới, thanh công cụ mới có thể nhìn thấy, thanh menu bao gồm các mục mới, và các *tám* panel được hiển thị - bây giờ bạn đang ở trong Schematic Editor.


Có thể đóng (các) bảng điều khiển nổi bằng cách sử dụng biểu tượng ở trên cùng bên phải của bảng điều khiển, khi cần chúng có thể được mở lại thông qua các nút ở phía dưới bên phải của ứng dụng.

System Design Compiler SCH Instruments Shortcuts VHDL

Thêm giản đồ:

Đặt các tùy chọn tài liệu

Trước khi bạn bắt đầu vẽ mạch của mình, bạn nên thiết lập các tùy chọn tài liệu thích hợp, bao gồm Kích thước trang tính, lưới Snap và Visible.



Các tùy chọn tài liệu được cấu hình cho từng trang tính sơ đồ, đặt kích thước trang tính theo yêu cầu.

Cũng như kỹ thuật được mô tả trong phần có thể thu gọn bên dưới, hộp thoại *Tùy chọn Tài liệu* có thể được mở bằng cách bấm đúp vào đường viền trang tính.

Các tùy chọn môi trường, chẳng hạn như loại con trỏ, màu lựa chọn và hành vi di chuyển tự động được định cấu hình trong hộp thoại *Tùy chọn* ( **Tệp »Tùy chọn Hệ thống** ).

### Định cấu hình các tùy chọn tài liệu:

Các thành phần và thư viện trong Altium Designer

Phần này của hướng dẫn sẽ giải thích hai cách tiếp cận khác nhau để làm việc với các thành phần (từ thư viện hoặc từ Vault). Trong phần sau, bạn sẽ xác định vị trí và đặt các thành phần bạn cần từ Vault.

Thành phần trong thế giới thực được gắn trên bo mạch được biểu diễn dưới dạng biểu tượng sơ đồ trong quá trình chụp thiết kế và dưới dạng dấu chân PCB cho thiết kế bo mạch. Các thành phần của Altium Designer có thể là:

- được tạo và đặt từ **các thư viện địa phương**, hoặc
- được đặt trực tiếp từ **Altium Content Vault**, một hệ thống lưu trữ thành phần có thể truy cập toàn cầu chứa hàng nghìn thành phần, mỗi thành phần có ký hiệu, dấu chân, thông số thành phần và liên kết đến nhà cung cấp.

Các tùy chọn lưu trữ thành phần sau có thể được sử dụng trong Altium Designer:

LOẠI THƯ VIỆN	CHỨC NĂNG
---------------	-----------

Thư viện giản đồ	Các ký hiệu thành phần giản đồ được tạo trong các thư viện giản đồ (*.SchLib), được lưu trữ cục bộ. Mỗi biểu tượng có thể trở thành một thành phần bằng cách thêm các liên kết vào dấu chân PCB, sau đó thêm các thông số thành phần để chi tiết hóa các thông số kỹ thuật của thành phần.
Thư viện PCB	Dấu chân PCB (mô hình) được lưu trữ trong thư viện PCB (*.PcbLib), được lưu trữ cục bộ. Dấu chân bao gồm các yếu tố điện, chẳng hạn như miếng đệm, cũng như các yếu tố cơ học, chẳng hạn như lớp phủ thành phần, kích thước, chấm keo, v.v. Nó cũng có thể bao gồm định nghĩa 3D, được tạo bằng cách đặt các đối tượng 3D Body hoặc bằng cách nhập mô hình STEP.
Gói Thư viện / Thư viện Tích hợp	Cũng như làm việc trực tiếp từ các thư viện sơ đồ và PCB, bạn cũng có thể biên dịch các phần tử thành phần thành một thư viện tích hợp (*.IntLib, được lưu trữ cục bộ). Làm điều này dẫn đến một thư viện di động duy nhất chứa tất cả các mô hình và ký hiệu. Thư viện tích hợp được biên dịch từ gói Thư viện (*.LibPkg), về cơ bản là một tệp dự án có mục đích đặc biệt, với các (*.SchLib) thư viện sơ đồ nguồn và PCB (*.PcbLib) được thêm vào nó dưới dạng tài liệu nguồn. Là một phần của quá trình biên dịch, bạn cũng có thể kiểm tra các vấn đề tiềm ẩn, chẳng hạn như mô hình bị thiếu và sự không khớp giữa các chân sơ đồ và miếng đệm PCB.

LOẠI THU VIỆN	CHỨC NĂNG
---------------	-----------

---

Kho nội dung Altium	Content Vault không chỉ là một thư viện. Các thành phần được lưu trữ trên đám mây, có thể truy cập từ mọi nơi có truy cập internet. Các thành phần của Content Vault bao gồm: biểu tượng, (các) dấu chân, thông số thành phần và liên kết đến nhà cung cấp. Chúng được sắp xếp thành các thư mục - theo nhà sản xuất hoặc theo loại gói cho thuốc chung.
---------------------	--


---

### Truy cập các thành phần

Các thành phần được truy cập thông qua:


- Bảng điều khiển *thư viện* cho các thành phần thư viện địa phương; hoặc thông qua
- Bảng điều khiển *Vaults* cho các thành phần của Content Vault.

Cả hai bảng này đều có thể được truy cập thông qua menu Hệ thống, nhấp vào  nút xuống dưới cùng bên phải của ứng dụng để hiển thị menu.



Các menu cung cấp quyền truy cập nhanh vào các bảng.

Hai bảng được sử dụng để truy cập các thành phần được hiển thị bên dưới.




Truy cập các thành phần thông qua: bảng *Libraries* hoặc bảng *Vaults*.

Tạo các thư viện khả dụng để truy cập các thành phần

Trong Altium Designer, các thành phần dựa trên thư viện có thể được đặt từ các Thư viện có sẵn. Các thư viện có sẵn bao gồm:

- **Các thư viện trong dự án hiện tại** - nếu thư viện là một phần của dự án, thì các thành phần trong đó sẽ tự động có sẵn để bố trí trong dự án đó.
- **Thư viện đã cài đặt** - đây là những thư viện đã được cài đặt trong Altium Designer, các thành phần của chúng có sẵn để sử dụng trong bất kỳ dự án mở nào.

Thư viện được cài đặt trong tab **Đã cài đặt** của hộp thoại *Thư viện có sẵn*. Để mở hộp thoại, hãy nhấp vào nút **Thư viện** ở đầu bảng *Thư viện*. Nếu bảng hiện không hiển thị, hãy nhấp vào **Hệ thống » Thư viện** để hiển thị bảng đó.



Cài đặt các thư viện cần thiết để cung cấp các thành phần của chúng cho các thiết kế.


### Tìm một thành phần trong thư viện

Để giúp bạn tìm thấy thành phần mình cần, Altium Designer bao gồm khả năng tìm kiếm thư viện mạnh mẽ. Mặc dù có các thành phần phù hợp với thiết kế multivibrator có sẵn trong các thư viện được cài đặt sẵn, nhưng sẽ rất hữu ích nếu bạn biết cách sử dụng tính năng tìm kiếm để tìm các thành phần.

Các *thư viện Search* được truy cập bằng cách nhấn vào **Search** nút trên *Libraries* bảng. Nửa trên của hộp thoại được sử dụng để xác định *nhiều* gì bạn đang tìm kiếm, nửa dưới được sử dụng để xác định *nơi* tìm kiếm.

Các **Phạm vi** của các tìm kiếm có thể trong các thư viện đó là:

- đã được cài đặt ( **Các thư viện có sẵn** ), hoặc
- trong các thư viện nằm trên ổ cứng ( **Libraries on Path** ).




Tìm kiếm thành phần bằng hộp thoại Tìm kiếm thư viện. Bạn có thể tìm kiếm trên các thư viện đã cài đặt (Thư viện có sẵn) hoặc các thư viện trên ổ cứng (Thư viện trên đường dẫn).

Nếu bạn đang làm việc từ các thư viện, bước đầu tiên là tìm kiếm bóng bán dẫn NPN có mục đích chung phù hợp, chẳng hạn như 2N3904. Các thành phần hướng dẫn sẽ được đặt từ Vault, sẽ được thảo luận ngay sau đây.

### Tìm kiếm qua các thư viện:

#### Định vị một Thành phần trong Thư viện Có sẵn


Các thư viện đã được cài đặt được liệt kê trong danh sách thả xuống ở đầu bảng điều khiển, bấm để chọn thư viện và hiển thị các thành phần được lưu trữ trong đó. Chọn thư viện Thiết bị linh tinh từ danh sách, sau đó sử dụng **Bộ lọc** thành phần trong bảng điều khiển để định vị 2N3904 thành phần cần thiết trong thư viện (như thể hiện trong hình ảnh bên dưới). Vì thư viện Thiết bị linh tinh đã được cài đặt, thành phần này đã sẵn sàng để đặt. Tuy nhiên, đừng đặt nó, thay vào đó bạn sẽ sử dụng một bóng bán dẫn từ Altium Content Vault.



Lọc thư viện cho các thành phần có chuỗi 3904 ở đâu đó trong tên của chúng.

Làm cho Kho nội dung khả dụng cho các thành phần truy cập

Altium Content Vault hoàn toàn tách biệt với phần mềm Altium Designer đã cài đặt. Để truy cập các thành phần trong Content Vault, trước tiên bạn phải kết nối với nó. Điều này được thực hiện bằng cách nhấp vào nút **Add Altium Content Vault** trong trang **Quản lý dữ liệu - Vault** của hộp thoại *Tùy chọn*.



Khi bạn đã kết nối với Altium Content Vault, bạn có thể đặt các thành phần từ Vault vào thiết kế của mình.

### Tìm một thành phần trong Kho nội dung

Khi bạn đã kết nối với Altium Content Vault, bạn có thể khám phá hoặc tìm kiếm một thành phần. Việc này được thực hiện trong bảng **Vaults**, chọn **DXP »Vault Explorer** để hiển thị bảng. Bảng điều khiển bao gồm một tính năng tìm kiếm mạnh mẽ, hãy nhập chuỗi tìm kiếm vào trường tìm kiếm ở trên cùng bên phải của bảng điều khiển, như thể hiện trong hình ảnh bên dưới.

The screenshot shows the Altium Vault Explorer window. The title bar reads "Vaults" and "Phil Loughhead". The address bar shows the URL "DXP://VaultExplorer?Navigate\_URL?Plugin=Search&SavedSearchGUID=&GenericFilter=bc547". The left sidebar has a "Saved Searches" section with a "Generic Search" item selected. The main area is titled "Search Result [No description]" and contains a table of search results:

Item	State	Description	Comment	Note	ContentType
CMP-1048-01604-1	Released	Amplifier Transistor, NPN Silicon, 3-Pin TO-92, Pb-Free, Ammo Box	BC547BZL1G		Unified Component
CMP-1048-01606-1	Released	Amplifier Transistor, NPN Silicon, 3-Pin TO-92, Pb-Free, Ammo Box	BC547CZL1G		Unified Component
CMP-1048-01464-1	Released	Amplifier Transistor, NPN Silicon, 3-Pin TO-92, Pb-Free, Bulk Box	BC547CG		Unified Component
CMP-1048-01437-1	Released	Amplifier Transistor, NPN Silicon, 3-Pin TO-92, Bulk Box	BC547C		Unified Component
CMP-1048-01467-1	Released	Amplifier Transistor, NPN Silicon, 3-Pin TO-92, Bulk Box	BC547B		Unified Component
CMP-1048-01469-1	Released	Amplifier Transistor, NPN Silicon, 3-Pin TO-92, Pb-Free, Bulk Box	BC547BG		Unified Component
CMP-1048-01605-1	Released	Amplifier Transistor, NPN Silicon, 3-Pin TO-92, Pb-Free, Tape and Reel	BC547BRL1G		Unified Component


Below the table, details for item "CMP-1048-01604-1 [BC547BZL1G] Released" are shown:

- Amplifier Transistor, NPN Silicon, 3-Pin TO-92, Pb-Free, Ammo Box
- CMP-1048-01604-1 uses 1 PCB Component and 1 Symbol
- CMP-1048-01604-1 has 1 part choice
- CMP-1048-01604-1 is in the Released state

Tìm kiếm bóng bán dẫn đa năng BC547 trong Kho nội dung Altium. Nhấp để kiểm tra một thành phần.

### Làm việc trong Vaults Panel

Bảng điều khiển Vaults bao gồm một số phần, có thể được thay đổi kích thước theo yêu cầu. Hãy dành một chút thời gian để khám phá các tính năng và hành vi của bảng điều khiển, **nhấp chuột phải vào** các lệnh theo ngữ cảnh cụ thể.



Sử dụng chế độ Xem trước để kiểm tra các mô hình và thông số đi kèm với thành phần đã chọn.

- Các thành phần được sắp xếp trong các thư mục, sử dụng phần **Vaults Folders** ở bên trái của bảng điều khiển để duyệt qua các thư mục - nhấp vào tab **Folders** ở dưới cùng để hiển thị chúng.
- Có một số lượng lớn các thành phần được lưu trữ trong Altium Content Vault, nó có thể hiệu quả hơn để tìm kiếm, như vừa mô tả.
- Khu vực phía dưới của bảng có một số chế độ hiển thị, bao gồm: **Tóm tắt**, **Chuỗi cung ứng**, **Nơi được sử dụng** và **Xem trước**. Sử dụng biểu tượng mũi tên xuống để chọn chế độ cần thiết, như trong hình trên.
- Để xem thư mục nào mà một thành phần tìm thấy được lưu trữ, hãy nhấp chuột phải vào thành phần đó và chọn lệnh **Điều hướng Đến**.
- Sử dụng ở trên cùng bên phải của bảng để quay lại kết quả tìm kiếm.

### Đặt các thành phần trên giản đồ

Các thành phần được đặt từ bảng *Libraries* hoặc *Vaults* vào trang sơ đồ hiện tại. Điều này có thể được thực hiện bằng cách:

#### Tùy chọn

- Nhấp vào nút Đặt** - thành phần xuất hiện nổi trên con trỏ, định vị nó và nhấp để đặt.

- **Double-click** - nhấp đúp vào thành phần trong danh sách các thành phần trong bảng điều khiển, thành phần xuất hiện nổi trên con trỏ, định vị nó và nhấp để đặt.
- **Nhấp và kéo** - nhấp và kéo thành phần vào trang tính này, chế độ này yêu cầu giữ con trỏ, thành phần được đặt khi con trỏ được thả.

### Tù bảng điều khiển Vaults

- **Nhấp chuột phải** vào thành phần và chọn **Nơi**, thành phần xuất hiện nổi trên con trỏ, định vị nó và nhấp để đặt. Lưu ý rằng nếu bảng điều khiển *Vaults* nổi trên không gian làm việc, nó sẽ mờ dần để cho phép bạn xem giản đồ và đặt thành phần.
- **Nhấp và kéo** - nhấp và kéo thành phần từ bảng điều khiển *Vaults* và thả nó vào giản đồ. Chế độ này yêu cầu giữ con trỏ, thành phần được đặt khi con trỏ được thả. Tùy thuộc vào tốc độ kết nối internet của bạn, có thể có độ trễ ngắn trước khi thành phần được đặt.

### Mẹo về vị trí

Trong khi thành phần đang nổi trên con trỏ, bạn có thể:

- Nhấn **Phím** cách để xoay nó ngược chiều kim đồng hồ, tăng dần 90 độ.
- Nhấn **X** để lật nó dọc theo trục X, nhấn **Y** để lật nó dọc theo trục Y.
- Nhấn **Tab** để chỉnh sửa các thuộc tính của đối tượng trước khi đặt, các giá trị đã nhập trở thành giá trị mặc định và bộ chỉ định được tăng tự động.
- Trong khi đặt thành phần, phần mềm sẽ tự động xoay nếu bạn chạm vào cạnh cửa sổ. Nếu bạn vô tình di chuyển ra ngoài nơi bạn muốn, trong khi thành phần đang nổi trên con trỏ, bạn có thể:
  - **Ctrl + Wheel Roll** quá thu nhỏ và phóng to lại, hoặc
  - **nhấp chuột phải và kéo** để trượt giản đồ xung quanh hoặc
  - **Ctrl + PgDn** để hiển thị lại toàn bộ trang tính.

### Bộ phận Multivibrator

Bước tiếp theo là tìm kiếm Content Vault cho thành phần sau để sử dụng trong mạch Multivibrator.

NGƯỜI THIẾT KẾ	SỰ MIÊU TẢ	TÊN THÀNH PHẦN CỦA VAULT	ITEM- REVISION HOẶC LIBRARY	BÌNH LUẬN
-------------------	------------	-----------------------------	-----------------------------------	-----------


---

Q1, Q2	Bóng bán dẫn NPN mục đích chung, ví dụ BC547 hoặc 2N3904	CMP-1048-01437-1	đã tìm kiếm Vault cho BC547, chọn cái đầu tiên
R1, R2	Điện trở 100K, 5%, 0805	CMP-1013-00122-1	đã tìm kiếm Vault cho 100K 5% 0805
R3, R4	Điện trở 1K, 5%, 0805	CMP-1013-00074-1	đã tìm kiếm Vault 1K 5% 0805, lưu ý rằng tìm kiếm cũng trả về 1K3, 1K8, v.v.
C1, C2	Tụ 22nF, 10%, 16V, 0805	CMP-1036-04042-1	đã tìm kiếm Vault cho 22nF 16V 0805
P1	Đầu cắm 2 chân, lỗ thông	CMP-1024-00327-1	đã tìm kiếm Vault cho header, 2-pin, vertical

Khi bạn đã đặt các thành phần, sơ đồ sẽ giống như hình dưới đây.

Bạn có thể tiến hành tìm và đặt các thành phần. Lưu ý rằng các phần có thể thu gọn bên dưới bao gồm các mẹo về chỉnh sửa trong khi đặt, sẽ hiệu quả hơn. Nếu bạn chọn để

nguyên chỉnh sửa cho đến khi các thành phần được đặt, hãy nhấp đúp vào một thành phần để chỉnh sửa nó.



Tất cả các thành phần đã được đặt, sẵn sàng để đấu dây.

Tìm và đặt bóng bán dẫn:

Tìm và đặt điện trở:

Tìm và đặt tụ điện:

Tìm và Đặt trình kết nối:

Bây giờ bạn đã đặt tất cả các thành phần. Lưu ý rằng các thành phần hiển thị trong hình trên được đặt cách nhau để có nhiều khoảng trống để đấu dây vào mỗi chân linh kiện. Điều này rất quan trọng vì bạn không thể đặt một sợi dây qua đáy ghim để đi đến một chốt bên ngoài nó. Nếu bạn làm vậy, cả hai chân sẽ kết nối với dây. Nếu bạn cần di chuyển một thành phần, hãy nhấp và giữ vào phần thân của thành phần, sau đó kéo chuột để định vị lại nó.

### Mẹo định vị thành phần

- Để đặt lại vị trí bất kỳ đối tượng nào, hãy đặt con trỏ trực tiếp lên đối tượng đó, nhấp và giữ chuột trái, kéo đối tượng đến vị trí mới rồi thả chuột. Chuyển động bị giới hạn trong lưới snap hiện tại, được hiển thị trên thanh Trạng thái, nhấn phím tắt **G** bất kỳ lúc nào để chuyển qua cài đặt lưới snap hiện tại. Hãy nhớ rằng điều quan trọng là phải định vị các thành phần trên một lưới thô, chẳng hạn như 5 hoặc 10.
- Bạn cũng có thể định vị lại một nhóm các đối tượng giản đồ đã chọn bằng cách sử dụng các phím mũi tên trên bàn phím. Chọn các đối tượng, sau đó nhấn một **phím mũi**

tên trong khi giữ phím **Ctrl**. Giữ phím **Shift** để di chuyển các đối tượng gấp 10 lần lưới snap hiện tại.

- Lưới cũng có thể được tạm thời đặt thành 1 trong khi di chuyển một đối tượng bằng chuột, giữ **Ctrl** để thực hiện việc này. Sử dụng tính năng này khi định vị văn bản.
- Các lưới bạn chuyển qua khi nhấn phím tắt **G** được xác định trong trang **Sơ đồ - Lưới** của hộp thoại *Tùy chọn* ( **Tệp »Tùy chọn Hệ thống** ). Trên trang **Schematic - General** của hộp thoại *Preferences* có các cài đặt để chọn loại đơn vị sẽ được sử dụng, chọn giữa **Imperial** hoặc **Metric**. Lưu ý rằng các thành phần Altium được thiết kế bằng cách sử dụng lưới hoàng gia **DXP Defaults**, nếu bạn thay đổi thành lưới hệ mét, các chân thành phần sẽ không còn rơi vào lưới 10 nữa - do đó, bạn nên sử dụng lưới DXP Defaults trừ khi bạn có kế hoạch chỉ sử dụng các thành phần của riêng bạn.

## Đầu dây mạch

Nối dây là quá trình tạo kết nối giữa các thành phần khác nhau trong mạch của bạn. Để kết nối sơ đồ của bạn, hãy tham khảo bản phác thảo của mạch và hình ảnh động được hiển thị bên dưới.

Sử dụng công cụ **Wiring** để nối dây mạch của bạn, về cuối hình ảnh động, bạn có thể thấy cách kéo dây.

### Đầu dây sơ đồ:

#### Mẹo đi dây


- Nhấp chuột trái hoặc nhấn **Enter** để neo dây tại vị trí con trỏ.
- Nhấn **Backspace** để xóa điểm neo cuối cùng.
- Nhấn **Phím** cách để chuyển đổi hướng của góc. Bạn có thể quan sát điều này trong hình ảnh động hiển thị ở trên, khi đầu nối đang được nối dây.
- Nhấn **Shift + Phím** cách để chuyển qua các chế độ góc đi dây. Các chế độ khả dụng bao gồm: 90, 45, Any Angle và Autowire (đặt các đoạn dây trực giao giữa các điểm bấm).
- Nhấp chuột phải hoặc nhấn **Esc** để thoát khỏi chế độ đặt dây.
- Nhấp và giữ để di chuyển một thành phần đã đặt hoặc **Ctrl + nhấp và giữ** để kéo thành phần cùng với bất kỳ dây được kết nối nào.
- **Ctrl + nhấp và giữ** vào dây để kéo dây, như thể hiện trong hình ảnh động ở trên.
- Bắt đầu khi nào một dây đi qua điểm kết nối của một thành phần hoặc được kết thúc trên một dây khác, một đường giao nhau sẽ tự động được tạo ra.

- Một sợi dây đi qua đầu ghim sẽ kết nối với ghim đó, ngay cả khi bạn xóa đường giao nhau. Kiểm tra xem mạch có dây của bạn có giống như hình minh họa không trước khi tiếp tục.
- Dây chéo có thể được hiển thị dưới dạng một vòm nhỏ nếu được ưu tiên, hãy bật tùy chọn trong trang **Sơ đồ - Chung** của hộp thoại *Tùy chọn*.

## Nets và Net Labels

Mỗi tập hợp các chân thành phần mà bạn đã kết nối với nhau bây giờ tạo thành cái được gọi là *mạng*. Ví dụ, một mạng bao gồm chân để của Q1, một chân của R1 và một chân của C1. Mỗi mạng được tự động gán một tên do hệ thống tạo, tên này dựa trên một trong các chân thành phần trong mạng đó.

Để dễ dàng xác định các lưới quan trọng trong thiết kế, bạn có thể thêm Nhãn lưới để gán tên. Đối với mạch multivibrator, bạn sẽ gắn nhãn 12V và GND lưới trong mạch, như hình dưới đây.



Net Labels đã được thêm vào lưới 12V và GND, hoàn thành sơ đồ.

Thêm nhãn ròng:

Nhãn Net, Cổng và Cổng nguồn

- Cũng như đặt tên cho một mạng, Nhãn Mạng cũng được sử dụng để tạo kết nối giữa 2 điểm riêng biệt trên *cùng một* trang sơ đồ.
- Các cổng được sử dụng để tạo kết nối giữa 2 điểm riêng biệt trên *các* trang tính *khác nhau*. Các kết nối ngoài bảng tính cũng có thể được sử dụng để thực hiện việc này.
- Cổng Nguồn được sử dụng để tạo kết nối giữa các điểm trên tất cả các trang tính, đối với thiết kế này, Nhãn mạng hoặc Cổng nguồn có thể đã được sử dụng.

Xin chúc mừng! Bạn vừa hoàn thành việc chụp sơ đồ đầu tiên của mình. Trước khi bạn biến sơ đồ thành một bảng mạch, bạn cần định cấu hình các tùy chọn dự án và kiểm tra lỗi thiết kế.

## Thiết lập các tùy chọn dự án

Các cài đặt dành riêng cho dự án được định cấu hình trong hộp thoại *Tùy chọn cho Dự án PCB*, được hiển thị bên dưới (**Dự án »Tùy chọn Dự án**). Các tùy chọn dự án bao gồm tham số kiểm tra lỗi, ma trận kết nối, Trình tạo lớp, thiết lập Bộ so sánh, tạo ECO, đường dẫn đầu ra và tùy chọn kết nối, định dạng đặt tên đa kênh, thiết lập In mặc định, Đường dẫn tìm kiếm và Tham số cấp dự án. Các cài đặt này được sử dụng khi bạn biên dịch dự án.

Kết quả đầu ra của dự án, chẳng hạn như đầu ra lắp ráp, chế tạo và báo cáo có thể được thiết lập từ menu **Tệp và Báo cáo**. Các cài đặt này cũng được lưu trữ trong tệp Dự án để chúng luôn có sẵn cho dự án này. Một cách tiếp cận thay thế là sử dụng tệp OutputJob để định cấu hình kết quả đầu ra, với ưu điểm là một OutputJob có thể được sao chép từ dự án này sang dự án tiếp theo. Xem [Thêm Giới thiệu về Đầu ra](#) để tìm hiểu thêm về cách cấu hình đầu ra.

## Biên soạn dự án

Sau khi bạn hoàn thành sơ đồ trong Altium Designer, bạn *biên dịch* nó. Điều này tạo ra một bản đồ kết nối nội bộ của thiết kế, trình bày chi tiết tất cả các thành phần và lối. Khi dự án được biên soạn, thiết kế toàn diện và các quy tắc điện cũng được áp dụng để xác minh thiết kế. Kiểm tra thiết kế và quy tắc được cấu hình trong hộp thoại *Tùy chọn cho Dự án PCB*.

Khi tất cả các lỗi được giải quyết, thiết kế sơ đồ đã biên dịch sẵn sàng được chuyển đến tài liệu PCB mục tiêu bằng cách tạo ra một loạt các Lệnh Thay đổi Kỹ thuật (ECO). Bên dưới quy trình này là một công cụ so sánh xác định mọi khác biệt giữa thiết kế sơ đồ và PCB, đồng thời tạo ra ECO để giải quyết từng khác biệt. Cách tiếp cận sử dụng công cụ so sánh này để xác định sự khác biệt có nghĩa là bạn không chỉ làm việc trực tiếp giữa sơ đồ và PCB (không có tệp danh sách trung gian được sử dụng), nó cũng có nghĩa là phương pháp tương tự có thể được sử dụng để đồng bộ hóa sơ đồ và PCB ở bất kỳ giai đoạn nào trong quá trình thiết kế. Công cụ so sánh cũng cho phép bạn tìm sự

khác biệt giữa tệp nguồn và tệp đích và cập nhật (đồng bộ hóa) theo cả hai hướng. Bộ so sánh và tạo ECO cũng được định cấu hình trong *Tùy chọn cho hộp thoại Dự án PCB*.


## Kiểm tra các thuộc tính điện của sơ đồ của bạn

Các sơ đồ không chỉ là hình vẽ đơn giản - chúng chứa thông tin kết nối điện về mạch điện. Bạn có thể sử dụng nhận thức về kết nối này để xác minh thiết kế của mình. Khi bạn biên dịch một dự án, phần mềm sẽ kiểm tra lỗi theo các quy tắc được thiết lập trong tab **Báo cáo Lỗi và Ma trận Kết nối** của hộp thoại *Tùy chọn cho Dự án*. Khi bạn biên dịch dự án, bất kỳ vi phạm nào được phát hiện sẽ hiển thị trong bảng điều khiển *Tin nhắn*.

## Thiết lập báo cáo lỗi

Các **Error Reporting** tab trong *lựa chọn cho dự án* được sử dụng để thiết lập một phạm vi rộng lớn của việc soạn thảo và kiểm tra cấu hình phần. Các **Báo cáo Chế độ** thiết lập hiển thị mức độ nghiêm trọng của vi phạm. Nếu bạn muốn thay đổi cài đặt, hãy nhấp vào **Chế độ báo cáo** bên cạnh vi phạm bạn muốn thay đổi và chọn mức độ nghiêm trọng từ danh sách thả xuống.

Đối với hướng dẫn này, có một kiểm tra phải được thay đổi. Các thành phần trong hướng dẫn đã được đặt từ Altium Vault và các thành phần của Vault hỗ trợ khái niệm về các bản sửa đổi - nơi một thành phần có thể được cập nhật và bản sửa đổi mới được phát hành. Tuy nhiên, các thành phần trong Altium Content Vault không được cấp lại, vì vậy sẽ không kiểm tra **Trạng thái sửa đổi không thể áp dụng**. Đối với hướng dẫn, kiểm tra này phải được đặt thành **Không có Báo cáo**, như thể hiện trong hình ảnh bên dưới.




Định cấu hình tab Báo cáo Lỗi để phát hiện lỗi thiết kế khi dự án được biên dịch.

### Định cấu hình kiểm tra lỗi:

#### Thiết lập ma trận kết nối

Khi thiết kế được biên dịch, một danh sách các chân trong mỗi mạng sẽ được tích hợp trong bộ nhớ. Loại của mỗi chân được phát hiện (ví dụ: đầu vào, đầu ra, thu động, v.v.), và sau đó mỗi mạng được kiểm tra để xem có loại chân nào không được kết nối với nhau hay không, ví dụ: chân đầu ra được kết nối với đầu ra khác ghim. Tab Ma trận Kết nối của hộp thoại **Tùy chọn cho Dự án** là nơi bạn định cấu hình loại chân nào được phép kết nối với nhau. Ví dụ: nhìn xuống các mục ở phía bên phải của sơ đồ ma trận và tìm **Ghim đầu ra**. Đọc qua hàng này của ma trận cho đến khi bạn đến **Ghim Bộ sürü tập Mởcột**. Hình vuông nơi chúng giao nhau có màu cam, cho biết rằng một Pin đầu ra được kết nối với một Pin thu mở trên giản đồ của bạn sẽ tạo ra một điều kiện lỗi khi dự án được biên dịch.

Bạn có thể đặt từng loại lỗi với mức lỗi riêng biệt, ví dụ: từ không có báo cáo, cho đến một lỗi nghiêm trọng. Nhấp vào ô vuông có màu để thay đổi cài đặt, tiếp tục nhấp để chuyển sang cấp kiểm tra tiếp theo. Đặt ma trận để **Pin bị động không kết nối tạo ra Lỗi**, như thể hiện trong hình dưới đây.




Ma trận kết nối xác định các điều kiện điện được kiểm tra trên sơ đồ, lưu ý rằng cài đặt Không kết nối - Pin bị động đang được thay đổi.

### Thay đổi ma trận kết nối:

Định cấu hình thế hệ lớp

Các **lớp thê hê** tab trong *lựa chọn cho dự án* được sử dụng để cấu hình những gì loại lớp học được tạo ra từ các thiết kế (các tab sánh và ECO thê hê này sau đó được sử dụng để kiểm soát nếu lớp học được chuyển giao cho các PCB). Theo mặc định, phần mềm sẽ tạo các lớp Thành phần và Phòng cho mỗi trang sơ đồ, và Lớp Mạng cho mỗi bus trong thiết kế. Đối với thiết kế đơn giản, một trang tính như thế này, không cần tạo một lớp thành phần hoặc một phòng - đảm bảo rằng hộp kiểm **Lớp thành phần** được xóa, thực hiện điều này cũng sẽ vô hiệu hóa việc tạo phòng cho lớp thành phần đó.

Lưu ý rằng tab này của hộp thoại cũng bao gồm các tùy chọn cho **Lớp** do người **dùng xác định**.




Tab Tạo lớp được sử dụng để định cấu hình lớp và phòng nào được tạo tự động cho thiết kế.

### Định cấu hình tạo lớp:

#### Thiết lập bộ so sánh

Tab Comparator trong hộp thoại *Options for Project* đặt sự khác biệt giữa các tệp sẽ được báo cáo hoặc bỏ qua khi một dự án được biên dịch. Nói chung, lần duy nhất bạn cần thay đổi cài đặt trong tab này là khi bạn thêm chi tiết bổ sung vào PCB, chẳng hạn như các quy tắc thiết kế và không muốn các cài đặt đó bị xóa trong quá trình đồng bộ hóa thiết kế. Nếu bạn cần kiểm soát chi tiết hơn, thì bạn có thể kiểm soát có chọn lọc bộ so sánh bằng cách sử dụng cài đặt so sánh riêng lẻ.

Đối với hướng dẫn này, đủ để xác nhận rằng tùy chọn **Bỏ qua Quy tắc Được xác định trong Chỉ PCB** được bật, như được hiển thị trong hình ảnh bên dưới.




Tab Comparator được sử dụng để định cấu hình chính xác những điểm khác biệt mà công cụ so sánh sẽ kiểm tra.

Bây giờ bạn đã sẵn sàng để biên dịch dự án và kiểm tra bất kỳ lỗi nào.

### Biên soạn dự án để kiểm tra lỗi

Soạn một dự án kiểm tra các lỗi soạn thảo và quy tắc điện trong tài liệu thiết kế, đồng thời nêu chi tiết tất cả các cảnh báo và lỗi trong bảng *Messages*. Bạn đã thiết lập các quy tắc trong các tab **Kiểm tra Lỗi** và **Ma trận Kết nối** của hộp thoại *Tùy chọn cho Dự án*, vì vậy bây giờ đã sẵn sàng để kiểm tra thiết kế.

Để biên dịch dự án và kiểm tra lỗi, hãy chọn **Dự án » Biên dịch PCB Dự án Multivibrator.PrjPcb**.



Sử dụng bảng điều khiển Tin nhắn để xác định vị trí và giải quyết các lỗi thiết kế - nhấp đúp vào lỗi để xoay và thu phóng đối tượng đó.

### Biên dịch và kiểm tra lỗi:

Khi bạn nhấp đúp vào một lỗi trong bảng *Tin nhắn* :


- Toàn bộ giản đồ mờ dần, ngoại trừ đối tượng bị lỗi. Số lượng sơ đồ mờ dần được kiểm soát bởi **Dim mức**, được đặt bằng cách nhấp vào **Mask Level** nút xuống dưới cùng bên phải. Nhấn vào **Clear** nút (**Shift + C**) để xóa tất cả che / mờ.
- Thu phóng giản đồ để hiển thị đối tượng bị lỗi. Độ chính xác thu phóng được đặt trong trang **Hệ thống - Điều hướng** của hộp thoại **Tùy chọn**.

Để xóa tất cả tin nhắn khỏi bảng *Tin nhắn*, hãy nhấp chuột phải vào bảng và chọn **Xóa tất cả**.

Quá trình chụp giản đồ đã hoàn tất, đã đến lúc tạo PCB!

### Tạo PCB mới

Trước khi chuyển thiết kế từ Trình chỉnh sửa sơ đồ sang Trình chỉnh sửa PCB, bạn cần tạo PCB trống, sau đó đặt tên và lưu nó như một phần của dự án.



PCB trống đã được thêm vào dự án.

Thêm Ban mới vào Dự án:

Cấu hình hình dạng và vị trí bảng


Có một số thuộc tính của bảng trống này cần được thay đổi trước khi chuyển thiết kế từ trình chỉnh sửa giản đồ, bao gồm:

BÀI TẬP	QUÁ TRÌNH
Đặt nguồn gốc	Trình chỉnh sửa PCB có hai nguồn gốc, Nguồn gốc tuyệt đối, nằm ở phía dưới bên trái của không gian làm việc và Nguồn gốc tương đối do người dùng xác định, được sử dụng để xác định vị trí không gian làm việc hiện tại - tọa độ hiển thị trên thanh Trạng thái có liên quan đến điểm gốc này. Một cách tiếp cận phổ biến là đặt Nguồn gốc tương đối ở góc dưới bên trái của hình dạng bảng. Chọn lệnh <b>Edit &gt;Origin</b> Set để đặt Gốc tương đối, sử dụng lệnh <b>Đặt lại</b> để đặt lại về Điểm gốc tuyệt đối.

BÀI TẬP	QUÁ TRÌNH
Thay đổi từ đơn vị Imperial sang Metric	Vị trí X / Y không gian làm việc hiện tại và Lưới được hiển thị trên thanh Trạng thái, được hiển thị dọc theo phần dưới cùng của phần mềm. Đối với hướng dẫn này, các đơn vị số liệu sẽ được sử dụng - để thay đổi đơn vị, nhấn <b>Q</b> trên bàn phím để chuyển đổi qua lại giữa các đơn vị Hệ đo lường Anh và Hệ mét hoặc chọn lệnh <b>View »Toggle Units</b> từ menu. Bạn cũng có thể buộc thay đổi các đơn vị nếu bạn nhập các đơn vị có giá trị lưới trong hộp thoại <i>Snap Grid</i> .
Chọn một lưới chụp nhanh phù hợp	Bạn sẽ nhận thấy rằng lưới snap hiện tại là 0,127mm, là lưới snap cũ 5mil theo hệ Anh, được chuyển đổi sang hệ mét. Để thay đổi lưới snap bất kỳ lúc nào, hãy nhấp chuột phải vào không gian làm việc và chọn menu con <b>Snap Grid</b> , nơi bạn có thể chọn giá trị hệ Anh hoặc hệ mét. Lưu ý các phím tắt hiển thị trong menu, sử dụng <b>Ctrl + Shift + G</b> để mở hộp thoại <i>Snap Grid</i> , rất tiện khi bạn muốn nhập một giá trị cụ thể. Các phím tắt hữu ích khác bao gồm <b>G</b> để hiển thị menu con Snap Grid và <b>Ctrl + G</b> để mở trình chỉnh sửa <i>Cartesian Grid</i> . Lưới được thảo luận chi tiết hơn trong phần sau của hướng dẫn.
Xác định lại hình dạng bảng theo kích thước yêu cầu	Hình dạng bảng được hiển thị bởi vùng màu đen với một lưới trong đó. Kích thước mặc định cho bảng mới là 6x4 inch, bảng hướng dẫn là 30mm x 30mm. Chi tiết về quá trình xác định hình dạng mới cho bảng có sẵn dưới đây.
Định cấu hình các lớp được sử dụng trong thiết kế	Cũng như các lớp đồng hoặc lớp điện mà bạn định tuyến, cũng có các lớp cơ học có mục đích chung và các lớp mục đích đặc biệt như lớp phủ thành phần (màn hình lụa), mặt nạ hàn, mặt nạ dán, v.v. Lớp điện và các lớp khác sẽ được cấu hình trong thời gian ngắn.

Đặt nguồn gốc và lưới:

Xác định lại hình dạng bảng:



Kích thước bảng đã được xác định, và các đơn vị, điểm gốc và lưới đã được thiết lập. Các lớp cần thiết sẽ được cấu hình trong thời gian ngắn.


Một cách tiếp cận tốt để xác định hình dạng của một bảng không phải là hình chữ nhật là đặt một loạt các đường (và vòng cung đối với các bảng cong) trên lớp lưu trữ. Cũng như hữu ích như một rào cản tránh xa vị trí và định tuyến, các đường và vòng cung này có thể được chọn ( **Chỉnh sửa** »**Chọn** » **Tất cả trên Lớp** ) và được sử dụng để tạo hình dạng bảng bằng cách sử dụng lệnh **Thiết kế** »**Hình dạng bảng** » **Xác định** từ lệnh **Đối tượng được Chọn** .

## Chuyển giao thiết kế

Thiết kế được chuyển trực tiếp giữa trình chỉnh sửa sơ đồ và trình chỉnh sửa PCB, không có tệp netlist trung gian nào được tạo. Từ trình chỉnh sửa sơ đồ, bạn chọn **Thiết kế** »**Cập nhật Tài liệu PCB Multivibrator.PcbDoc** hoặc từ trình chỉnh sửa PCB, bạn chọn **Thiết kế** » **Nhập Thay đổi** từ **Multivibrator.PrjPcb** .

Khi bạn chạy một trong hai lệnh này, thiết kế sẽ được biên dịch và một tập hợp các Lệnh thay đổi kỹ thuật được tạo, mà:

- Liệt kê tất cả các thành phần được sử dụng trong thiết kế và diện tích cần thiết cho mỗi thành phần. Khi các ECO được thực thi, phần mềm sẽ cố định vị từng dấu chân trong các thư viện hiện có sẵn hoặc Kho nội dung có sẵn và đặt từng dấu chân vào không gian làm việc PCB. Nếu dấu chân không có sẵn, lỗi sẽ xảy ra.
- Danh sách tất cả các lối (các chân thành phần được kết nối) trong thiết kế được tạo. Khi các ECO được thực thi, phần mềm sẽ thêm từng mạng vào PCB, và sau đó cố gắng thêm các chân của mỗi mạng. Nếu không thể thêm ghim sẽ xảy ra lỗi - điều này thường xảy ra nhất khi không tìm thấy dấu chân hoặc các miếng đệm trên dấu chân không ánh xạ với các chân trên biểu tượng.
- Dữ liệu thiết kế bổ sung sau đó được chuyển, chẳng hạn như các lớp mạng và thành phần.



Khi các ECO đã được thực thi, các thành phần được đặt bên ngoài hình dạng bảng và lối được tạo.

Trước khi chuyển thông tin sơ đồ sang PCB trống mới, hãy đảm bảo rằng tất cả các thư viện liên quan cho cả sơ đồ và PCB đều có sẵn. Vì chỉ Altium Content Vault được sử dụng trong hướng dẫn này nên Vault bắt buộc đã có sẵn. Vì Vault bao gồm biểu tượng và dấu chân, nên dấu chân cần thiết cho hướng dẫn cũng có sẵn.

Cài đặt mặc định cho tất cả các đối tượng PCB có thể được xác định trong **PCB Editor** - Trang **mặc định** của hộp thoại *Tùy chọn*. Ví dụ: nếu bạn muốn các chỉ định thành phần cho tất cả các thiết kế PCB của mình là Arial Truetype cao 1,5mm, hãy chỉnh sửa các giá trị mặc định của Thành phần.

## Chuyển thiết kế từ chụp sơ đồ sang bộ cục PCB:

### Thiết lập không gian làm việc PCB

Khi tất cả các ECO đã được thực thi, các thành phần và lưỡi sẽ xuất hiện trong không gian làm việc PCB, ngay bên phải của đường viền bo mạch, như thể hiện trong hình trên.

Trước khi bắt đầu định vị các thành phần trên bo mạch, bạn cần định cấu hình một số cài đặt bo mạch và không gian làm việc PCB nhất định, chẳng hạn như các lớp, lưỡi và quy tắc thiết kế.


### Định cấu hình hiển thị các lớp

Cũng như các lớp được sử dụng để chế tạo bảng, bao gồm: lớp tín hiệu, mặt phẳng nguồn, mặt nạ và màn hình lụa, PCB Editor cũng hỗ trợ nhiều lớp không điện khác. Các lớp thường được nhóm theo cách sau:

- **Các lớp điện** - bao gồm 32 lớp tín hiệu và 16 lớp mặt phẳng công suất bên trong.
- **Các lớp cơ khí** - có 32 lớp cơ khí có mục đích chung, được sử dụng cho các nhiệm vụ thiết kế như kích thước, chi tiết chế tạo, hướng dẫn lắp ráp hoặc các nhiệm vụ mục đích đặc biệt như lớp chấm keo. Các lớp này có thể được đưa vào một cách chọn lọc trong quá trình in và tạo đầu ra Gerber. Chúng cũng có thể được ghép nối, nghĩa là các đối tượng được đặt trên một trong các lớp được ghép nối trong trình soạn thảo thư viện, sẽ lật sang lớp khác trong cặp khi thành phần được lật xuống phía dưới cùng của bảng.
- **Các lớp đặc biệt** - chúng bao gồm các lớp màn hình lụa trên cùng và dưới cùng, các lớp mặt nạ hàn và dán, các lớp khoan, lớp Keep-Out (được sử dụng để xác định ranh giới điện), lớp đa lớp (được sử dụng cho các đối tượng hiện diện trên tất cả các lớp tín hiệu, chẳng hạn như miếng đệm và vias), lớp kết nối, lớp lỗi DRC, lớp lưỡi, lớp lỗ và các lớp kiểu hiển thị khác.

Các thuộc tính hiển thị của tất cả các lớp được định cấu hình trong hộp thoại *Cấu hình dạng xem*. Để mở hộp thoại:


- Chọn mục nhập menu **Thiết kế »Lớp bảng và Màu**, hoặc
- Nhấn phím tắt **L** hoặc
- Nhập vào màu lớp hiện tại  biểu tượng ở dưới cùng bên trái của không gian làm việc.



Nhấn phím tắt L để mở hộp thoại Cấu hình dạng xem.

Cũng như trạng thái hiển thị lớp và cài đặt màu, hộp thoại *Cấu hình Chế độ xem* cũng cấp quyền truy cập vào các cài đặt hiển thị khác, bao gồm:

- Cách từng loại đối tượng được hiển thị (đặc, nháp hoặc ẩn), trong tab **Hiện / Ẩn** của hộp thoại.
- Các tùy chọn chế độ xem khác nhau, chẳng hạn như nếu tên **Pad Net** và **Số Pad** được hiển thị, **Dấu gốc**, nếu **Chuỗi đặc biệt** nên được chuyển đổi, v.v. Chúng được cấu hình trong tab **Tùy chọn dạng xem** của hộp thoại.



Định cấu hình các tùy chọn chế độ xem khác, chẳng hạn như hiển thị tên mạng trên miếng dệm và bản nhạc.

### Mẹo về lớp

- Các lớp hiện được kích hoạt được hiển thị dưới dạng một loạt các Tab ở dưới cùng của không gian làm việc PCB. Nhấp chuột phải vào Tab để truy cập các lệnh hiển thị lớp thường dùng.
- Trong một thiết kế bận rộn, có thể hữu ích để chỉ hiển thị lớp hiện đang được làm việc - để chuyển đổi hiển thị trong / ngoài chế độ một lớp, hãy nhấn phím tắt **Shift + S**. Các **chế độ một lớp** có sẵn được định cấu hình trong trang **PCB Editor - Board Insight Display** của hộp thoại *Preferences*.
- Để chuyển đổi lớp hoạt động:
  - nhấp vào Tab lớp hoặc
  - nhấn các phím số + hoặc - để chuyển qua tất cả các lớp, hoặc

- nhấn phím số \* để chuyển qua các lớp tín hiệu, hoặc
- sử dụng phím tắt **Ctrl + Shift + WheelRoll** .

### Định cấu hình Hiển thị Lớp:


#### Lớp vật lý và trình quản lý ngăn xếp lớp

Cũng như các lớp tín hiệu và mặt phẳng nguồn (đồng đặc), PCB Editor cũng bao gồm các lớp vật lý màn hàn và màn hình lụa - tất cả đều được chế tạo để tạo ra bo mạch vật lý. Sự sắp xếp của các lớp này được gọi là *Layer Stack* . Ngăn xếp lớp được cấu hình trong *Trình quản lý ngăn xếp lớp* , nhập vào **Thiết kế »Ngăn xếp lớp** để mở hộp thoại.

Các *lớp stack* Giám đốc thoại được sử dụng để:

- Thêm / bớt các lớp mặt phẳng tín hiệu và nguồn.
- Thêm / bớt lớp điện môi.
- Thay đổi thứ tự của các lớp.
- Định cấu hình loại **Vật liệu** cho các lớp vật lý.
- Đặt độ **dày** lớp , **vật liệu điện môi** và **hàng số điện môi** .
- Xác định lượng **Pullback** ( khe hở từ mép mặt phẳng đến mép ván) cho các lớp mặt phẳng.
- Xác định **Mở rộng** Lớp phủ cho các lớp phủ.
- Xác định hướng thành phần cho lớp đó (tính năng nâng cao có sẵn trong một số sản phẩm Altium).

PCB hướng dẫn là một thiết kế đơn giản và có thể được định tuyến dưới dạng bảng một mặt hoặc hai mặt. Độ dày lớp hiển thị bên dưới đã được chỉnh sửa để sử dụng các giá trị số liệu hợp lý.



Các thuộc tính của các lớp vật lý được định nghĩa trong Trình quản lý Ngăn xếp Lớp.

Để chỉnh sửa một ô: bấm đúp vào ô đó; hoặc chọn ô và nhấn F2 để hiển thị danh sách thả xuống hoặc chỉnh sửa giá trị.

#### Định cấu hình ngăn xếp lớp bảng:

Imperial hay Metric Grid?

Bước tiếp theo là chọn lưới phù hợp để đặt và định tuyến các thành phần. Tất cả các đối tượng được đặt trong không gian làm việc PCB được đặt trên lưới snap hiện tại.

Theo truyền thống, lưới được chọn để phù hợp với cao độ chân linh kiện và công nghệ định tuyến mà bạn định sử dụng cho bảng - nghĩa là, các rãnh cần phải rộng như thế nào và khoảng trống giữa các rãnh là cần thiết. Ý tưởng cơ bản là có cả đường ray và khe hở càng rộng càng tốt, để giảm chi phí chế tạo và nâng cao độ tin cậy. Tuy nhiên, việc lựa chọn rãnh / khe hở cuối cùng phụ thuộc vào những gì có thể đạt được trên mỗi thiết kế, điều này phụ thuộc vào việc các thành phần và định tuyến phải được đóng gói chặt chẽ như thế nào để đặt bo mạch và định tuyến.

Theo thời gian, các thành phần và các chân của chúng đã bị thu hẹp đáng kể về kích thước, cũng như khoảng cách giữa các chân của chúng. Kích thước thành phần và khoảng cách của các chân của chúng đã chuyển từ chủ yếu là hệ thống đế quốc với các chốt thông lỗ, sang kích thước hệ mét thường xuyên hơn với các chân gắn bè mặt. Nếu bạn đang bắt đầu thiết kế bảng mới, trừ khi có lý do chính đáng, chẳng hạn như thiết kế bảng thay thế để vừa với sản phẩm hiện có (hệ Anh), tốt hơn hết bạn nên làm việc theo hệ mét.

Tại sao?

Bởi vì các thành phần cũ hơn, đế quốc có các chốt lớn với nhiều khoảng trống giữa chúng. Mặt khác, các thiết bị nhỏ, gắn trên bề mặt được chế tạo bằng các phép đo hệ mét - chúng là những thiết bị cần độ chính xác cao để đảm bảo rằng sản phẩm chế tạo / lắp ráp / chức năng hoạt động và đáng tin cậy. Ngoài ra, trình chỉnh sửa PCB có thể dễ dàng xử lý việc định tuyến đèn các chân ngoài lối, vì vậy làm việc với các thành phần đế quốc trên bảng hệ mét không phải là điều khó khăn.

### Cài đặt lối phù hợp

Đối với một thiết kế như mạch hướng dẫn đơn giản này, các cài đặt quy tắc thiết kế và lối thực tế sẽ là:

CÀI ĐẶT	GIÁ TRỊ	Ở ĐÂU
Chiều rộng định tuyến	0,25 mm	Quy tắc thiết kế chiều rộng định tuyến
Giải tỏa	0,25 mm	Quy tắc thiết kế thông thủy
Lưới định nghĩa bảng	5 mm	Trình chỉnh sửa lưới Descartes
Lưới vị trí thành phần	1 mm	Trình chỉnh sửa lưới Descartes
Lưới định tuyến	0,25 mm	Trình chỉnh sửa lưới Descartes
Qua kích thước	1 mm	Định tuyến thông qua quy tắc thiết kế kiểu
Qua lỗ	0,6 mm	Định tuyến thông qua quy tắc thiết kế kiểu

Mặc dù bạn có thể muốn chọn một lưới định tuyến rất tốt để định tuyến có thể được đặt ở bất cứ đâu một cách hiệu quả, nhưng đây không phải là một cách tiếp cận tốt. Tại sao? bởi

vì điểm đặt lưới bằng hoặc bằng một phần nhỏ, rãnh + khoảng trống là để đảm bảo rằng các đường được đặt để chúng không lâng phí không gian định tuyến tiềm năng, điều này có thể dễ dàng xảy ra nếu sử dụng lưới rất tốt .

Chọn **Chế độ xem >Chuyển đổi Đơn vị** (hoặc nhấn phím tắt **Q**) để chuyển đổi các đơn vị không gian làm việc giữa hệ mét và hệ Anh.


Bất kể cài đặt hiện tại cho đơn vị là gì, bạn có thể bao gồm các đơn vị khi nhập giá trị vào hộp thoại để buộc sử dụng giá trị đó hoặc nhấn phím tắt **Ctrl + Q** để chuyển đổi đơn vị trong hộp thoại đang mở.


### Hỗ trợ nhiều lưới

Altium Designer cho phép xác định nhiều lưới snap. Có 2 loại lưới được hỗ trợ, **Cartesian** (lưới dọc / ngang truyền thống) và **Polar** (lưới hình tròn).

Ngoài việc xác định loại lưới, bạn cũng có thể xác định khu vực áp dụng lưới đó. Lưu ý rằng lưới Mặc định luôn áp dụng cho toàn bộ không gian làm việc, mặc dù nó chỉ được hiển thị trên hình dạng bảng.

Vì chỉ có thể sử dụng một lưới tại một thời điểm nên các lưới cũng có quyền ưu tiên được sử dụng để xác định lưới nào sẽ được áp dụng khi chúng chồng lên nhau. Ngoài ra còn có các điều khiển để xác định xem một lưới chỉ dành cho tất cả các đối tượng, thành phần hay không chỉ dành cho các thành phần.





Nhiều lưới có thể được cấu hình trong *Grid Manager*, hình ảnh của 3 lưới này được hiển thị ở bên phải (bấm vào để phóng to).

Các *Lưới quản lý* được truy cập từ các **Dụng cụ »Lưới quản lý** lệnh (phím tắt: **G**, **M**). Nhấp chuột phải để thêm, xóa và quản lý lưới, nhấp đúp để chỉnh sửa lưới hiện có.


Chỉ lưới mặc định được sử dụng trong hướng dẫn này.

### Đặt lưới Snap

Giá trị của lưới snap bạn cần cho hướng dẫn có thể được định cấu hình thông qua:

- **nhấp chuột phải vào » menu Snap Grid** hoặc
- Hộp thoại *Snap Grid* ( **Ctrl + Shift + G** ) hoặc
- Hộp thoại *Descartes Grid Editor* ( **Ctrl + G** ).

Để mở hộp thoại, chọn **Tools »Grid Manager** để hiển thị *Grid Manager*, sau đó nhấp đúp vào **Global Board Snap Grid** để mở *Cartesian Grid Editor*, như hình dưới đây.



Đặt Snap Grid thành 1 mm, sẵn sàng để định vị các thành phần.

### Định cấu hình lưới chụp nhanh:

#### Thiết lập các quy tắc thiết kế

PCB Editor là một môi trường hướng theo quy tắc, có nghĩa là khi bạn thực hiện các hành động thay đổi thiết kế, chẳng hạn như đặt các bản nhạc, di chuyển các thành phần hoặc tự động định tuyến bo mạch, phần mềm sẽ giám sát từng hành động và kiểm tra xem thiết kế có còn tuân thủ nguyên lý thiết kế. Nếu không, thì lỗi đó ngay lập tức được đánh dấu là vi phạm. Việc thiết lập các quy tắc thiết kế trước khi bạn bắt đầu làm việc trên bảng cho phép bạn tập trung vào nhiệm vụ thiết kế, tự tin với kiến thức rằng bất kỳ lỗi thiết kế nào sẽ ngay lập tức được gán cờ để bạn chú ý.

Các quy tắc thiết kế được cấu hình trong hộp thoại *Trình chỉnh sửa Quy tắc và Ràng buộc PCB*, như được hiển thị bên dưới ( **Thiết kế »Quy tắc** ). Các quy tắc được chia thành 10 loại, sau đó có thể được chia thành các loại quy tắc thiết kế.

PCB Rules and Constraints Editor [mm]

The screenshot shows the 'Design Rules' section of the PCB Rules and Constraints Editor. The left sidebar lists categories: Electrical, Routing, SMT, Mask, Plane, Testpoint, Manufacturing, High Speed, Placement, and Signal Integrity. The main table lists various design rules with their attributes:

Name	F...	E...	Type	Category	Scope	Attributes
AssemblyTestpoint	1	<input checked="" type="checkbox"/>	Assembly Testpoint	Testpoint All		Under Comp - Allow Sides - Testpoint - One Required M
AssemblyTestPointUsage	1	<input checked="" type="checkbox"/>	Assembly Testpoint	Testpoint All		Clearance = 0.254mm
Clearance	1	<input checked="" type="checkbox"/>	Clearance	Electrical All	- All	Horizontal Clearance = 0.254r
ComponentClearance	1	<input checked="" type="checkbox"/>	Component Clearar	Placemen All	- All	Pref Gap = 0.254mm Min Ga
DiffPairsRouting	1	<input checked="" type="checkbox"/>	Differential Pairs Re	Routing All		Under Comp - Allow Sides - Testpoint - One Required M
FabricationTestpoint	1	<input checked="" type="checkbox"/>	Fabrication Testpoi	Testpoint All		Style - Auto Direction - Alter
FabricationTestPointUsage	1	<input checked="" type="checkbox"/>	Fabrication Testpoi	Testpoint All		Pref Height = 12.7mm Min H
Fanout_BGA	1	<input checked="" type="checkbox"/>	Fanout Control	Routing IsBGA		Min = 0.025mm Max = 2.54n
Height	1	<input checked="" type="checkbox"/>	Height	Placemen All		Hole To Hole Clearance = 0.25
HoleSize	1	<input checked="" type="checkbox"/>	Hole Size	Manufact All		Layer Pairs - Enforce
HoleToHoleClearance	1	<input checked="" type="checkbox"/>	Hole To Hole Cleare	Manufact All	- All	Minimum Solder Mask Sliver =
LayerPairs	1	<input checked="" type="checkbox"/>	Layer Pairs	Manufact All		Net Antennae Tolerance = 0m
MinimumSolderMaskSliver	1	<input checked="" type="checkbox"/>	Minimum Solder Mi	Manufact All	- All	Expansion = 0mm
NetAntennae	1	<input checked="" type="checkbox"/>	Net Antennae	Manufact All		Clearance = 0.508mm
PasteMaskExpansion	1	<input checked="" type="checkbox"/>	Paste Mask Expansi	Mask	All	Style - Relief Connect Expan
PlaneClearance	1	<input checked="" type="checkbox"/>	Power Plane Cleara	Plane	All	Style - Relief Connect Width
PlaneConnect	1	<input checked="" type="checkbox"/>	Power Plane Conne	Plane	All	Style - 45 Degree Min Setba
PolygonConnect	1	<input checked="" type="checkbox"/>	Polygon Connect SI	Plane	All - All	TopLayer - Enabled BottomLay
RoutingCorners	1	<input checked="" type="checkbox"/>	Routing Corners	Routing	All	Priority = 0
RoutingLayers	1	<input checked="" type="checkbox"/>	Routing Layers	Routing	All	Topology - Shortest
RoutingPriority	1	<input checked="" type="checkbox"/>	Routing Priority	Routing	All	Pref Size = 1.27mm Pref Hole
RoutingTopology	1	<input checked="" type="checkbox"/>	Routing Topology	Routing	All	Short Circuit - Not Allowed
RoutingVias	1	<input checked="" type="checkbox"/>	Routing Via Style	Routing	All	Silk to Board Region Clearanc
ShortCircuit	1	<input checked="" type="checkbox"/>	Short-Circuit	Electrical All	- All	Silk to Silk Clearance = 0.254n
SilkToBoardRegionClearance	1	<input checked="" type="checkbox"/>	Silk To BoardRegion	Manufact All		Silk To Solder Mask Clearance
SilkToSilkClearance	1	<input checked="" type="checkbox"/>	Silk To Silk Clearanc	Manufact All	- All	Expansion = 0.102mm
SilkToSolderMaskClearance	1	<input checked="" type="checkbox"/>	Silk To Solder Mask	Manufact IsPad	- All	Allow modified - No Allow sh
SolderMaskExpansion	1	<input checked="" type="checkbox"/>	Solder Mask Expan:	Mask	All	v
UnpouredPolygon	1	<input checked="" type="checkbox"/>	Modified Polygon	Electrical All		


Buttons at the bottom include: New Rule, Delete Rule(s)..., Duplicate Rule, Report..., Rule Wizard..., Priorities..., Create Default Rules, OK, Cancel, and Apply.

Tất cả các yêu cầu thiết kế PCB được cấu hình dưới dạng các quy tắc / ràng buộc, trong Trình soạn thảo Quy tắc và Ràng buộc PCB.

## Quy tắc thiết kế chiều rộng định tuyến

Chiều rộng của định tuyến được kiểm soát bởi quy tắc thiết kế chiều rộng định tuyến áp dụng, phần mềm này sẽ tự động chọn khi bạn chạy lệnh **Định tuyến tương tác** và nhập vào mạng. Khi bạn đang định cấu hình các quy tắc, cách tiếp cận cơ bản là đặt quy tắc ưu tiên thấp nhất để nhắm mục tiêu số lượng lưỡi lớn nhất, sau đó thêm các quy tắc có mức độ ưu tiên cao hơn vào các lưỡi mục tiêu có yêu cầu chiều rộng đặc biệt, chẳng hạn như lưỡi nguồn. Không có vấn đề gì nếu một mạng được nhắm mục tiêu bởi nhiều quy tắc, phần mềm luôn tìm kiếm và chỉ áp dụng quy tắc ưu tiên cao nhất.

Ví dụ, thiết kế hướng dẫn bao gồm một số lưỡi tín hiệu và hai lưỡi nguồn. Quy tắc độ rộng định tuyến mặc định có thể được định cấu hình 0.25mm cho lưỡi tín hiệu. Quy tắc này sẽ nhắm mục tiêu tất cả các lưỡi trong thiết kế bằng cách đặt phạm vi quy tắc thành All. Mặc dù phạm vi của Tất cả cũng nhắm mục tiêu đến các mạng Nguồn, chúng có thể được nhắm mục tiêu cụ thể bằng cách thêm quy tắc thứ hai, có mức độ ưu tiên cao hơn, với phạm vi InNet('12V') or InNet('GND'). Hình ảnh dưới đây là tóm tắt của hai quy tắc này, chi tiết được thể hiện trong hình ảnh trong hai phần thu gọn sau đây.



Hai quy tắc thiết kế Độ rộng định tuyến đã được xác định, quy tắc ưu tiên thấp nhất nhằm mục tiêu Tất cả các lối, quy tắc ưu tiên cao hơn nhằm mục tiêu các đối tượng trong mạng 12V hoặc mạng GND.

Các quy tắc thiết kế Routing Width và Routing Via Style bao gồm cài đặt Min, Max và Preferred. Sử dụng chúng nếu bạn muốn có một số linh hoạt trong quá trình định tuyến, chẳng hạn như khi bạn cần tìm một tuyến đường xuống hoặc sử dụng một đường nhỏ hơn trong một khu vực chật hẹp của bảng. Điều này có thể được thực hiện nhanh chóng khi bạn định tuyến, bằng cách nhấn phím **Tab** để mở hộp thoại và truy cập chiều rộng / thông qua thuộc tính hoặc bằng cách nhấn **Shift + W** để chọn chiều rộng định tuyến thay thế và **Shift + V** để chọn chiều rộng thay thế qua kích thước. Lưu ý rằng bạn luôn bị ràng buộc bởi các quy tắc thiết kế, nếu bạn nhập một giá trị lớn hơn hoặc nhỏ hơn cho phép của quy tắc thiết kế áp dụng, nó sẽ bị cắt xuống giá trị quy tắc gần nhất.

Tránh sử dụng cài đặt Min và Max để xác định một quy tắc duy nhất cho phù hợp với tất cả các kích thước được yêu cầu trong toàn bộ thiết kế, làm điều này có nghĩa là bạn không có khả năng để phần mềm giám sát rằng mỗi đối tượng thiết kế có kích thước phù hợp cho nhiệm vụ của nó.

Định cấu hình Quy tắc độ rộng định tuyến cho lối tín hiệu:

Thêm quy tắc chiều rộng định tuyến cho lối nguồn:


Khi có nhiều quy tắc cùng loại, trình soạn thảo PCB sử dụng Quy tắc ưu tiên để đảm bảo áp dụng quy tắc có mức độ ưu tiên cao nhất. Khi một quy tắc mới được thêm vào, quy tắc đó được ưu tiên cao nhất và khi một quy tắc được *sao chép*, bản sao sẽ được ưu tiên bên dưới quy tắc nguồn. Nhấp vào nút **Ưu tiên** ở cuối hộp thoại để thay đổi mức độ ưu tiên.

## Xác định Ràng buộc Giải phóng mặt bằng Điện

Bước tiếp theo là xác định mức độ gần của các đối tượng điện thuộc các lưỡi khác nhau, có thể với nhau như thế nào.

Yêu cầu này được xử lý bởi Ràng buộc Khe hở Điện, đối với hướng dẫn, khoảng trống 0.25mm giữa tất cả các đối tượng là phù hợp.

Lưu ý rằng việc nhập giá trị vào trường **Khoảng trống tối thiểu** sẽ tự động áp dụng giá trị đó cho tất cả các trường trong vùng lưỡi ở cuối hộp thoại. Bạn chỉ cần chỉnh sửa trong vùng lưỡi khi bạn cần xác định khoảng trống dựa trên kiểu đối tượng.




Ràng buộc giải phóng điện được xác định giữa các đối tượng.

Lưu ý rằng Ràng buộc Khe hở Điện có hai trường lựa chọn đối tượng, **Nơi Đối tượng Đầu tiên Phù hợp** và **Nơi Đối tượng Thứ hai Phù hợp**. Đó là bởi vì đây là quy tắc nhị phân - nó là quy tắc áp dụng *giữa* 2 đối tượng.

### Xác định Ràng buộc Giải phóng mặt bằng Điện:

#### Xác định kiểu định tuyến qua kiểu

Khi bạn định tuyến và thay đổi các lớp a via được tự động thêm vào, trong trường hợp này, các thuộc tính via được xác định bởi quy tắc thiết kế Routing Via Style hiện hành. Nếu bạn đặt qua từ menu Địa điểm, các giá trị của nó được xác định bởi cài đặt nguyên thủy mặc định được tích hợp sẵn. Đối với hướng dẫn này, bạn sẽ cấu hình quy tắc thiết kế Định tuyến Qua Style.



Một định tuyến duy nhất phù hợp với tất cả các lối trong thiết kế này.


### Xác định Quy tắc Định tuyến Qua Thiết kế Kiểu:

#### Vi phạm Quy tắc Thiết kế Hiện tại

Bạn có thể nhận thấy rằng các tám đệm bóng bán dẫn đang hiển thị rằng có sự vi phạm. Nhấp chuột phải vào vi phạm và chọn **Vi phạm** trong menu chuột phải, như được hiển thị bên dưới. Các chi tiết cho thấy rằng có một:

- Vi phạm Ràng buộc Giải phóng mặt bằng
- Giữa một Pad trên MultiLayer và Pad trên MultiLayer

- Trường hợp khe hở là 0,22mm, nhỏ hơn 0,25mm được chỉ định



Nhấp chuột phải vào vi phạm để kiểm tra quy tắc nào đang bị vi phạm và điều kiện vi phạm. Trong hình ảnh này, màn hình hiển thị ở chế độ một lớp, với nhiều lớp là lớp hoạt động.

Vi phạm này sẽ được thảo luận và giải quyết trong thời gian ngắn. Nếu bạn thấy các điểm đánh dấu vi phạm làm mất tập trung, bạn có thể xóa chúng bằng cách chạy lệnh **Tools »Reset Error Markers**. Lệnh này chỉ xóa điểm đánh dấu, nó không ẩn hoặc xóa lỗi thực sự. Lỗi sẽ được gắn cờ lại vào lần tiếp theo bạn thực hiện hành động chỉnh sửa chạy DRC trực tuyến (chẳng hạn như di chuyển thành phần) hoặc khi bạn chạy DRC hàng loạt.

Các mặc định nội bộ của Nhà thiết kế Altium cho một bảng mới là Imperial. Điều đó có nghĩa là khi bạn chuyển sang Metric, các cài đặt như mở rộng Mặt nạ hàn sẽ thay đổi từ các giá trị làm tròn như 4 triệu thành 0,102 mm hoặc mặc định Mặt nạ hàn tối thiểu sẽ thay đổi từ 10 triệu thành 0,254 mm. Mặc dù chữ số ít quan trọng nhất, chẳng hạn như 0,002mm, là không đáng kể khi nói đến việc tạo đầu ra, bạn có thể chỉnh sửa các cài đặt này trong quy tắc thiết kế nếu nó làm phiền bạn. Chọn **Quy tắc thiết kế** ở đầu cây bên trái của Trình chỉnh sửa *quy tắc và ràng buộc PCB*, sau đó bạn có thể quét xuống cột **Thuộc tính** để tìm tất cả các quy tắc và nhanh chóng xác định bất kỳ quy tắc nào cần điều chỉnh giá trị của chúng.

Các quy tắc thiết kế cũng có thể được xuất và lưu trữ trong một .RUL tệp, sau đó được nhập vào các thiết kế PCB trong tương lai. Để thực hiện việc này, hãy nhấp chuột phải vào cây ở bên trái của Trình chỉnh sửa *quy tắc và ràng buộc PCB* để mở hộp thoại *Chọn quy tắc thiết kế*. Chọn các quy tắc bạn muốn xuất bằng các kỹ thuật chọn tiêu chuẩn của Windows, sau đó bấm **OK** để xuất các quy tắc

## Định vị các thành phần trên PCB


Có một câu nói rằng thiết kế PCB là 90% vị trí và 10% định tuyến. Mặc dù bạn có thể tranh luận về tỷ lệ phần trăm của mỗi loại, nhưng thường được chấp nhận rằng vị trí thành

phần tốt là rất quan trọng để thiết kế bo mạch tốt. Hãy nhớ rằng bạn cũng có thể cần điều chỉnh vị trí khi định tuyến.

### Các tùy chọn Định vị và Vị trí Thành phần

Khi bạn nhấp và giữ vào một thành phần để di chuyển nó, nếu tùy chọn **Snap to Center** được bật, thì thành phần đó sẽ di chuyển để được giữ bởi điểm tham chiếu của nó. Điểm tham chiếu là tọa độ 0,0 của thành phần, khi nó được xây dựng trong trình soạn thảo thư viện.

Các **thông minh Component Snap** tùy chọn cho phép bạn ghi đè này chụp đến hành vi trung tâm và chụp đến bệ thành phần gần thay vào đó, tiện dụng khi bạn cần phải xác định vị trí một pad cụ thể tại một địa điểm cụ thể.



Bật Snap to Center để luôn giữ thành phần theo điểm tham chiếu của nó. Smart Component Snap rất hữu ích khi bạn cần cẩn chỉnh bằng một miếng đệm cụ thể.

### Đặt các tùy chọn định vị thành phần:


#### Các thành phần định vị

Bây giờ bạn có thể định vị các thành phần ở các vị trí phù hợp trên bo mạch.

Để di chuyển một thành phần, hãy:

- **Bấm và giữ** nút chuột trái trên thành phần, di chuyển nó đến vị trí cần thiết, xoay nó bằng **phím cách**, sau đó thả chuột để đặt nó; hoặc là
- Chạy lệnh **Edit »Move» Component**, sau đó nhấp một lần để chọn một thành phần, di chuyển nó đến vị trí cần thiết, xoay nếu cần, sau đó nhấp một lần để đặt nó. Khi bạn hoàn tất, nhấp chuột phải để thoát khỏi lệnh **Move Component**.

Các đường kết nối được tự động tối ưu hóa lại khi bạn di chuyển một thành phần - sử dụng chúng để giúp định hướng và định vị các thành phần sao cho có ít sự giao nhau giữa đường kết nối nhất.



Các thành phần định vị trên bảng.

#### Định vị các thành phần:

Các đối tượng đã chọn cũng có thể được di chuyển bằng bàn phím chứ không phải chuột. Để thực hiện việc này, hãy giữ **Ctrl**, sau đó mỗi lần bạn nhấn phím **Mũi tên**, vùng chọn sẽ di chuyển 1 bậc lưới theo hướng của mũi tên đó. Bao gồm **phím Shift** để di chuyển các đối tượng đã chọn trong các bước Snap Grid 10x.

Khi bạn đang di chuyển một thành phần bằng chuột, bạn có thể giới hạn nó thành một trực bằng cách giữ **phím Alt**. Thành phần sẽ cố gắng giữ cùng một trực ngang (nếu di chuyển theo chiều ngang) hoặc trực dọc (nếu di chuyển theo chiều dọc) - di chuyển nó xa hơn khỏi trực để ghi đè hành vi này hoặc nhả **phím Alt**.

Với mọi thứ đã được định vị, đã đến lúc thực hiện một số định tuyến!


#### Định tuyến bảng tương tác

Định tuyến là quá trình đặt các rãnh và vias trên bảng để kết nối các chân linh kiện. Trình chỉnh sửa PCB giúp công việc này trở nên dễ dàng bằng cách cung cấp các công cụ định tuyến tương tác tinh vi, cũng như máy tính tự động tôpô, giúp định tuyến tối ưu toàn bộ hoặc một phần của bảng chỉ bằng một nút bấm. Trong khi tự động định tuyến cung cấp một cách dễ dàng và mạnh mẽ để định tuyến bảng, sẽ có những tình huống mà bạn sẽ cần kiểm soát chính xác vị trí của các tuyến đường. Trong những trường hợp này, bạn có thể định tuyến một phần hoặc toàn bộ bảng của mình theo cách thủ công.

Trong phần này của hướng dẫn, bạn sẽ định tuyến toàn bộ bảng một mặt theo cách thủ công, với tất cả các rãnh ở lớp trên cùng. Các công cụ Định tuyến tương tác giúp tối đa hóa hiệu quả định tuyến và tính linh hoạt theo cách trực quan, bao gồm hướng dẫn con trỏ để đặt đường đi, định tuyến kết nối bằng một cú nhấp chuột, đẩy chướng ngại vật, tự động theo dõi các kết nối hiện có, tất cả đều phù hợp với các quy tắc thiết kế hiện hành.

### Chuẩn bị cho Định tuyến Tương tác

Trước khi bắt đầu định tuyến, điều quan trọng là phải định cấu hình các tùy chọn Định tuyến Tương tác trong **PCB Editor - Trang Định tuyến Tương tác** của hộp thoại *Tùy chọn*.



Định cấu hình các tùy chọn định tuyến tương tác.

Chuẩn bị cho định tuyến tương tác:

Đã đến lúc đặt Snap Grid thành một giá trị phù hợp để định tuyến. Nhấn **Ctrl + Shift + G** để mở hộp thoại *Snap Grid* và đặt Snap Grid thành 0.25mm.

### Thời gian để định tuyến

- Định tuyến tương tác được khởi chạy bằng cách nhấp vào nút Định tuyến  hoặc chọn lệnh định tuyến, **Đặt »Định tuyến Tương tác** (phím tắt: **P, T**).
- Vì các thành phần chủ yếu là bề mặt gắn kết và thiết kế đơn giản, bo mạch có thể được định tuyến trên lớp trên cùng. Khi bạn đặt các bản nhạc trên lớp trên cùng của bảng, bạn sử dụng các đường nối (đường kết nối) để hướng dẫn bạn.
- Các bản nhạc trên PCB được tạo ra từ một loạt các đoạn thẳng. Mỗi khi có sự thay đổi hướng, một đoạn đường mới sẽ bắt đầu. Ngoài ra, theo mặc định, trình biên tập PCB giới hạn các bản nhạc theo hướng dọc, ngang hoặc  $45^\circ$ , cho phép bạn dễ dàng tạo ra các kết quả chuyên nghiệp. Hành vi này có thể được tùy chỉnh để phù hợp với nhu cầu của bạn, nhưng đối với hướng dẫn này, bạn có thể sử dụng các giá trị mặc định.
- Sau khi đến mục tiêu, **nhấp chuột phải** hoặc nhấn **Esc** để giải phóng kết nối đó - bạn sẽ vẫn ở chế độ Định tuyến tương tác, sẵn sàng nhấp vào đường kết nối tiếp theo.

Một hình ảnh động đơn giản cho thấy bảng đang được định tuyến. Lưu ý rằng nhiều kết nối đã hoàn tất bằng cách sử dụng **Ctrl + Nhập** để tính năng tự động hoàn thành.

### Định tuyến bảng tương tác:

#### Mẹo định tuyến

Hãy ghi nhớ những điểm sau khi bạn định tuyến:

TỔ HỢP PHÍM	HÀNH VI
~ (dấu ngã) hoặc <b>Shift + F1</b>	Bật lên menu các phím tắt tương tác - hầu hết các cài đặt có thể được thay đổi nhanh chóng bằng cách nhấn phím tắt thích hợp hoặc chọn từ menu.

TỔ HỢP PHÍM	HÀNH VI
* hoặc <b>Ctrl + Shift + WheelRoll</b>	Chuyển sang lớp tín hiệu có sẵn tiếp theo. Một qua được thêm tự động, tuân theo quy tắc thiết kế Định tuyến Qua Phong cách hiện hành.
<b>Shift + R</b>	Chuyển qua các chế độ giải quyết xung đột đã bật. Bật các chế độ cần thiết trong trang tùy chọn <b>Định tuyến tương tác</b> .
<b>Shift + S</b>	Bật và tắt chế độ một lớp - lý tưởng khi có nhiều đối tượng trên nhiều lớp.
<b>Phím cách</b>	Chuyển đổi hướng góc hiện tại.
<b>Shift + Phím cách</b>	Chuyển qua các chế độ góc theo dõi khác nhau. Các kiểu là: góc bất kỳ, $45^\circ$ , $45^\circ$ với cung tròn, $90^\circ$ và $90^\circ$ với cung tròn. Có một tùy chọn để giới hạn điều này ở $45^\circ$ và $90^\circ$ trong trang tùy chọn <b>Định tuyến Tương tác</b> .
<b>Ctrl + Nhấp chuột trái</b>	Tự động hoàn tất kết nối đang được định tuyến. Tự động hoàn thành sẽ không thành công nếu có những xung đột không thể giải quyết với các chướng ngại vật.
<b>Ctrl</b>	Tạm dừng Hotspot Snap hoặc nhấn <b>Shift + E</b> để chuyển qua 3 chế độ khả dụng (tắt / bật cho lớp hiện tại / bật cho tất cả các lớp).
<b>Kết thúc</b>	Vẽ lại màn hình.

TỔ HỢP PHÍM	HÀNH VI
<b>PgUp / PgDn</b>	Phóng to / thu nhỏ, căn giữa xung quanh vị trí con trỏ hiện tại. Ngoài ra, sử dụng phím tắt thu phóng và xoay bánh xe chuột tiêu chuẩn của Windows.
<b>Backspace</b>	Xóa phân đoạn theo dõi cam kết cuối cùng.
<b>Nhấp chuột phải hoặc ESC</b>	BỎ KẾT NỐI HIỆN TẠI, VẪN Ở CHẾ ĐỘ ĐỊNH TUYẾN TƯƠNG TÁC.

X:7mm Y:4.75mm Grid: 0.25mm | Hotspot Snap | Track 45:Stop At First Obstacle [Width From: Rule Preferred] [Via-Size From: Rule Preferred] Gloss: Weak | Net Length(12)

Hãy theo dõi **thanh Trạng thái**, nó hiển thị thông tin quan trọng trong quá trình định tuyến tương tác, bao gồm:

- Vị trí không gian làm việc hiện tại và cài đặt Snap Grid
- Hotspot Snap: tắt / bật cho lớp hiện tại / bật cho tất cả các lớp
- Chế độ góc đường hiện tại
- Chế độ định tuyến tương tác hiện tại
- Nguồn của độ rộng định tuyến
- Nguồn định tuyến Via Style
- Cường độ bóng hiện tại
- Tên của Net
- Chiều dài tuyến đường tổng thể
- Kích thước của phân đoạn định tuyến được đặt

### Chế độ định tuyến tương tác

Công cụ Định tuyến Tương tác của trình soạn thảo PCB hỗ trợ một số chế độ khác nhau, với mỗi chế độ giúp nhà thiết kế đối phó với các tình huống cụ thể. Nhấn **phím tắt Shift + R** để chuyển qua các chế độ này khi bạn định tuyến tương tác, lưu ý rằng chế độ hiện tại được hiển thị trên thanh Trạng thái.

Các chế độ định tuyến tương tác có sẵn bao gồm:

- **BỎ qua chướng ngại vật** - Chế độ này cho phép bạn đặt đường đi ở bất kỳ đâu, kể cả trên các đối tượng hiện có, hiển thị nhưng cho phép các vi phạm tiềm ẩn.
- **Đẩy chướng ngại vật** - Chế độ này sẽ cố gắng di chuyển các đối tượng (đường đi và hình ảnh), có khả năng được định vị lại mà không vi phạm, để phù hợp với định tuyến mới.
- **Di bộ chướng ngại vật** - Chế độ này sẽ cố gắng tìm đường định tuyến xung quanh các chướng ngại vật hiện có mà không cố gắng di chuyển chúng.
- **Dừng lại ở chướng ngại vật đầu tiên** - Trong chế độ này, việc định tuyến về cơ bản là thủ công, ngay khi gặp chướng ngại vật, đoạn đường đua sẽ được cắt bớt để tránh vi phạm.
- **Ôm & Đẩy chướng ngại vật** - Chế độ này là sự kết hợp giữa Di bộ và Đẩy. Tuy nhiên, nó sẽ ôm khi thực hiện Di bộ qua chướng ngại vật, cũng sẽ cố gắng Đẩy vào chướng ngại vật cố định khi không có đủ khoảng trống để tiếp tục sử dụng Di bộ.
- **Tự động định tuyến trên Lớp hiện tại** - chế độ này mang lại chức năng tự động định tuyến cơ bản cho định tuyến tương tác, nó có thể tự động chọn giữa đi bộ và đẩy, dựa trên kinh nghiệm xem xét khoảng cách đẩy, so với khoảng cách đi bộ và chiều dài tuyến đường. Giống như một máy tính tự động, chế độ này có thể mang lại kết quả tốt hơn trên một bảng phức tạp, bận rộn, hơn là trên một bảng đơn giản, không có định tuyến.
- **Tự động định tuyến trên Nhiều Lớp** - chế độ này cũng mang lại chức năng tự động định tuyến cơ bản cho định tuyến tương tác, nó cũng có thể tự động chọn giữa đi bộ và đẩy, dựa trên kinh nghiệm xem xét khoảng cách đẩy, so với khoảng cách đi bộ và độ dài tuyến đường. Chế độ này cũng có thể đặt qua và xem xét sử dụng các lớp định tuyến khác. Giống như một máy tính tự động, chế độ này có thể mang lại kết quả tốt hơn trên một bảng phức tạp, bận rộn, hơn là trên một bảng đơn giản, không có định tuyến.

### Sửa đổi và Định tuyến lại

Để sửa đổi một tuyến đường hiện có, có hai cách tiếp cận: *định tuyến lại* hoặc *sắp xếp lại*.

#### Định tuyến lại một tuyến đường hiện có

- Không cần phải hủy định tuyến một kết nối để xác định lại đường dẫn của nó, chỉ cần nhấp vào nút Định tuyến  và bắt đầu định tuyến đường dẫn mới.
- Tính năng Loại bỏ vòng lặp sẽ tự động loại bỏ bất kỳ đoạn rãnh thưa nào (và vias) ngay sau khi bạn đóng vòng lặp và nhấp chuột phải để cho biết bạn đã hoàn tất (tính năng Loại bỏ vòng lặp đã được bật trước đó trong hướng dẫn).
- Bạn có thể bắt đầu và kết thúc đường dẫn tuyến mới tại bất kỳ điểm nào, hoán đổi các lớp theo yêu cầu.

- Bạn cũng có thể tạo vi phạm tạm thời bằng cách chuyển sang chế độ Bỏ qua chướng ngại vật (như được hiển thị trong hình ảnh động bên dưới), chế độ này sau này bạn sẽ giải quyết.

Một hoạt ảnh đơn giản hiển thị tính năng Loại bỏ vòng lặp đang được sử dụng để sửa đổi định tuyến hiện có.

**Loại bỏ vòng lặp** được bật trong **PCB Editor - trang Định tuyến tương tác** của hộp thoại **Tùy chọn**. Lưu ý rằng có những trường hợp bạn có thể muốn tạo vòng lặp, ví dụ như định tuyến mạng lưới điện. Nếu cần, có thể tắt tính năng Xóa vòng lặp cho một mạng riêng lẻ bằng cách chỉnh sửa mạng đó trong bảng **PCB**. Để truy cập tùy chọn, hãy đặt bảng thành chế độ **Nets**, sau đó nhấp đúp vào tên mạng trong bảng để mở hộp thoại **Chỉnh sửa Mạng**.


### Sắp xếp lại các tuyến đường hiện có

- Để tương tác trượt hoặc kéo các đoạn rãnh trên bảng, chỉ cần nhấp, giữ và kéo, như được hiển thị trong hình ảnh động bên dưới. Hành vi kéo mặc định được định cấu hình trong trang **Định tuyến Tương tác - PCB** của hộp thoại **Tùy chọn**, như được hiển thị trong hình ảnh động bên dưới.
- Trình chỉnh sửa PCB sẽ tự động duy trì các góc 45/90 độ với các đoạn được kết nối, rút ngắn và kéo dài chúng theo yêu cầu.

Hoạt ảnh hiển thị kéo theo dõi đang được sử dụng để dọn dẹp định tuyến hiện có.

### Theo dõi Mẹo kéo

- Thay đổi chế độ chọn-rồi-kéo mặc định bằng cách sử dụng các tùy chọn **Không chọn qua / theo dõi và Đã chọn qua / theo dõi** trong trang **PCB Editor - Định tuyến tương tác** của hộp thoại **Tùy chọn**.
- Trong khi kéo, các chế độ giải quyết xung đột định tuyến cũng được áp dụng (Bỏ qua, Đẩy, HugNPush), nhấn **Shift + R** để chuyển qua các chế độ khi bạn kéo một đoạn đường.
- Các tẩm đệm và vias hiện có sẽ được nhảy hoặc vias sẽ được đẩy nếu cần thiết và có thể, nếu chế độ **Đẩy** được bật.
- Để chuyển đổi một góc 90 độ thành một tuyến đường 45 độ, hãy bắt đầu kéo trên đỉnh góc.
- Trong khi kéo, bạn có thể di chuyển con trỏ và điểm phát sóng gắn nó vào một đối tượng hiện có, không di chuyển, chẳng hạn như một tẩm đệm (được hiển thị ở trên) - sử dụng điều này để giúp căn chỉnh vị trí phân đoạn mới với một đối tượng hiện có và tránh các phân đoạn rất nhỏ được thêm vào.
- Để ngắt một đoạn, hãy chọn đoạn trước, sau đó đặt con trỏ qua đỉnh trung tâm để thêm vào các đoạn mới.



Ví dụ về cách kéo nhiều bản nhạc, bằng cách đặt chế độ xung đột định tuyến thành **Đẩy**.

## Tự động định tuyến bằng

Trước khi bạn bắt đầu khám phá máy tính tự động, hãy lưu bảng của bạn để bạn có thể quay lại phiên bản được định tuyến tương tác nếu bạn muốn.


### Định cấu hình Autorouter

Altium Designer cũng bao gồm một máy tính tự động tôpô. Máy tính tự động tôpô sử dụng một phương pháp khác để lập bản đồ không gian định tuyến - một phương pháp không bị ràng buộc về mặt hình học. Thay vì sử dụng thông tin tọa độ không gian làm việc làm hệ quy chiếu (chia thành lưới), máy tính tự động tôpô xây dựng bản đồ chỉ sử dụng vị trí tương đối của các chướng ngại vật trong không gian mà không tham chiếu đến tọa độ của chúng.

Lập bản đồ tôpô là một kỹ thuật phân tích không gian nhằm phân chia không gian giữa các chướng ngại vật liền kề. Bản đồ tam giác này sau đó được sử dụng bởi các thuật toán định tuyến để "len lỏi" giữa các cặp chướng ngại vật, từ điểm đầu tuyến đến điểm cuối tuyến. Điểm mạnh nhất của cách tiếp cận này là bản đồ độc lập về hình dạng (chướng ngại vật và đường dẫn định tuyến có thể là bất kỳ hình dạng nào) và không gian có thể được truyền đi ở bất kỳ góc độ nào - các thuật toán định tuyến không bị giới hạn ở các đường thẳng đứng hoặc ngang, như với các bộ định tuyến mở rộng rectilinear.

Dịch điệu này thành giao diện người dùng, bộ định tuyến có sẵn một số đường truyền định tuyến khác nhau; chẳng hạn như Fan Out to Plane, Main, Memory, Spread, Recorner, v.v. Chúng được nhóm lại với nhau để tạo ra Chiến lược định tuyến, sau đó nhà thiết kế có thể chạy trên bảng của họ. Có một số chiến lược được xác định trước đã có sẵn


trong hộp thoại *Chiến lược định tuyến* và những chiến lược mới được tạo dễ dàng bằng Trình chỉnh sửa chiến lược.



Chọn chiến lược định tuyến hiện có hoặc tạo một chiến lược mới trong Trình chỉnh sửa chiến lược. Lưu ý rằng không thể chỉnh sửa các chiến lược mặc định, hãy sao chép một chiến lược để khám phá các chiến lược.

## Chạy Autorouter

- Các autorouter được cấu hình và chạy từ **autoroute** menu. Chọn **Tất cả** từ menu sẽ mở hộp thoại *Chiến lược định tuyến*, được sử dụng để định cấu hình chiến lược, chọn chiến lược cần thiết và chạy máy tính tự động.
- Máy tính tự động sẽ định tuyến trên các lớp được quy tắc thiết kế Lớp định tuyến cho phép, theo các hướng được chỉ định trong hộp thoại *Chỉ đường lớp tự động* (nếu có thể). Các hình ảnh bên dưới hiển thị kết quả tự động định tuyến bằng cách sử dụng: Chiến lược bảng mạch 2 lớp mặc định ở bên trái; chiến lược do người dùng xác định ở giữa (các đường chuyền định tuyến đã chọn được hiển thị trong hình hộp thoại ở trên); và chiến lược tương tự đó chỉ giới hạn ở lớp trên cùng (bằng cách nhấp vào nút **Chỉnh sửa chỉ đường của lớp** trong hộp thoại *Chiến lược định tuyến trang web*, để vô hiệu hóa việc sử dụng lớp dưới cùng), ở bên phải.



Kết quả tự động định tuyến cho chiến lược 2 lớp mặc định (hình ảnh bên trái), chiến lược do người dùng xác định (hình ảnh trung tâm) và chiến lược tương tự do người dùng xác định chỉ giới hạn ở lớp trên cùng.

### Khám phá các khả năng của máy tính tự động:

Đừng lo lắng nếu định tuyến trong thiết kế của bạn không hoàn toàn giống như trong hình trên - bởi vì vị trí thành phần không hoàn toàn giống nhau, định tuyến cũng sẽ không giống nhau.

### Xác minh thiết kế bảng của bạn

Trình chỉnh sửa PCB là một môi trường thiết kế bảng theo quy tắc, trong đó bạn có thể xác định nhiều loại quy tắc thiết kế có thể được kiểm tra để đảm bảo tính toàn vẹn của bảng của bạn. Thông thường, bạn thiết lập các quy tắc thiết kế khi bắt đầu quá trình thiết kế. Tính năng DRC trực tuyến sẽ giám sát các quy tắc được bật khi bạn làm việc và ngay lập tức đánh dấu mọi vi phạm thiết kế được phát hiện. Ngoài ra, bạn cũng có thể chạy DRC hàng loạt để kiểm tra xem thiết kế có tuân thủ các quy tắc hay không, tạo báo cáo nêu chi tiết các quy tắc đã bật và bất kỳ vi phạm nào được phát hiện.


Trước đó trong hướng dẫn, bạn đã kiểm tra các quy tắc thiết kế định tuyến, thêm quy tắc ràng buộc chiều rộng mới nhằm mục tiêu các lưỡi điện, cũng như ràng buộc về thông điện và định tuyến qua quy tắc kiểu. Cũng như những quy tắc này, có một số quy tắc thiết kế khác được tự động xác định khi một bảng mới được tạo.

### Định cấu hình Hiển thị Vi phạm Quy tắc


Trước khi kiểm tra các vi phạm quy tắc, điều quan trọng là phải hiểu các vi phạm được hiển thị như thế nào.

Altium Designer có hai kỹ thuật để hiển thị các vi phạm quy tắc thiết kế, mỗi kỹ thuật đều có lợi thế riêng. Chúng được cấu hình trong **PCB Editor** - trang **Hiển thị Vi phạm DRC** của hộp thoại *Tùy chọn* :

- **Lớp phủ vi phạm** - Vi phạm được xác định bằng lỗi nguyên thủy được đánh dấu bằng màu được chọn cho Dấu lỗi DRC (được định cấu hình trong hộp thoại *Cấu hình dạng xem*, nhấn **L** để mở). Hành vi mặc định là hiển thị nguyên bản bằng màu đồng nhất khi thu nhỏ, thay đổi thành **Kiểu lớp phủ vi phạm** đã chọn khi bạn thu phóng nó. Mặc định là **Kiểu B**, một hình tròn có chữ thập trong đó.
- **Chi tiết vi phạm** - Khi bạn phóng to hơn nữa, **Chi tiết vi phạm** được thêm vào (nếu được bật), nêu chi tiết bản chất của lỗi. Sử dụng thanh trượt **Hiển thị Chi tiết Vi phạm** để xác định mức thu phóng mà Chi tiết Vi phạm bắt đầu hiển thị. Bật các tùy chọn **Hiển thị bắt buộc** trong hộp thoại *Tùy chọn*.



Vì phạm có thể được hiển thị dưới dạng lớp phủ màu và cũng như một thông báo chi tiết, với các ký hiệu khác nhau được sử dụng để hiển thị chi tiết khác nhau của loại lỗi.



Vi phạm được hiển thị bằng màu xanh lục đồng nhất (hình ảnh bên trái), khi bạn phóng to, điều này sẽ thay đổi đối với **Kiểu lớp phủ vi phạm** đã chọn (hình ảnh trung tâm), khi bạn phóng to thêm **Chi tiết vi phạm** được thêm vào.

#### Chuẩn bị chạy Kiểm tra quy tắc thiết kế (DRC):

Khi bạn tạo một bảng mới, nó sẽ bao gồm các quy tắc thiết kế mặc định có thể không cần thiết cho thiết kế của bạn. Ví dụ, các quy tắc thiết kế kiểu **Assembly** và **Chế tạo**


**Testpoint** được bao gồm khi bạn tạo một bảng mới, không cần thiết trong thiết kế này. Trước khi tiến hành kiểm tra hội đồng quản trị vi phạm, mở *Quy định và ràng buộc biên tập viên PCB*, đi sâu vào **testpoint** thể loại và vô hiệu hóa các quy tắc 4 loại testpoint. Các quy tắc cần thiết sẽ phụ thuộc vào bản chất thiết kế của bạn, không có bộ quy tắc cụ thể nào phù hợp với mọi thiết kế. Hãy ghi nhớ điều này khi bạn đang kiểm tra vi phạm quy tắc, hãy tự hỏi bản thân xem tôi có cần kích hoạt quy tắc này không? Nếu bạn đang cố gắng thực hiện chức năng của quy tắc trong Trình chỉnh sửa *quy tắc và ràng buộc PCB* và không chắc chắn, hãy nhấp vào bất kỳ đâu trong vùng ràng buộc của quy tắc và nhấn **F1** để biết thêm thông tin về quy tắc cụ thể đó.

### Định cấu hình Trình kiểm tra quy tắc

Thiết kế được kiểm tra các vi phạm bằng cách chạy Trình kiểm tra Quy tắc Thiết kế. Chạy lệnh **Tools »Design Rule Check** để mở hộp thoại. Cả DRC trực tuyến và hàng loạt đều được định cấu hình trong hộp thoại này.

### Tùy chọn Báo cáo DRC

- Theo mặc định, hộp thoại mở ra hiển thị trang **Tùy chọn Báo cáo** được chọn trong cây ở bên trái hộp thoại (hiển thị bên dưới).
- Phía bên phải của hộp thoại hiển thị danh sách các tùy chọn báo cáo chung, để biết thêm thông tin về các tùy chọn, hãy nhấn **F1** khi con trỏ ở trên hộp thoại. Các tùy chọn này có thể được để ở chế độ mặc định.



Kiểm tra quy tắc, cả trực tuyến và hàng loạt, được định cấu hình trong hộp thoại Trình kiểm tra quy tắc thiết kế.

### Quy tắc DRC để kiểm tra

- Việc kiểm tra các quy tắc cụ thể được cấu hình trong phần **Quy tắc để Kiểm tra** của hộp thoại, chọn trang này trong cây bên trái hộp thoại để liệt kê tất cả các loại quy tắc (hiển thị bên dưới). Bạn cũng có thể kiểm tra chúng theo loại, chẳng hạn như **Điện**, bằng cách chọn trang đó ở bên trái của hộp thoại.
- Đối với hầu hết các loại quy tắc, có các hộp kiểm **Trực tuyến** (kiểm tra khi bạn làm việc) và **Hàng loạt** (kiểm tra quy tắc này khi nhấp vào nút **Kiểm tra Quy tắc Thiết kế Chạy**).
- Nhấp để bật / tắt các quy tắc theo yêu cầu. Ngoài ra, nhấp chuột phải để hiển thị menu ngữ cảnh. Menu này cho phép bạn nhanh chóng chuyển đổi cài đặt **Trực tuyến** và **Hàng loạt**, chọn mục nhập **Batch DRC - Đã sử dụng Khi** được hiển thị trong hình dưới đây.

Design Rule Checker [mm]

Rule	Category	Online	Batch
Clearance	Electrical	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Modified Polygon	Electrical	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Short-Circuit	Electrical	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Un-Connected Pin	Electrical	<input type="checkbox"/>	<input type="checkbox"/>
<b>Un-Routed Net</b>	<b>Electrical</b>	<input checked="" type="checkbox"/>	<b><input checked="" type="checkbox"/></b>
Daisy Chain Stub Length	High Speed	<input type="checkbox"/>	<input type="checkbox"/>
Length	High Speed	<input type="checkbox"/>	<input type="checkbox"/>
Matched Lengths	High Speed	<input type="checkbox"/>	<input type="checkbox"/>
Maximum Via Count	High Speed	<input type="checkbox"/>	<input type="checkbox"/>
Parallel Segment	High Speed	<input type="checkbox"/>	<input type="checkbox"/>
Vias Under SMD	High Speed	<input type="checkbox"/>	<input type="checkbox"/>
Acute Angle	Manufacturing	<input type="checkbox"/>	<input type="checkbox"/>
Board Outline Clearance	Manufacturing	<input type="checkbox"/>	<input type="checkbox"/>
Hole Size	Manufacturing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Hole To Hole Clearance	Manufacturing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Layer Pairs	Manufacturing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Minimum Annular Ring	Manufacturing	<input type="checkbox"/>	<input type="checkbox"/>
Minimum Solder Mask Sliver	Manufacturing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Net Antennae	Manufacturing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Silk To BoardRegion Clearance	Manufacturing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Silk To Silk Clearance	Manufacturing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Silk To Solder Mask Clearance	Manufacturing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Component Clearance	Placement	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Height	Placement	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Room Definition	Placement	<input type="checkbox"/>	<input type="checkbox"/>
Differential Pairs Routing	Routing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Routing Layers	Routing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Routing Via Style	Routing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Width	Routing	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>
Flight Time - Falling Edge	Signal Integrity	<input type="checkbox"/>	<input type="checkbox"/>
Flight Time - Rising Edge	Signal Integrity	<input type="checkbox"/>	<input type="checkbox"/>
Impedance	Signal Integrity	<input type="checkbox"/>	<input type="checkbox"/>

Run Design Rule Check... OK CANCEL

Kiểm tra được định cấu hình cho từng loại quy tắc, sử dụng menu chuột phải để bật các quy tắc thiết kế Đã sử dụng.

### Chạy Kiểm tra Quy tắc Thiết kế (DRC)

Nhấp vào nút **Run Design Rule Check** ở cuối hộp thoại để thực hiện kiểm tra quy tắc thiết kế. Khi nút được nhấp, DRC sẽ chạy, sau đó:

- Bảng *Tin nhắn* sẽ xuất hiện, liệt kê tất cả các lỗi đã phát hiện.

- Nếu tùy chọn Tạo Tập Báo cáo được bật trong trang Tùy chọn Báo cáo của hộp thoại, **Báo cáo xác minh quy tắc thiết kế** sẽ mở trong một tab tài liệu riêng biệt, báo cáo cho hướng dẫn được hiển thị bên dưới.
  - Phần phía trên của báo cáo nêu chi tiết các quy tắc được bật để kiểm tra và số lượng vi phạm được phát hiện, hãy nhấp vào quy tắc để chuyển xuống báo cáo và kiểm tra các lỗi đó.
  - Dưới đây là bản tóm tắt nội quy vi phạm là chi tiết cụ thể về từng vi phạm.
  - Các liên kết trong báo cáo đang hoạt động, hãy nhấp vào một lỗi cụ thể để quay lại bảng và kiểm tra lỗi đó trên bảng. Lưu ý rằng mức thu phóng cho hành động nhấp chuột này được định cấu hình trong trang **Hệ thống - Điều hướng** của hộp thoại *Tùy chọn*, hãy thử nghiệm để tìm mức thu phóng phù hợp với bạn.

## Design Rule Verification Report

**Date:** 21-Apr-16  
**Time:** 2:45:38 PM  
**Elapsed Time:** 00:00:01  
**Filename:** C:\Designs\Multivibrator\Multivibrator.PcbDoc

**Warnings:** 0  
**Rule Violations:** 18

### Summary

Warnings	Count
<b>Total</b>	<b>0</b>
Rule Violations	Count
<a href="#">Modified Polygon (Allow modified: No), (Allow shelved: No)</a>	0
<a href="#">Net Antennae (Tolerance=0mm) (All)</a>	0
<a href="#">Silk primitive without silk layer</a>	0
<a href="#">Silk to Silk (Clearance=0.25mm) (All),(All)</a>	2
<a href="#">Silk To Solder Mask (Clearance=0.25mm) (IsPad),(All)</a>	8
<a href="#">Minimum Solder Mask Sliver (Gap=0.25mm) (All),(All)</a>	4
<a href="#">Hole To Hole Clearance (Gap=0.25mm) (All),(All)</a>	0
<a href="#">Differential Pairs Uncoupled Length using the Gap Constraints (Min=0.254mm) (Max=0.254mm) (Preferred=0.254mm) and Width Constraints (Min=0.381mm) (Max=0.381mm) (Preferred=0.381mm) (All)</a>	0
<a href="#">Hole Size Constraint (Min=0.025mm) (Max=2.5mm) (All)</a>	0
<a href="#">Pads and Vias to follow the Drill pairs settings</a>	0
<a href="#">Height Constraint (Min=0mm) (Max=25.4mm) (Preferred=12.7mm) (All)</a>	0
<a href="#">Component Clearance Constraint ( Horizontal Gap = 0.254mm, Vertical Gap = 0.254mm ) (All),(All)</a>	0
<a href="#">Routing Via (MinHoleWidth=0.6mm) (MaxHoleWidth=0.6mm) (PreferredHoleWidth=0.6mm) (MinWidth=1mm) (MaxWidth=1mm) (PreferredWidth=1mm) (All)</a>	0
<a href="#">Routing Layers(All)</a>	0
<a href="#">Width Constraint (Min=0.25mm) (Max=0.25mm) (Preferred=0.25mm) (All)</a>	0
<a href="#">Power Plane Connect Rule(Relief Connect )(Expansion=0.508mm) (Conductor Width=0.254mm) (Air Gap=0.254mm) (Entries=4) (All)</a>	0
<a href="#">Clearance Constraint (Gap=0.25mm) (All),(All)</a>	4
<a href="#">Un-Routed Net Constraint ( (All) )</a>	0
<a href="#">Short-Circuit Constraint (Allowed=No) (All),(All)</a>	0
<a href="#">Width Constraint (Min=0.25mm) (Max=0.5mm) (Preferred=0.5mm) ((InNet('12V') OR InNet('GND')))</a>	0

**Total** 18

Phần trên trong báo cáo nêu chi tiết các quy tắc được bật để kiểm tra và số lượng vi phạm được phát hiện, hãy nhấp vào quy tắc để chuyển xuống báo cáo và kiểm tra các lỗi đó.

#### Silk to Silk (Clearance=0.25mm) (All),(All)

[Text "C2" \(8.235mm,16.562mm\) Top Overlay](#)

[Arc \(10mm,20mm\) Top Overlay](#)

[Text "C1" \(18.235mm,16.562mm\) Top Overlay](#)

[Arc \(20mm,20mm\) Top Overlay](#)

[Back to top](#)

#### Silk To Solder Mask (Clearance=0.25mm) (IsPad),(All)

[Track \(19.95mm,14.375mm\)\(20.05mm,14.375mm\) Top Overlay](#)

[Pad C1-1\(19.1mm,15mm\) Top Layer](#)

[Track \(19.95mm,15.625mm\)\(20.05mm,15.625mm\) Top Overlay](#)

[Pad C1-1\(19.1mm,15mm\) Top Layer](#)

[Track \(19.95mm,14.375mm\)\(20.05mm,14.375mm\) Top Overlay](#)

[Pad C1-2\(20.9mm,15mm\) Top Layer](#)

[Track \(19.95mm,15.625mm\)\(20.05mm,15.625mm\) Top Overlay](#)

[Pad C1-2\(20.9mm,15mm\) Top Layer](#)

[Track \(9.95mm,14.375mm\)\(10.05mm,14.375mm\) Top Overlay](#)

[Pad C2-1\(9.1mm,15mm\) Top Layer](#)

[Track \(9.95mm,15.625mm\)\(10.05mm,15.625mm\) Top Overlay](#)

[Pad C2-1\(9.1mm,15mm\) Top Layer](#)

[Track \(9.95mm,14.375mm\)\(10.05mm,14.375mm\) Top Overlay](#)

[Pad C2-2\(10.9mm,15mm\) Top Layer](#)

[Track \(9.95mm,15.625mm\)\(10.05mm,15.625mm\) Top Overlay](#)

[Pad C2-2\(10.9mm,15mm\) Top Layer](#)

[Back to top](#)

#### Minimum Solder Mask Sliver (Gap=0.25mm) (All),(All)

[Pad Q2-2\(20mm,20mm\) Multi-Layer](#)

[Pad Q2-1\(21.27mm,20mm\) Multi-Layer](#)

[Pad Q2-3\(18.73mm,20mm\) Multi-Layer](#)

[Pad Q2-2\(20mm,20mm\) Multi-Layer](#)

[Pad Q1-2\(10mm,20mm\) Multi-Layer](#)

[Pad Q1-1\(11.27mm,20mm\) Multi-Layer](#)

[Pad Q1-3\(8.73mm,20mm\) Multi-Layer](#)

[Pad Q1-2\(10mm,20mm\) Multi-Layer](#)

[Back to top](#)

#### Clearance Constraint (Gap=0.25mm) (All),(All)

[Pad Q2-2\(20mm,20mm\) Multi-Layer](#)

[Pad Q2-1\(21.27mm,20mm\) Multi-Layer](#)

[Pad Q2-3\(18.73mm,20mm\) Multi-Layer](#)

[Pad Q2-2\(20mm,20mm\) Multi-Layer](#)

[Pad Q1-2\(10mm,20mm\) Multi-Layer](#)

[Pad Q1-1\(11.27mm,20mm\) Multi-Layer](#)

[Pad Q1-3\(8.73mm,20mm\) Multi-Layer](#)

[Pad Q1-2\(10mm,20mm\) Multi-Layer](#)

[Back to top](#)


Phản dưới của báo cáo hiển thị từng quy tắc đang bị vi phạm, theo sau là danh sách các đối tượng bị lỗi. Nhấp vào một lỗi để chuyển đến đối tượng đó trên PCB.

## Xác định tình trạng lỗi

Khi bạn chưa quen với phần mềm, ban đầu có thể thấy một danh sách dài các vi phạm có thể quá tải. Một cách tiếp cận tốt để quản lý điều này là tắt và bật các quy tắc trong hộp

thoại *Kiểm tra Quy tắc Thiết kế*, ở các giai đoạn khác nhau của quá trình thiết kế. Không nên tự vô hiệu hóa các quy tắc thiết kế nếu có vi phạm, chỉ cần kiểm tra chúng. Ví dụ: bạn sẽ luôn tắt kiểm tra **Mạng không định tuyến** cho đến khi bảng được định tuyến hoàn toàn.

- Khi một DRC hàng loạt được chạy trên bảng hướng dẫn, có:
  - 2 Lỗi xóa lụa đến Lụa - khoảng cách giữa hai phần liền kề của màn hình lụa nhỏ hơn quy tắc này cho phép.
  - 8 Sai số khe hở của mặt nạ lụa đến mặt nạ hàn - khoảng cách từ khe hở trong mặt nạ hàn đến mép của đối tượng màn hình lụa nhỏ hơn quy tắc này cho phép.
  - 4 Sai số mảnh mặt nạ hàn tối thiểu - chiều rộng tối thiểu của dải mặt nạ hàn nhỏ hơn quy tắc này cho phép. Điều này thường xảy ra giữa các miếng đệm thành phần.
  - 4 vi phạm giới hạn thanh thải - giá trị thanh lọc điện đo được giữa các đối tượng trên các lớp tín hiệu nhỏ hơn giá trị tối thiểu được quy định bởi quy tắc này.
- Để xác định vị trí vi phạm:
  - nhập vào liên kết trong tệp báo cáo, hoặc
  - nhập đúp vào bảng *Tin nhắn*,
  - nhập vào vi phạm trong *bảng Quy tắc và Vi phạm PCB*.
- Sử dụng Chi tiết vi phạm, bạn có thể thiết lập tình trạng lỗi.
- Hình ảnh bên dưới hiển thị Chi tiết vi phạm cho một trong các lỗi ràng buộc giải phóng mặt bằng, được biểu thị bằng các mũi tên màu trắng và 0.25mm ván bản, cho biết rằng khoảng cách này nhỏ hơn mức tối thiểu 0.25mm cho phép của quy tắc. Bước tiếp theo là tìm ra giá trị thực tế là bao nhiêu để bạn biết nó đã bị lỗi ở mức nào và sau đó có thể quyết định cách giải quyết lỗi này.



Chi tiết vi phạm cho thấy khoảng hở giữa 2 miếng đệm này nhỏ hơn 0,25mm, nó không nêu chi tiết về khoảng hở thực tế.


## Hiểu tình trạng lỗi

Vì vậy, bạn đã tìm thấy một lỗi, làm thế nào để bạn biết nó đã bị lỗi ở mức độ nào? Là nhà thiết kế, bạn cần thông tin cần thiết này để có thể quyết định cách tốt nhất để giải quyết lỗi.

Ví dụ: nếu quy tắc cho biết cúi mặt nẹp hàn tối thiểu cho phép là 0,25 mm và cúi thực tế là 0,24, thì tình hình không tệ như vậy và bạn có thể điều chỉnh cài đặt quy tắc để chấp nhận giá trị này. Nhưng nếu giá trị cúi thực tế là 0,02, thì đó có lẽ không phải là tình huống có thể giải quyết bằng cách điều chỉnh cài đặt quy tắc.

Trình chỉnh sửa PC bao gồm ba công cụ đo lường tiện dụng, **Đo khoảng cách**, **Nguyên thủy được chọn** và **Giữa các nguyên thủy**, có sẵn trong menu **Báo cáo**.

- **Đo khoảng cách** - đo khoảng cách giữa 2 vị trí bạn nhấp chuột sau khi chạy lệnh, hãy để ý thanh Trạng thái để biết hướng dẫn. Vị trí mà bạn có thể nhấp vào bị giới hạn bởi lưỡi snap hiện tại.
- **Nguyên thủy được chọn** - đo độ dài của các đường và cung được chọn. Sử dụng tính năng này để tính toán độ dài tuyến đường, chọn các đối tượng cần thiết theo cách thủ công hoặc sử dụng lệnh **Chọn »Kết nối vật lý** hoặc **Chọn» Đồng được kết nối**.
- **Giữa các nguyên thủy** - đo khoảng cách cạnh-cạnh giữa 2 nguyên thủy mà bạn nhấp vào sau khi chạy lệnh, hãy để ý thanh Trạng thái để biết hướng dẫn.



Đo khoảng cách giữa các cạnh của miếng đệm liền kề, sử dụng lệnh Measure Primitive.

Ngoài việc thực sự đo khoảng cách, có một số cách tiếp cận để tìm ra mức độ thắt bại của một quy tắc. Bạn có thể dùng:


- nhấp chuột phải vào menu con **Vi phạm** hoặc
- các **quy PCB** và **vi phạm bảng điều khiển**, hoặc

- chi tiết được bao gồm trong bảng *Tin nhắn* - giá trị thực tế được nêu chi tiết cùng với giá trị được chỉ định (ví dụ: 0,175 <0,254).

### Menu con Vi phạm

Nhấp chuột phải vào menu con **Vi phạm** đã được mô tả trước đó trong phần [Vi phạm Quy tắc Thiết kế Hiện tại](#).

- Hình ảnh bên dưới cho thấy cách menu con **Vi phạm** trình bày chi tiết điều kiện đo được so với giá trị được chỉ định bởi quy tắc.




Nhấp chuột phải vào vi phạm để kiểm tra quy tắc nào đang bị vi phạm và điều kiện vi phạm.

### Bảng quy tắc và vi phạm PCB

Bảng *Quy tắc và Vi phạm PCB* là một tính năng tuyệt vời để định vị và hiểu các điều kiện lỗi.


- Nhấn vào **PCB** và chọn **Quy tắc và Vi phạm** từ menu để hiển thị bảng điều khiển. Nó sẽ mặc định hiển thị [All Rules] trong danh sách **Lớp quy tắc**. Khi bạn đã xác định loại quy tắc quan tâm, hãy chọn loại quy tắc cụ thể đó để chỉ những vi phạm đó được hiển thị ở cuối bảng điều khiển.
- Bấm một lần vào vi phạm trong danh sách để chuyển đến vi phạm đó trên bảng, bấm đúp vào vi phạm để mở hộp thoại *Chi tiết vi phạm*.



Bảng thông tin chi tiết về loại vi phạm, giá trị đo được, cài đặt quy tắc và các đối tượng vi phạm.

Lưu ý rằng ở đầu bảng *Quy tắc* và *Vi phạm PCB* có một menu thả xuống, có thể được sử dụng để chọn **Bình thường**, **Làm mờ** hoặc **Mặt nạ**. Chế độ Dim và Mask là các chế độ lọc hiển thị, trong đó mọi thứ khác với (các) đối tượng quan tâm đều bị mờ, chỉ để lại (các) đối tượng đã chọn ở cường độ hiển thị bình thường. Chế độ Dim áp dụng bộ lọc nhưng vẫn cho phép chỉnh sửa tất cả các đối tượng không gian làm việc, chế độ Mặt nạ lọc bỏ tất cả các đối tượng không gian làm việc khác, chỉ cho phép chỉnh sửa (các) đối tượng chưa được lọc.

Số lượng màn hình bị mờ được kiểm soát bởi các điều khiển thanh trượt **Dim** và **Mask**, nhấp vào nút **Mask Level** ở phía dưới bên phải để hiển thị các thanh trượt. Thử nghiệm những điều này khi bạn áp dụng chế độ **Mặt nạ** hoặc chế độ **Làm mờ**.



Để xóa bộ lọc, bạn có thể nhấp vào nút **Xóa** (bên cạnh nút Cấp mặt nạ) hoặc nhấn phím tắt **Shift + C**. Tính năng lọc này rất hiệu quả trong không gian làm việc bận rộn và cũng có thể được sử dụng trong bảng *PCB* và bảng *Bộ lọc PCB*.

### Giải quyết Ví phạm s


Là nhà thiết kế, bạn phải tìm ra cách phù hợp nhất để giải quyết từng vi phạm quy tắc thiết kế. Hãy bắt đầu với các lỗi mặt nạ hàn vì chúng có liên quan và cả hai điều kiện lỗi có thể bị ảnh hưởng bởi những thay đổi bạn thực hiện đối với cài đặt mặt nạ hàn.

#### Mặt nạ hàn lỗi

Mặt nạ hàn là một lớp mỏng giống như sơn mài được phủ lên bề mặt ngoài của bảng, cung cấp một lớp bảo vệ và cách điện cho đồng. Khe hở được tạo ra trong mặt nạ để các thành phần và dây được hàn vào đồng, chính những lỗ hở này được hiển thị dưới dạng các đối tượng trên lớp mặt nạ hàn trong trình chỉnh sửa PCB (lưu ý rằng lớp mặt nạ hàn được xác định trong âm bản - các đối tượng bạn thấy các lỗ trên mặt nạ hàn thực tế trở thành lỗ).

Trong quá trình chế tạo, mặt nạ hàn được áp dụng bằng các kỹ thuật khác nhau, cách tiếp cận với chi phí thấp nhất là phủ lụa lên bề mặt bảng thông qua mặt nạ. Để giải quyết các vấn đề về cản chỉnh lớp, các lỗ mở của mặt nạ thường lớn hơn các miếng đệm, được phản ánh bởi giá trị mở rộng 4 triệu (0,1mm) được sử dụng trong quy tắc thiết kế mặc định.

Có các kỹ thuật khác để áp dụng mặt nạ hàn cung cấp đăng ký lớp chất lượng cao hơn và xác định hình dạng chính xác hơn, nếu các kỹ thuật này được sử dụng, độ mở rộng mặt nạ hàn có thể nhỏ hơn hoặc thậm chí bằng không. Giảm độ mở của mặt nạ làm giảm nguy cơ có các mảnh mặt nạ hàn hoặc lụa đối với lỗ hở mặt nạ hàn.



Lỗi mảnh mặt nạ hàn được hiển thị ở bên trái và lỗi khe hở từ lụa đến mặt nạ hàn ở bên phải, màu tím thể hiện sự giãn nở mặt nạ hàn xung quanh mỗi miếng đệm.

Các lỗi như các vân đè mặt nạ hàn này không thể được giải quyết nếu không xem xét kỹ thuật chế tạo sẽ được sử dụng để chế tạo bảng thành phẩm.

Ví dụ: nếu đây là một bảng phức tạp, nhiều lớp cho một sản phẩm có giá trị cao, thì có khả năng là một công nghệ mặt nạ hàn chất lượng cao sẽ được sử dụng, cho phép mở rộng mặt nạ hàn nhỏ hoặc bằng không. Tuy nhiên, đối với bảng hai mặt đơn giản như hướng dẫn, nhiều khả năng nó sẽ nhắm đến một sản phẩm giá rẻ, yêu cầu sử dụng công nghệ mặt

nạ hàn chi phí thấp. Điều đó có nghĩa là giải quyết các lỗi cúi mặt nạ hàn bằng cách giảm độ giãn nở mặt nạ hàn cho toàn bộ bo mạch không phải là một giải pháp thực tế.

Giống như nhiều khía cạnh của thiết kế PCB, giải pháp nằm ở việc thực hiện các cân nhắc chu đáo một cách có trọng tâm, để giảm thiểu tác động của chúng.

Giải quyết các vi phạm mảnh mặt nạ hàn:

Giải quyết các vi phạm thông quan từ lụa đến mặt nạ hàn:


Vì phạm giải phóng mặt bằng

Có hai cách để giải quyết hạn chế thanh toán này:

- Giảm kích thước của miếng đệm chân bóng bán dẫn để tăng khoảng cách giữa các miếng đệm, hoặc
- Định cấu hình các quy tắc để cho phép một khoảng trống nhỏ hơn giữa các miếng đệm chân bóng bán dẫn.

Vì khoảng cách 0,25mm là khá rộng rãi và khoảng cách thực tế khá gần với giá trị này (0,22mm), một lựa chọn tốt trong tình huống này là định cấu hình các quy tắc để cho phép khoảng hở nhỏ hơn. Điều này có thể được thực hiện trong quy tắc thiết kế Ràng buộc Giải phóng mặt bằng hiện có, như được hiển thị bên dưới.

- Giá trị TH Pad - to - TH Pad được thay đổi thành 0.22mm trong vùng lưới của ràng buộc quy tắc. Để chỉnh sửa ô trước tiên hãy chọn ô đó, sau đó nhấn **F2**.
- Giải pháp này có thể chấp nhận được trong tình huống này vì thành phần duy nhất khác với miếng đệm lõi thông là đầu nối, có các miếng đệm cách nhau trên 1mm. Nếu không phải như vậy, giải pháp tốt nhất sẽ là thêm một hàng số thanh lọc thứ hai chỉ nhắm mục tiêu các tấm bóng bán dẫn, như đã được thực hiện đối với các quy tắc mở rộng mặt nạ hàn.




Chỉnh sửa Ràng buộc Khe hở để cho phép Khe hở TH Pad đến TH là 0,22mm.

### Vì phạm thông quan từ lụa đến lụa

Lỗi cuối cùng cần giải quyết là do vi phạm lụa để giải phóng mặt bằng. Những nguyên nhân này thường là do bộ chỉ định quá gần với đường viền của thành phần liền kề. Bạn thiết kế có thể không có bất kỳ vi phạm nào trong số này - điều đó phụ thuộc vào mức độ bạn đặt các thành phần gần nhau như thế nào hoặc nếu bạn đã định vị lại các bộ chỉ định. Nhấp và giữ vào một bộ chỉ định để di chuyển nó - tất cả các đối tượng sẽ mờ đi ngoài các đối tượng trong thành phần có bộ chỉ định đang được di chuyển - hãy di chuyển bộ chỉ định đó đến một vị trí mới.

Chuyển động của nhà thiết kế sẽ bị hạn chế bởi lưới snap hiện tại, nếu nó hiện quá thô, hãy nhấn **Ctrl + G** và nhập giá trị lưới mới.



Đặt lại vị trí bất kỳ người chỉ định nào gây ra vi phạm lụa.

Luôn xác nhận rằ

## Xem bảng của bạn trong 3D


Trình chỉnh sửa PCB yêu cầu các đồ họa hỗ trợ DirectX 9.0c và Shader Model 3 (hoặc tốt hơn).

Một tính năng mạnh mẽ của Altium Designer là khả năng xem bảng của bạn như một vật thể 3 chiều. Để chuyển sang 3D, hãy chạy lệnh **View >3D Layout Mode** hoặc nhấn phím tắt **3**. Bảng sẽ hiển thị dưới dạng vật thể 3 chiều - bảng hướng dẫn được hiển thị bên dưới.

Bạn có thể thu phóng chế độ xem một cách linh hoạt, xoay nó và thậm chí di chuyển bên trong bảng bằng các điều khiển sau:

- **Thu phóng - Ctrl + Kéo chuột phải hoặc Ctrl + Cuộn chuột**, hoặc các phím PgUp / PgDn .
- **Di chuyển - Kéo chuột phải hoặc điều khiển con lăn chuột tiêu chuẩn của Windows.**
- **Xoay - Shift + Kéo chuột phải** . Lưu ý cách khi bạn nhấn **Shift**, một quả cầu định hướng sẽ xuất hiện ở vị trí con trỏ hiện tại, như thể hiện trong hình bên dưới. Chuyển động quay của mô hình được thực hiện xung quanh tâm của hình cầu (định vị con trỏ trước khi nhấn Shift để định vị hình cầu) bằng cách sử dụng các điều khiển sau. Di chuyển chuột xung quanh để đánh dấu và chọn từng cái:
  - Kéo hình cầu phải khi **Dấu chấm ở giữa** được tô sáng - xoay theo bất kỳ hướng nào.
  - Kéo hình cầu phải khi **Mũi tên ngang** được tô sáng - xoay chế độ xem theo trục Y.
  - Kéo hình cầu phải khi **Mũi tên dọc** được đánh dấu - xoay chế độ xem về trục X.

- Kéo hình cầu phải khi **Phân đoạn vòng tròn** được đánh dấu - xoay chế độ xem về mặt phẳng Z.



Giữ phím Shift để hiển thị hình cầu định hướng chế độ xem 3D, sau đó nhấp và kéo nút chuột phải để xoay.


### Mẹo để làm việc trong 3D

- Nhấn L để mở hộp thoại *Cáu hình xem* khi bảng ở **Chế độ bố trí 3D**, nơi bạn có thể định cấu hình các tùy chọn hiển thị không gian làm việc 3D. Có các tùy chọn để chọn các màu sắc bề mặt và không gian làm việc khác nhau, cũng như chia tỷ lệ theo chiều dọc, rất tiện để kiểm tra PCB bên trong. Một số bề mặt có cài đặt độ mờ - độ mờ càng lớn, thì càng ít 'ánh sáng' đi qua bề mặt, khiến các đối tượng phía sau ít nhìn thấy hơn. Bạn cũng có thể chọn hiển thị các cơ thể 3D hoặc hiển thị các đối tượng 3D bằng màu lớp (2D) của chúng.
- Để hiển thị các thành phần dưới dạng 3D, mỗi thành phần cần có một mô hình 3D phù hợp.
- Bạn có thể nhập mô hình định dạng 3D STEP vào dấu chân thành phần trong trình chỉnh sửa Thư viện - đặt một Đối tượng cơ thể 3D sau đó chọn loại Mô hình BUỐC chung để nhúng mô hình STEP bên trong Đối tượng cơ thể 3D đó.
- Xem **Trung tâm nội dung 3D** để biết các mô hình thành phần định dạng STEP.
- Nếu không có sẵn mô hình STEP phù hợp, hãy tạo hình dạng thành phần của riêng bạn bằng cách đặt nhiều Đối tượng Cơ thể 3D vào dấu chân trong trình chỉnh sửa Thư viện.


Nếu bạn có kế hoạch sử dụng chế độ 3D thường xuyên thì bạn có thể muốn kiểm tra chuột 3D, chẳng hạn như **Space Navigator** từ **3Dconnexion**, giúp đơn giản hóa đáng kể quá trình di chuyển và xoay bảng ở chế độ bố cục 3D.

## Tài liệu đầu ra

Bây giờ bạn đã hoàn thành việc thiết kế và bố trí PCB, bạn đã sẵn sàng tạo ra tài liệu đầu ra cần thiết để xem xét, chế tạo và lắp ráp bo mạch.



Mục tiêu cuối cùng là chế tạo và lắp ráp bảng.



Các loại đầu ra bao gồm PDF 3D, với khả năng thu phóng đầy đủ, xoay và xoay, và khả năng kiểm soát hiển thị lưới, thành phần và màn hình lụa trong Adobe Acrobat Reader®.

### Các loại đầu ra có sẵn

Bởi vì nhiều công nghệ và phương pháp tồn tại trong sản xuất PCB, phần mềm có khả năng tạo ra nhiều loại đầu ra cho các mục đích khác nhau:

#### Kết quả lắp ráp

- Bản vẽ lắp ráp - vị trí thành phần và hướng cho mỗi mặt của bảng.
- Chọn và Đặt Tập tin - được sử dụng bởi máy móc sắp xếp linh kiện robot để đặt các thành phần lên bảng. Lưu ý rằng Đầu ra Báo cáo cũng có thể được sử dụng để tạo các tệp Chọn và Đặt và có khả năng định cấu hình cao.

#### Kết quả tài liệu

- PCB Prints - định cấu hình bất kỳ số lượng hoặc bản in (trang) nào, với bất kỳ sự sắp xếp nào của các lớp và hiển thị các nguyên bản, sử dụng điều này để tạo ra các đầu ra in như bản vẽ lắp ráp.
- PCB 3D Prints - hình ảnh của bảng từ góc nhìn ba chiều.

- PCB 3D Video - xuất ra một video đơn giản về bảng, dựa trên chuỗi các khung hình chính 3D được xác định trong bảng *PCB 3D Movie Editor* của trình biên tập *PCB* .
- PDF 3D - tạo chế độ xem PDF 3D của bảng, với hỗ trợ đầy đủ để thu phóng, xoay và xoay trong Adobe Acrobat®. PDF bao gồm một cây mô hình, cho phép kiểm soát việc hiển thị lướt, thành phần và màn hình lừa.
- Sơ đồ in - bản vẽ sơ đồ được sử dụng trong thiết kế.

### Kết quả chế tạo

- Bản vẽ khoan tổng hợp - vị trí và kích thước khoan (sử dụng ký hiệu) cho bảng trong một bản vẽ.
- Bản vẽ / Hướng dẫn khoan - vị trí và kích thước khoan (sử dụng ký hiệu) cho bảng trong các bản vẽ riêng biệt.
- Bản in tác phẩm nghệ thuật cuối cùng - kết hợp các đầu ra chế tạo khác nhau với nhau thành một đầu ra có thể in duy nhất.
- Tệp Gerber - tạo thông tin sản xuất ở định dạng Gerber.
- Tệp Gerber X2 - một tiêu chuẩn mới đóng gói thông tin thiết kế ở mức độ cao, có khả năng tương thích ngược với định dạng Gerber gốc.
- Tệp IPC-2581 - một tiêu chuẩn mới đóng gói thông tin thiết kế cấp cao trong một tệp duy nhất.
- NC Drill Files - tạo thông tin sản xuất để sử dụng bởi các máy khoan được điều khiển bằng số.
- ODB ++ - tạo thông tin sản xuất ở định dạng cơ sở dữ liệu ODB ++.
- Power-Plane Prints - tạo bản vẽ mặt phẳng bên trong và chia nhỏ.
- Solder / Paste Mask Prints - tạo mặt nạ hàn và dán các bản vẽ mặt nạ.
- Báo cáo điểm kiểm tra - tạo đầu ra điểm kiểm tra cho thiết kế ở nhiều định dạng.

### Kết quả Netlist

- Danh sách mạng mô tả kết nối hợp lý giữa các thành phần trong thiết kế và rất hữu ích cho việc vận chuyển đến các ứng dụng thiết kế điện tử khác. Nhiều định dạng netlist được hỗ trợ.

### Báo cáo kết quả


- Bill of Materials - tạo một danh sách các bộ phận và số lượng (BOM), ở các định dạng khác nhau, được yêu cầu để sản xuất bảng.
- Báo cáo tham chiếu chéo thành phần - tạo danh sách các thành phần, dựa trên bản vẽ sơ đồ trong thiết kế.

- Report Project Hierarchy - tạo một danh sách các tài liệu nguồn được sử dụng trong dự án.
- Report Single Pin Nets- tạo một báo cáo liệt kê bất kỳ mạng nào chỉ có một kết nối.
- BOM đơn giản - tạo tệp văn bản và tệp CSV (các biến được phân tách bằng dấu phẩy) của BOM.
- Kiểm tra Quy tắc Điện - báo cáo được định dạng về kết quả của việc chạy Kiểm tra Quy tắc Điện.

Các đầu ra riêng lẻ hoặc một tệp công việc đầu ra

Altium Designer có 2 cơ chế riêng biệt để định cấu hình và tạo đầu ra:

1. **Riêng lẻ** - cài đặt cho từng loại đầu ra được lưu trữ trong tệp Dự án. Bạn chọn lọc tạo đầu ra đó khi được yêu cầu, thông qua các lệnh trong menu con **Kết quả chế tạo**, **Đầu ra lắp ráp** và **Xuất** (truy cập từ menu **Tệp**) và menu **Báo cáo**.
2. **Thông qua tệp Công việc đầu ra** - cài đặt cho mỗi loại đầu ra được lưu trữ trong tệp Công việc đầu ra, một tài liệu cài đặt đầu ra chuyên dụng, hỗ trợ tất cả các loại đầu ra có thể có. Các đầu ra này sau đó có thể được tạo theo cách thủ công hoặc dưới dạng bản phát hành được quản lý.




Tệp Công việc đầu ra cho phép bạn định cấu hình từng loại đầu ra, định cấu hình đặt tên đầu ra, định dạng và vị trí đầu ra của chúng. Các tệp công việc đầu ra cũng có thể được sao chép từ dự án này sang dự án khác.

Mặc dù hộp thoại thiết lập cho các đầu ra riêng lẻ giống như hộp thoại được sử dụng trong Công việc đầu ra, các cài đặt này độc lập và phải được định cấu hình lại nếu bạn chuyển từ cách tiếp cận này sang cách tiếp cận khác.

Thêm một công việc đầu ra vào dự án:

### Định cấu hình tệp Gerber

- Gerber tiếp tục là hình thức truyền dữ liệu phổ biến nhất giữa thiết kế bo mạch và chế tạo bo mạch, với ODB ++ ngày càng trở nên phổ biến.
- Mỗi tệp Gerber tương ứng với một lớp của bảng vật lý - lớp phủ thành phần, lớp tín hiệu trên cùng, lớp tín hiệu dưới cùng, lớp mặt nạ hàn trên cùng, v.v. Bạn nên tham khảo ý kiến với nhà chế tạo bảng của bạn để xác nhận các yêu cầu của họ trước khi cung cấp các tệp đầu ra cần thiết để chế tạo thiết kế của bạn.
- Nếu bảng có bất kỳ lỗ nào thì tệp NC Drill cũng phải được tạo, sử dụng cùng đơn vị, độ phân giải và vị trí trên cài đặt phím.
- Các tệp Gerber được định cấu hình trong hộp thoại *Thiết lập Gerber*, được truy cập qua Tệp của Trình biên tập PCB »Đầu ra Chế tạo» Tệp Gerber, hoặc bằng cách thêm đầu ra Gerber vào phần **Đầu ra Chế tạo** của Công việc Đầu ra, rồi bấm đúp vào nó.



Định cấu hình đầu ra Gerber trong hộp thoại *Thiết lập Gerber*.

### Cấu hình thế hệ Gerber:

## Cấu hình hóa đơn vật tư

Altium Designer bao gồm tính năng tạo BoM có thể cấu hình cao, có thể tạo đầu ra ở nhiều định dạng, bao gồm: văn bản, CSV, PDF, HTML và Excel. BoM's định dạng Excel cũng có thể áp dụng một mẫu bằng cách sử dụng một trong các mẫu được xác định trước hoặc một trong các mẫu của riêng bạn.

- Đầu ra của BoM được định cấu hình trong hộp thoại *Hóa đơn Nguyên vật liệu cho Dự án*, được truy cập thông qua **Báo cáo »Hóa đơn Nguyên vật liệu của** trình soạn thảo PCB, hoặc bằng cách thêm Hóa đơn Nguyên vật liệu vào phần **Kết quả Báo cáo** của Công việc Đầu ra.
- Dưới bên trái của hộp thoại có danh sách mọi thuộc tính thành phần, cho tất cả các thành phần trong thiết kế. Bật hộp kiểm cho từng thuộc tính bạn muốn đưa vào BoM, bỏ chọn hộp kiểm cho thuộc tính bạn muốn xóa.
- Cài đặt mặc định cho BoM là phân cụm theo các thành phần tương tự. Phân nhóm đạt được bằng cách thêm các thuộc tính thành phần vào vùng **Cột được Nhóm** của hộp thoại. Nhấp và kéo các thuộc tính này ra khỏi các **Cột được Nhóm** và thả chúng trở lại vùng **Tất cả các Cột** nếu bạn muốn mọi thành phần nằm trên hàng riêng của nó trong BoM.
- Vùng lưới chính của hộp thoại là nội dung được ghi vào BoM. Trong vùng này, bạn có thể: nhấp và kéo để sắp xếp lại các cột; bấm vào tiêu đề cột để sắp xếp theo cột đó; ctrl + nhấp để sắp xếp phụ theo cột đó; xác định bộ lọc dựa trên giá trị cho một cột bằng cách sử dụng menu thả xuống nhỏ trong mỗi tiêu đề cột; nhấp chuột phải để buộc các cột vừa với chiều rộng hộp thoại hiện tại.
- Bộ tạo BoM lấy nguồn thông tin của nó từ giản đồ, bật tùy chọn **Bao gồm Tham số từ PCB** để truy cập thông tin PCB, chẳng hạn như vị trí và mặt bên của bo mạch (lưu ý rằng tính năng này cũng có thể được sử dụng để định cấu hình và tạo tệp chọn và đặt có thể định cấu hình, nếu cần thiết).

Bill of Materials For Project [Multivibrator.PrjPcb] (No PCB Document Selected)

Grouped Columns	Show	Comment	Description	Designator	Footprint	Quantity
Comment	<input checked="" type="checkbox"/>	CAP 22nF 16V 0805(2012)	CAP 22nF 16V ±10% 0805 (2012 Metric) Tr	C1, C2	CAPC0805(2012)145_N	2
Footprint	<input checked="" type="checkbox"/>	TSW-102-26-G-S		P1	SMT-TSW-102-26-XX-S	1
		BC547C	Amplifier Transistor, NPN Silicon, 3-Pin TC	Q1, Q2	ONSC-TO-92-3-29-11	2
		100K 5% 0805(2012)	100K 0.125W 5% 0805 (2012 Metric)	SMD R1, R2	RESC0805(2012)_N	2
		1K 5% 0805(2012)	1K 0.125W 5% 0805 (2012 Metric)	SMD R3, R4	RESC0805(2012)_N	2

All Columns Show ^

Index  
ItemGUID  
Library Name  
Library Reference  
LibRef

Source Options

- Include Not Fitted Components
- Include Parameters From PCB
- Include Parameters From Vault
- Include Parameters From Database
- Include in Component Variations

Supplier Options

<none> Production Quantity 1

- Round up Supplier Order Qty to cheaper price break
- Use cached pricing data in parameters if offline

Export Options

File Format Microsoft Excel Worksheet (\*.xls; \*.xlsx; \*.xlsm)

- Add to Project
- Open Exported

Excel Options

Template BOM Purchase.XLT

- Relative Path to Template File

Menu Export... OK Cancel

Cấu hình mặc định cho BoM mới là nhóm các thành phần giống nhau lại với nhau.

Bill of Materials For Project [Multivibrator.PrjPcb] (No PCB Document Selected)

Grouped Columns	Show	Description	Designator	Footprint
Project	<input type="checkbox"/>	CAP 22nF 16V ±10% 0805 (2012 Metric) Thickness 1.45mm SMD	C1	CAPC0805(2012)145_N
ProjectName	<input type="checkbox"/>	CAP 22nF 16V ±10% 0805 (2012 Metric) Thickness 1.45mm SMD	C2	CAPC0805(2012)145_N
Quantity	<input type="checkbox"/>	Amplifier Transistor, NPN Silicon, 3-Pin TO-92, Bulk Box	P1	SMT-TSW-102-26-XX-S
Rated Voltage	<input type="checkbox"/>	Amplifier Transistor, NPN Silicon, 3-Pin TO-92, Bulk Box	Q1	ONSC-TO-92-3-29-11
Revision	<input type="checkbox"/>	100K 0.125W 5% 0805 (2012 Metric) SMD	Q2	ONSC-TO-92-3-29-11
RevisionGUID	<input type="checkbox"/>	100K 0.125W 5% 0805 (2012 Metric) SMD	R1	RESC0805(2012)_N
RoHS	<input type="checkbox"/>	100K 0.125W 5% 0805 (2012 Metric) SMD	R2	RESC0805(2012)_N
		1K 0.125W 5% 0805 (2012 Metric) SMD	R3	RESC0805(2012)_N
		1K 0.125W 5% 0805 (2012 Metric) SMD	R4	RESC0805(2012)_N

All Columns Show ^

Project  
ProjectName  
Quantity  
Rated Voltage  
Revision  
RevisionGUID  
RoHS

Source Options

- Include Not Fitted Components
- Include Parameters From PCB
- Include Parameters From Vault
- Include Parameters From Database
- Include in Component Variations

Supplier Options

<none> Production Quantity 1

- Round up Supplier Order Qty to cheaper price break
- Use cached pricing data in parameters if offline

Export Options

File Format Microsoft Excel Worksheet (\*.xls; \*.xlsx; \*.xlsm)

- Add to Project
- Open Exported

Excel Options

Template BOM Purchase.XLT

- Relative Path to Template File

Menu Export... OK Cancel

BoM này đã được cấu hình lại để trình bày mỗi thành phần như một mục nhập duy nhất.

## Ánh xạ dữ liệu thiết kế vào BoM

Dữ liệu thiết kế có thể được chuyển từ Altium Designer vào Excel Bill Of Materials, bằng cách bao gồm các câu lệnh đặc biệt trong mẫu Excel được sử dụng để tạo BOM.

Khi tạo mẫu Hóa đơn nguyên vật liệu trong Excel, có thể sử dụng kết hợp Trường và Cột để chỉ định bối cảnh mong muốn. Một số mẫu ví dụ được cung cấp cùng với Altium Designer, trong \Templates thư mục của tệp người dùng cài đặt. Dưới đây là danh sách các trường có sẵn: