## Construirea ierarhică a arhitecturilor în Verilog

Oprițoiu Flavius flavius.opritoiu@cs.upt.ro

18 septembrie 2023

### Ierarhii în Verilog

#### Obiective:

- Deprinderea modului de instanțiere în Verilog
- Construirea ierarhiei unui design

#### Proiectarea ierarhică

- Facilitează proiectarea arhitecturilor complexe
- Promovează reutilizarea componentelor

*Instanță*: copie a unui modul utilizată într-un design mai larg. O instantă are:

- Un modul: definește instanța respectivă.
- Un container: designul în care instanța este creată.

Crearea unei instanțe noi este numită instanțiere.

#### Instanțiere

Pentru a crea o instanță sunt necesare următoarele elemente:

- numele modulului care se va instanția
- numele instanței (o diferențiază de alte instanțe ale aceluiași modul)
- lista de conexiuni

Lista de conexiuni specifică semnalele din container care sunt legate la porturile instanței.


O conexiune este specificată prin:

- .<module\_port>(<container\_signal>), în care
  - module\_port este un port al instanței
  - container\_signal este un semnal din container (poate fi un port al acestuia)

#### Multiplexor 4-la-1

Exercițiu: Construiți un multiplexor 4-la-1 din multiplexoare 2-la-1.

*Soluție*: Multiplexorul 4-la-1, *mux\_2s*, utilizează multiplexoare 2-la-1, *mux*, cu intrările și eișirile descrise în diagrama de mai jos:



Codul Verilog care implementează arhitectura precedentă:

```
1 module mux (
                                mux inst1 (
2 input s, i1, i0,
                                   .i0(d[0]),
                            21
                                   .i1(d[1]),
3 output m
                                   .s(s[0]),
4 );
                                  .m(f)
  always @ (*)
                            25 );
    if(s) m = i1;
                            26 mux inst2 (
     else m = i0:
                                   .i0(d[2]),
                            27
   endmodule
                                   .i1(d[3]),
                                   .s(s[0]),
  module mux_2s (
                                   .m(g)
11
  input [3:0] d,
12
                            31
  input [1:0] s,
                            mux inst3 (
13
                                   .iO(f),
14 output o
                            33
                                   . i1(g),
  );
15
                                   .s(s[1]),
17 wire f:
                                   .m(o)
    wire g;
18
                            37
                               endmodule
```


Instanța din liniile 20-25 ale slideului anterior are următoarele componente:

- modulul de instanțiat este mux (trebuie să fie numele unui modul existent)
- numele instantei este mux1,

lista de conexiuni, între paranteze rotunde (mai multe detalii în slide-ul următor)

```
20 mux inst1 (
21 .i0(d[0]),
22 .i1(d[1]),
23 .s(s[0]),
24 .m(f)
25 ):
```

Diagramă bloc care evidențiază instanța *inst1* și lista sa de




#### Elementele primei conexiuni:

- i0 port al modulului instanțiat
- d[0] semnal din container (d[0] este port al containerului) la care portul i0 este conectat

#### Firele interne leagă instanțele interne


- conectează ieșirea unei instanțe la intrarea altei instanțe
- declarate în interiorul containerului ca semnale de tip wire



Declarația firelor interne din arhitectura mux\_2s:



18 wire



Codul Verilog de mai jos:

- ullet conectează ieșirea m a instanței lui inst1 la firul f (stânga)
- conectează intrarea *i0* a instanței *inst3* la firu\ f (dreapta)


Notă: Lățimile portului și firului de conexiune trebuie să fie egale!

```
mux inst3
   mux mux1 (
20
                                     32
      .i0(d[0]),
21
                                            .i0(f),
                                     33
      .i1(d[1]),
22
                                            . i1(g),
                                     34
      .s(s[0]),
23
                                            .s(s[1]),
                                     35
       .m(f)
24
                                            .m(o)
                                     36
                                     37
```

#### Decodor cu 3 linii de selecție și intrare de enable

Exercițiu: Construiți un decodificator cu 3 linii de selecție, intrare de enable și ieșiri active la 0, folosind modulul dec\_2x4 de laic (slide 12).

Soluție: Arhitectura este ilustrată mai jos:



## Decodor cu 3 linii de selecție și intrare de enable (contin.)

Codul Verilog care implementează arhitectura anterioară:

```
module dec_3x8 (
2 input e,
3 input [2:0] s,
4 output [7:0] y
  );
    dec_2x4 i1
      .s(s[1:0]),
       .e(e \& s[2]),
      .y(y[7:4])
11
  dec_2x4 i2 (
13
    .s(s[1:0]),
       .e(e \& (~s[2])),
       .y(y[3:0])
16
17
   endmodule
18
```