Arhitectura Calculatoarelor

Oprițoiu Flavius flavius.opritoiu@cs.upt.ro

4 Decembrie 2024 11 Decembrie 2024

Cap. 4 Analiza Funcțională și Sinteza Dispozitivelor de Înmulțire Binară

4.1 - Metode de înmultire

Un înmulțitor calculează produsul $P = X \cdot Y$, unde

- operandul X se numește înmulțitor,
- operandul Y se numește deînmulțit

Se consideră operanzii fără semn X și Y, pe 4 biți:

$$X = 11_{(10)} = 1011_{(2)}$$

$$Y = 12_{(10)} = 1100(2)$$

Investiție hardware:

- 2 registre pe 4 biţi pentru X şi Y
- sumator multi-operand
- "gating"-ul deînmulțitului

(B): Păstrarea fixă a produselor parțiale

B): Păstrarea fixă a produselor parțiale (continuare)

Înmulțirea este realizată printr-o secvență de pași, cu pasul de iterație:

$$P_{i+1} = P_i + x_i \cdot Y \cdot 2^i$$
, pentru $i \ge 0, P_0 := 0$

 P_i este un produs parțial și expresia $x_i \cdot Y \cdot 2^i$ este un produs de 1 bit.

Investitie hardware:

- 2 registre de 4 biți pentru X și Y
- registru de 8 biți pentru produsele parțiale
- sumator pe 8 biţi
- mecanism de aliniere a produselor de 1 bit

(C): Păstrearea fixă a produselor de 1 bit

	1	1	0	0	Y	
	1	0	1	1	$= x_3 x_2 x_1 x_0 X$	
0000	0	0	0	0	$P_0 := 0$	1.
	1	1	0	0	x ₀ Y	+
0000	1	1	0	0	$P_0 := P_0 + x_0 Y$	
000	0	1	1	0	0 $P_1 := P_0 \cdot 2^{-1}$	1.
	1	1	0	0	x ₁ Y	+
001	0	0	1	0	0 $P_1 := P_1 + x_1 Y$	
00	1	0	0	1	0 0 $P_2 := P_1 \cdot 2^{-1}$	1.
	0	0	0	0	x ₂ Y	+
00	1	0	0	1	0 0 $P_2 := P_2 + x_2 Y$	
0	0	1	0	0	1 0 0 $P_3 := P_2 \cdot 2^{-1}$	1.
	1	1	0	0	x ₃ Y	—
1	0	0	0	0	1 0 0 $P_3 := P_3 + x_3 Y$	
	1	0	0	0	$0 \ 1 \ 0 \ 0 \ \ P_4 := P_3 \cdot 2^{-1}$	= P

(C): Păstrarea fixă a produselor de 1 bit (continuare)

Înmulțirea este realizată printr-o secvență de pași, cu pasul de iteratie:

$$\begin{cases} P_i = P_i + x_i \cdot Y \\ P_{i+1} = P_i \cdot 2^{-1} \end{cases}, \text{ pentru } i \ge 0, P_0 := 0$$

Investitie hardware:

- 2 registre de 4 biti pentru X și Y
- registru de 8 biți pentru produsele parțiale cu facilitate de deplasare la dreapta
- sumator pe 4 biţi

Fie X și Y 2 numere fracționare, pe 8 biți, reprezentate în S.-M.


Produsul $P = X \cdot Y$ este un număr fracționar în SM, pe 16 biți

$$P = p_{15}$$
 . p_{14} p_{13} ... p_2 p_1 p_0

- ▶ Most Significant Bit (MSB) este semnul: $p_{15} = x_7 \oplus y_7$
- ▶ părțile de magnitudine ale operanzilor au 7 biți \Rightarrow magnitudinea produsului va avea 14 biți: p_{14} , p_{13} , ..., p_1
- ▶ al 16-lea bit este p_0 și are valoarea 0

```
multiplier 2
             declare register A[7:0], Q[7:0], M[7:0], COUNT[2:0];
             declare bus INBUS[7:0], OUTBUS[7:0];
  \begin{array}{ll} \textit{BEGIN}: & A := 0, \textit{COUNT} := 0, \\ \textit{INPUT}: & M := \textit{INBUS}; \end{array} \right\} \leftarrow \cdots - \{c_0\}
             Q := INBUS; \langle ---- \{ c_1 \} \rangle
  TEST1: if Q[0] = 0 then go to RSHIFT,
    ADD: \overline{A}[7:0] := \overline{A}[6:0] + M[6:0]; \leftarrow \{c_2\}
   SHIFT: A[7] := 0, A[6:0].Q := A.Q[7:1],

INCR.: COUNT := COUNT + 1;
 RSHIFT:
   TEST2:
             if COUNT7 \neq 1 then go to TEST1,
             \overline{A[7]} := Q[0] \text{ exor } \overline{M[7]}, \overline{Q[0]} := 0; \leftarrow ---- \{c_4\}
    SIGN:
OUTPUT: OUTBUS := \overline{A}; \leftarrow ------\{c_5\}
             OUTBUS := Q; \langle ---- \langle c_6 \rangle
              END:
```



Pseudolimbajul folosit de algoritm:

- 1. declare registers
 - ► definește regiștri; specifică numele, Ș*I* | lătimea
 - ▶ operatorul de concatenare: •; ex. A[6:0].Q := A.Q[7:1]
- 2. declare bus
 - b definește magistrale specificând iătimea
- 3. Executie sincronă:
- operații non-conflictuale: executate concurent, separate prin 9
 - 🔾 operații secvențiale: executate secvențial, separate prin 🛐

Pseudolimbajul folosit de algoritm (continuare):

- 4. Operatorul de atribuire este [8 =] și este folosit pentru încărcarea de valori binare în regiștri sau magistrale
 - $\underline{\text{exor}}$ indică o operație cablată: în $A[7] := Q[0] \underline{\text{exor}} M[7]$ este implementată printr-o poartă EXOR
- 5. Controlul fluxului de execuție:
- sald neconditionat: go to TEST1 salt conditionat: if Q[0] = 0 then go to RSHIFT
- 6. Citire/scriere simultană din/în registre:

$$A[7] := Q[0] \text{ exor } M[7], Q[0] := 0$$

▶ bit-ul Q[0] este atât citit cât și scris în același ciclu de ceas

Elementele platformei HW:

- acumulatorul A: este folosit pentru adunarea produselor de 1-bit la produsul parțial; are facilități de deplasare la dreapta; stochează biții mai semificativi ai produselor parțiale
- registrul înmulțitor Q: încărcat, inițial, cu înmulțitorul X; are facilități de deplasare la dreapta (numele Q provine de la platforma HW specifică împărțirii binare)
- registrul deînmulțit M: stochează deînmulțitul Y;
- sumatorul paralel: pe 7 biți; utilizat pentru adunarea produselor de 1-bit la produsul parțial
- contorul COUNT: păstrează evidența numărului de iterații executate
- ▶ unitatea de control generează semnalele de control (c₀, ..., c₆, END) în secvența corectă de execuție a algoritmului

Algoritmul folosește metoda a 3-a de înmulțire (păstrarea fixă a produselor de 1-bit):

$$\begin{cases} P_i = P_i + x_i \cdot Y & \longrightarrow \text{ etichetele TEST1 si ADD} \\ P_{i+1} = P_i \cdot 2^{-1} & \longrightarrow \text{ eticheta RSHIFT} \end{cases}$$

Produsele parțiale:

- până la setarea semnului rezultatului, (eticheta SIGN), toate produsele parțiale sunt pozitive, reprezentate în S.-M., independent de semnele operanzilor
- la începutul algoritmului, P_0 ocupă registrul A ($P_0 := 0$)
- ▶ după prima iterație, P_1 ocupă întreg registrul A și MSB-ul lui Q (P_1 este în A[7 : 0].Q[7])
- ▶ după a doua iterație, P_2 ocupă întreg A-ul și primii 2 MSBs ai lui Q (P_2 este în A[7 : 0].Q[7 : 6])
- ▶ în general, P_{i+1} ocupă un bit suplimentar în Q la fiecare nouă iterație; aceasta se petrece la eticheta RSHIFT, unde A concatenat cu Q este deplasat la dreapta

În fiecare iterație, registrul Q este deplasat la dreapta:

- la începutul algoritmului, Q[0] conține pe x_0
- după prima iterație, Q[0] conține pe x_1
- după a doua iterație, Q[0] conține pe x_2
- \Rightarrow în oricare iterație, bitul curent al lui X, x_i , se află în Q[0]. Acesta este motivul pentru care la TEST1, algoritmul testează bitul Q[0].

Sumator paralel:

- pe 7 biți pentru că produsul parțial P_i și deînmulțitul Y sunt în S.-M. iar în S.-M. adunarea nu poate calcula semnul rezultatului în mod corect
- transportul de ieșire al adunării este stocat în A[7]
 - ► ⇒ se evită *overflow*-ul

Contorul:

- numără 7 iteratii:
 - ▶ pentru că magnitudinea înmulțitorului X are o lățime de 7 biți
- ▶ incrementat la eticheta RSHIFT
- > semnalul COUNT7 este activat când conținutul numărătorului este 7 ($7_{(10)}=111_{(2)}$)

Unitatea de control:

- secvențiază operațiile prin activarea semnalelor de control (c₀, ..., c₆, END)
- ▶ în fiecare ciclu de tact, cel puțin un semnal de control este activat
- semnalele de control sunt reprezentate prin linie întreruptă
 - ----
- liniile de date sunt reprezentate prin linie solidă ———

Se consideră operanzii pe 4 biți, în S.-M., fracționari:


$$X = -0.625 = -5 \cdot 2^{-3} = 1.101_{S.-M.}$$

 $Y = -0.875 = -7 \cdot 2^{-3} = 1.111_{S.-M.}$

Produsul P ai celor 2 operanzi, reprezentat în S.-M., pe 8 biți:

$$P = X \cdot Y = (-5 \cdot 2^{-3}) \cdot (-7 \cdot 2^{-3}) = 35 \cdot 2^{-6}$$

= 0.1000110_{S.-M.}



Se consideră operanzii pe 4 biți, în S.-M., întregi:

$$X = -6 = 1110._{S.-M.}$$

 $Y = +7 = 0111._{S.-M.}$

Produsul P ai celor 2 operanzi este obținut ca:

$$P = X \cdot Y = -6 \cdot +7 = -35$$

= 10101010._{S.-M.}

