## Arhitectura Calculatoarelor

Oprițoiu Flavius flavius.opritoiu@cs.upt.ro

25 Octombrie 2023 1 Noiembrie 2023 8 Noiembrie 2023 15 Noiembrie 2023

# Cap. 2 Analiza funcțională și sinteza dispozitivelor de adunare și scădere, binară și zecimală

#### 2.1 - Sumatoare seriale

#### Sumator serial:

- Adună o pereche de biți ai celor 2 operanzi, în fiecare ciclu de ceas.
- Avantaje:
  - Suprafața ↓; consum de energie ↓; frecvența de operare ↑;
- Dezavantaj:
  - ► Latența rezultatului final ↑;


```
Tipuri de sumatoare seriale : 

LSDF (Least significant digit first)

MSDF (Most significant digit first)
```

LSDF:

Simbolul sumatorului serial:




Propagarea transportului: utilizează starea internă a adunătorului

$$\Rightarrow$$
 2 stări interne  $< \frac{S_0}{S_1}$  : fără propagare de carry din rangul anterior

#### Etapele sintezei unui sumator serial

(A) Diagrama de tranziție:



(B) Tabelul de stări:

Cfg. intrare	(x,y)			
Stare	00	01	11	10
S <sub>0</sub>	$S_0$ 0	$S_0$ 1	$S_1$ 0	$S_0$ 1
$S_1$	$S_0$ 1	$S_1$ 0	$S_1$ $1$	$S_1$ 0


- (C) Codificarea stărilor:
- numărul minim de variabile de stare care pot codifica stările
  - ▶ pentru s stări, numărul minim de variabile de stare este  $\lceil log_2 s \rceil$
  - ▶ ⇒ pentru sumatorul serial (având s=2), este necesară doar o variabilă de stare ( $\lceil log_2 s \rceil = \lceil log_2 2 \rceil = 1$ )

 $w < 0 : \operatorname{codifică} S_0$  $1 : \operatorname{codifică} S_1$ 

# (D) Tabel de tranziție:


Cfg. intrare	(x,y)			
Var. stare, w	00	01	11	10
0	0 0	0 1	1 0	0 1
1	0 1	1 0	1	1 0

- (E) Tabele de excitație:
- b dependent de tipul elementelor de stocare utilizate



intrari			ieșiri	
w	X	y	D	Z
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0

Intrări



$Q(t+1)=J\cdot Q(t)+K\cdot Q(t)$						
Ir	Intrări			leşiri		
W	X	y	J	K	Z	
0	0	0	0	*	0	
0	0	1	0	*	1	
0	1	0	0	*	1	
0	1	1	1	*	0	
1	0	0	*	1	1	
1	0	1	*	0	0	
1	1	0	*	0	0	
1	1	1	*	0	1	

(F) Ecuațiile de ieșire și feedback:

Ecuatiile de iesire:


$$Z = \overline{w} \cdot \overline{x} \cdot y + \overline{w} \cdot x \cdot \overline{y} + w \cdot \overline{x} \cdot \overline{y} + w \cdot x \cdot y$$


$$= \overline{w} \cdot (\overline{x} \cdot y + x \cdot \overline{y}) + w \cdot (\overline{x} \cdot \overline{y} + x \cdot y)$$

$$= \overline{w} \cdot (x \oplus y) + w \cdot (\overline{x} \oplus y)$$


$$Z = w \oplus x \oplus y$$

#### Ecuațiile feedback:






G Sinteza sumatorului serial:



Folosind flip-flop-uri de tip J-K




#### 2.2 - Sumatoare și scăzătoare paralele


#### 2.2.1 - Sumatoare paralele bazate pe propagarea serială a transportului

Ripple Carry Adder (RCA): utilizează celule dedicate de însumare pentru fiecare rang binar

propagarea carry-ului: către poziția mai semnificativ (la stânga) Arhitectură RCA pe n biti:



Simbolul unui sumator RCA pe n biți:



Full Adder Cell (FAC):

► simbol:

 $c_{i+1} \leftarrow FAC \leftarrow c_i$ 

		Xi	y <sub>i</sub>	
Inputs			Ou	tputs
Χį	Уi	Ci	Zi	$c_{i+1}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

tabel de adevăr:


ecuatiile iesirilor:

$$\begin{cases}
z_i = x_i \oplus y_i \oplus c_i \\
c_{i+1} = x_i \cdot y_i + x_i \cdot c_i + y_i \cdot c_i
\end{cases}$$

Sinteza FAC:

A porți de tip EXOR, AND, OR:


B porți de tip EXOR, NAND:



Sinteza FAC:

(C) multiplexoare:

D porți de tip NAND:




Dacă  $c_0 = 0 \Rightarrow$  cea mai din dreapta FAC poate fi simplificată:

ecuațiile ieșirilor: 
$$\begin{cases} z_0 = x_0 \oplus y_0 \oplus c_0 = x_0 \oplus y_0 \\ c_1 = x_0 \cdot y_0 + x_0 \cdot c_0 + y_0 \cdot c_0 = x_0 \cdot y_0 \end{cases}$$

simbol:


Sinteza Half Adder Cell (HAC):

A') porți de tip EXOR, AND:



Sinteza HAC:

(B') porți de tip NOR



justificare implementare:

$$z_{0} = x_{0} \oplus y_{0} = x_{0} \cdot \overline{y_{0}} + \overline{x_{0}} \cdot y_{0} = x_{0} \cdot (\overline{x_{0}} + \overline{y_{0}}) + y_{0} \cdot (\overline{x_{0}} + \overline{y_{0}})$$


$$= (x_{0} + y_{0}) \cdot (\overline{x_{0}} + \overline{y_{0}}) = \overline{(x_{0} + y_{0}) \cdot (\overline{x_{0}} + \overline{y_{0}})}$$

$$= \overline{x_{0} + y_{0}} + \overline{\overline{x_{0}} + \overline{y_{0}}}$$

$$c_{1} = x_{0} \cdot y_{0} = \overline{x_{0} \cdot y_{0}} = \overline{x_{0} + \overline{y_{0}}}$$

Sinteza HAC:

(C') porți de tip NAND



justificare implementare:

$$z_{0} = \underbrace{x_{0} \oplus y_{0} = x_{0} \cdot \overline{y_{0}} + \overline{x_{0}} \cdot y_{0} = x_{0} \cdot (\overline{x_{0}} + \overline{y_{0}}) + y_{0} \cdot (\overline{x_{0}} + \overline{y_{0}})}_{= \overline{x_{0} \cdot (\overline{x_{0}} + \overline{y_{0}}) + y_{0} \cdot (\overline{x_{0}} + \overline{y_{0}})}} = \overline{x_{0} \cdot \overline{x_{0} \cdot \overline{y_{0}}} \cdot \overline{y_{0}} \cdot \overline{y_{0}} \cdot \overline{y_{0}} \cdot \overline{y_{0}}}$$

$$c_{1} = x_{0} \cdot y_{0} = \overline{x_{0} \cdot y_{0}}$$


#### Calea critică:

- calea de propagare din intreg circuitul corespunzatoare intarierii maxime de propagare a semnalelor
  - orice element de circuit furnizeaza semnalele de iesire cu o intarziere in raport cu semnalele de la intrare

#### Ipoteze simplificatoare:

- orice poarta primitiva are latența 1d (o unitate de timp)
  - ▶ indiferent de numărul de intrări si timpul portii primitive
- ▶ inversoarele nu introduc întârzieri (au intarziere 0d)
- porțile EXOR au latență de 2d (Q: de ce ?)
- toți operanzii sunt disponibili la momentul *0d*

## Calea critică pentru un RCA pe 2 biți:



Întârizerea unui segment RCA pe n biți:

$$\begin{array}{l} D_{RCA}^{c_{out}} = 2nd \\ D_{RCA}^{z} = 2nd \end{array}$$

#### Condiții speciale ale adunării:

- rezultat nul
- carry out (transport) generat din rangul mai semnificativ
- rezultat negativ
- overflow

#### Overflow aritmetic:

rezultatul operației aritmetice depășește capacitatea de stocare

Determinarea condiției de overflow la adunarea numerelor cu semn:

▶ operanzii X şi Y, pe n biţi, în C2

Z: rezultatul adunării lui X și Y

ightharpoonup semnele celor 3 numere:  $x_{n-1}, y_{n-1}$  și  $z_{n-1}$ 

 $\triangleright$  simbol overflow:  $\nu$ 

Tabel de adevar pentru determinarea condiției de overflow:

	Inputs	Outputs		
$x_{n-1}$	$y_{n-1}$	$c_{n-1}$	$z_{n-1}$	ν
0	0	0	0	0
0	0	1	1	1
0	1	0	1	0
0	1	1	0	0
1	0	0	1	0
1	0	1	0	0
1	1	0	0	1
1	1	1	1	0

Forma minimă a condiției de overflow este obținuta ca:

$$\nu = \overline{x_{n-1}} \cdot \overline{y_{n-1}} \cdot c_{n-1} + x_{n-1} \cdot y_{n-1} \cdot \overline{c_{n-1}}$$

Condiția de overflow pentru adunarea numerelor cu semn poate fi exprimată într-o forma mai simplă

Identităti booleene utile:

- $I_1$ :  $(A \oplus B) \cdot C = A \cdot C \oplus B \cdot C$
- $I_2$ :  $(A+B)=A\oplus B\oplus A\cdot B$
- $I_2': A \oplus B = (A+B) \oplus A \cdot B$

Forma simplificată a condiției de overflow este obținuta ca:

$$\nu = \overline{x_{n-1}} \cdot \overline{y_{n-1}} \cdot c_{n-1} + x_{n-1} \cdot y_{n-1} \cdot \overline{c_{n-1}}$$

$$\stackrel{l}{=} \overline{x_{n-1}} \cdot \overline{y_{n-1}} \cdot c_{n-1} \oplus x_{n-1} \cdot y_{n-1} \cdot \overline{c_{n-1}}$$

$$= \overline{x_{n-1}} \cdot \overline{y_{n-1}} \cdot c_{n-1} \oplus x_{n-1} \cdot y_{n-1} \cdot (1 \oplus c_{n-1})$$

$$\stackrel{l}{=} \overline{x_{n-1}} \cdot \overline{y_{n-1}} \cdot c_{n-1} \oplus x_{n-1} \cdot y_{n-1} \cdot c_{n-1} \oplus x_{n-1} \cdot y_{n-1}$$

$$\stackrel{l}{=} (\overline{x_{n-1}} \cdot \overline{y_{n-1}} \oplus x_{n-1} \cdot y_{n-1}) \cdot c_{n-1} \oplus x_{n-1} \cdot y_{n-1}$$

$$\stackrel{l'}{=} (\overline{x_{n-1}} \cdot \overline{y_{n-1}} + x_{n-1} \cdot y_{n-1}) \cdot c_{n-1} \oplus x_{n-1} \cdot y_{n-1}$$

$$= (x_{n-1} \oplus y_{n-1} \oplus 1) \cdot c_{n-1} \oplus x_{n-1} \cdot y_{n-1}$$


$$\stackrel{l}{=} x_{n-1} \cdot c_{n-1} \oplus y_{n-1} \cdot c_{n-1} \oplus x_{n-1} \cdot y_{n-1} \oplus c_{n-1}$$

$$\stackrel{l'}{=} (x_{n-1} \cdot c_{n-1} + y_{n-1} \cdot c_{n-1} + x_{n-1} \cdot y_{n-1}) \oplus c_{n-1}$$

$$\nu = c_n \oplus c_{n-1}$$

22 / 112

Sumator RCA pentru numere pe n biți cu generarea condițiilor speciale ale adunării:



#### Adunarea cu o constantă:

- se consideră doar constante impare
- Întrebare: de ce?▶ operanzii X și Y pe n biți
- Y constant

$$\begin{cases} X = x_{n-1}x_{n-2}\cdots x_0 \\ Y = y_{n-1}y_{n-2}\cdots y_0 \\ Z = X + Y \end{cases}$$

dacă 
$$y_i = 0$$
: 
$$\left\{ \begin{array}{ll} z_i = & x_i \oplus \emptyset \oplus c_i = & x_i \oplus c_i \\ c_{i+1} = & x_i \oplus 0 + x_i \cdot c_i + 0 \end{array} \right.$$

dacă 
$$y_i = 1$$
: 
$$\left\{ \begin{array}{ccc} z_i = & x_i \oplus 1 \oplus c_i = & \overline{x_i} \oplus c_i \\ c_{i+1} = & x_i \cdot 1 + x_i \cdot c_i + 1 \cdot c_i = & x_i + c_i \end{array} \right\} \text{HAC*}$$


Exemplu de adunare cu o constantă având operanzi pe 6 biți:

- $X = x_5 x_4 x_3 x_2 x_1 x_0$
- $Y = y_5 y_4 y_3 y_2 y_1 y_0$  operand constant
  - fie  $Y = 110100_2$
- ightharpoonup Z = X + Y, cu  $c_0 = 0$

Cei mai puțin semnificativi 3 biți ai lui Z sunt determinați astfel:

$$z_0 = x_0 \oplus 0 \oplus 0 = x_0$$
  $c_1 = x_0 \cdot 0 + x_0 \cdot 0 + 0 \cdot 0 = 0$   
 $z_1 = x_1 \oplus 0 \oplus 0 = x_1$   $c_2 = x_1 \cdot 0 + x_1 \cdot 0 + 0 \cdot 0 = 0$   
 $z_2 = x_2 \oplus 1 \oplus 0 = \overline{x_2}$   $c_3 = x_2 \cdot 1 + x_2 \cdot 0 + 1 \cdot 0 = x_2$ 

Pentru celelalte ranguri ale lui Z se folosesc celule HAC si HAC\*:



Obiectiv: utilizarea sumatoarelor binare

(A) Adunare BCD:

Fie  $X_i, Y_i, Z_i$  cifre BCD,  $Z_i$  reprezentând cifra sumă a lui  $X_i + Y_i$ 

$$X_i = x_3x_2x_1x_0, Y_i = y_3y_2y_1y_0, Z_i = z_3z_2z_1z_0$$

$$X_i + Y_i < rac{Z_i}{c_{i+1}}$$
 : cifra sumă semnificativă

dacă 
$$X_i + Y_i < 10$$
  $< \frac{Z_i = X_i + Y_i}{c_{i+1} = 0}$ 

dacă 
$$X_i+Y_i\geq 10$$
  $< c_{i+1}=1$ 

Pentru cazul  $X_i + Y_i \ge 10$ , scăderea lui 10 din  $X_i + Y_i$  este interpretată ca un pas de corectie.

Adunând  $X_i$  și  $Y_i$  (2 numere pe 4 biți) se obține un rezultat pe 5 biți:  $X_i + Y_i = c^* z_3^* z_2^* z_1^* z_0^*$ .

Pentru că doar cazul  $X_i + Y_i \geq 10$  necesită corecție, se impune analiza acestuia. În acest sens, inegalitatea  $X_i + Y_i \geq 10$  devine  $c^*z_3^*z_2^*z_1^*z_0^* \geq 10$ , inegalitate din urmă care poate fi rescrisă astfel:

$$\begin{cases} 10 \le c^* z_3^* z_2^* z_1^* z_0^* < 16 & \text{(condiția C1), SAU} \\ c^* z_3^* z_2^* z_1^* z_0^* \ge 16 & \text{(condiția C2)} \end{cases}$$

Condiția C1 implică:

$$\left\{egin{array}{ll} c^\star=0 & ext{, SI} \ z_3^\star z_2^\star z_1^\star z_0^\star \geq 10 \end{array}
ight.$$

Pentru rezolvarea inegalității  $z_3^\star z_2^\star z_1^\star z_0^\star \geq 10$ , în urma minimizării se obține următoarea expresie booleană:  $z_3^\star \cdot z_2^\star + z_3^\star \cdot z_1^\star = 1$ 

Condiția C1 poate, deci, fi rescrisă în forma următoare:

$$\overline{c^{\star}}\cdot \left(z_3^{\star}\cdot z_2^{\star}+z_3^{\star}\cdot z_1^{\star}\right)$$

Inegalitatea asociată condiției C2,  $c^*z_3^*z_2^*z_1^*z_0^* \geq 16$ , este adevărată dacă:

$$c^{\star}=1$$

Expresia booleană de identificare a cazului  $X_i + Y_i \ge 10$  se obține ca disjuncție logică a condițiilor C1 și C2:

$$X_{i} + Y_{i} \ge 10 \equiv c^{*} + \overline{c^{*}} \cdot (z_{3}^{*} \cdot z_{2}^{*} + z_{3}^{*} \cdot z_{1}^{*})$$
$$= c^{*} + z_{3}^{*} \cdot z_{2}^{*} + z_{3}^{*} \cdot z_{1}^{*}$$

Scăderii valorii 10 din expresia lui  $X_i + Y_i$  pentru obținerea cifrei sumă curentă, are ca rezultat un număr binar pe 4 biți. Astfel

$$(X_i + Y_i - 10) \mod 2^4 = (X_i + Y_i + 16 - 10) \mod 2^4$$
  
=  $(X_i + Y_i + 6) \mod 2^4$ 

Scăderea lui 10, pe 4 biți, poate fi implementată prin adunarea lui 6 ignorând transportul de ieșire din rangul cel mai semnificativ.

Corecția lui  $Z_i$  depinde de următoarea condiție booleană:

$$c^{\star} + z_{3}^{\star} \cdot z_{2}^{\star} + z_{3}^{\star} \cdot z_{1}^{\star}$$

$$\begin{vmatrix} 1 \\ (X_{i} + Y_{i} \ge 10) \end{vmatrix} \Rightarrow \begin{cases} Z_{i} = z_{3}^{\star} & z_{2}^{\star} & z_{1}^{\star} & z_{0}^{\star} & + \\ & 0 & 1 & 1 & 0 & (6) \end{cases}$$

$$c_{i+1} = 1$$

$$c_{i+1} = 1$$

$$c_{i+1} = 1$$

$$c_{i+1} = 0$$


$$c_{i+1} = 0$$

Transportului de ieșire, 
$$c_{i+1}$$
 se obține ca:  $c_{i+1} = c^{\star} + z_3^{\star} \cdot z_2^{\star} + z_3^{\star} \cdot z_1^{\star}$ 

Stagiul de corecție pt. 
$$Z_i$$
 devine:  $Z_i = \begin{array}{cccc} Z_i^\star & z_2^\star & z_1^\star & z_0^\star & + \\ 0 & c_{i+1} & c_{i+1} & 0 \end{array}$ 

31 / 112


Sumatorul pentru tetrade BCD:



având simbolul:



Sumator pentru numere BCD a câte k-cifre:



(B) Adunare E3:

Fie  $X_{i_{E3}}$ ,  $Y_{i_{E3}}$ ,  $Z_{i_{E3}}$  cifre E3,  $Z_{i_{E3}}$  fiind cifra sumă a  $X_{i_{E3}} + Y_{i_{E3}}$ 

$$X_{i_{E3}} = x_3 x_2 x_1 x_0, \ Y_{i_{E3}} = y_3 y_2 y_1 y_0, \ Z_{i_{E3}} = z_3 z_2 z_1 z_0$$

Fiecărei din cele 3 cifre E3 îi corespunde câte o cifră BCD:

$$X_{i_{E3}} = X_i + 3$$
,  $Y_{i_{E3}} = Y_i + 3$ ,  $Z_{i_{E3}} = Z_i + 3$   
 $X_i, Y_i, Z_i$  sunt cifre BCD

$$X_{i_{E3}} + Y_{i_{E3}} < rac{Z_{i_{E3}}}{c_{i+1}}$$
 : transportul către cifra mai semnificativă

dacă 
$$X_i + Y_i < 10$$
  $\left\langle \begin{array}{c} Z_i = X_i + Y_i \big|_{+6} \Rightarrow Z_{i_{E3}} = X_{i_{E3}} + Y_{i_{E3}} - 3 \\ c_{i+1} = 0 \end{array} \right.$ 

dacă 
$$X_i + Y_i \ge 10$$
  $Z_i = X_i + Y_i - 10 \big|_{+6} \Rightarrow Z_{i_{E3}} = X_{i_{E3}} + Y_{i_{E3}} - 13$ 

Pentru ambele cazuri  $Z_{i_{E3}}$  necesită câte un pas de corecție.

Condiția care diferențiază cele 2 cazuri, poate fi rescrisă astfel:

$$X_i + Y_i \ge 10 \big|_{+6} \Rightarrow X_{i_{E3}} + Y_{i_{E3}} \ge 16$$

Adunând  $X_{i_{E3}}$  și  $Y_{i_{E3}}$  (2 numere pe 4 biți) se obține un rezultat pe 5 biți:  $X_{i_{E3}}+Y_{i_{E3}}=c''z_3''z_2''z_1''z_1''$ .

Ținând cont de formatul binar pe 5 biți al sumei  $X_{i_{E3}} + Y_{i_{E3}}$  de mai sus, condiția care diferențiază cele 2 cazuri de corecție devine:

$$X_{i_{E3}} + Y_{i_{E3}} \ge 16 \equiv c'' = 1$$

Se poate demonstra faptul că scăderea lui 3 pe 4 biți poate fi realizată prin adunarea lui 13 cu ignorarea transportului de ieșire din rangul cel mai semnificativ (a se vedea discuția privind scăderea valorii 10 pe 4 biți la adunarea BCD). În mod simetric, scăderea lui 13 pe 4 biți poate fi realizată prin adunarea lui 3 cu ignorarea transportului de ieșire din rangul cel mai semnificativ.

Corecția lui  $Z_{i_{E3}}$  depinde de următoarea condiție booleană:

$$c'' \begin{cases} 1 \\ (X_i + Y_i \ge 10) \end{cases} \Rightarrow \begin{cases} Z_{i_{E3}} = z_3'' & z_2'' & z_1'' & z_0'' & + \\ 0 & 0 & 1 & 1 & (3) \end{cases}$$

$$c_{i+1} = 1$$

$$(X_i + Y_i < 10) \Rightarrow \begin{cases} Z_{i_{E3}} = z_3'' & z_2'' & z_1'' & z_0'' & + \\ 1 & 1 & 0 & 1 & (13) \end{cases}$$

$$c_{i+1} = 0$$


Transportului de ieșire,  $c_{i+1}$  se obține ca:  $c_{i+1} = c''$ 

Stagiul de corecție pentru  $Z_{i_{E3}}$  devine:


$$Z_{i_{E3}} = \begin{array}{cccc} z_3'' & z_2'' & z_1'' & z_0'' & + \\ \hline c_{i+1} & \overline{c_{i+1}} & c_{i+1} & 1 \end{array}$$

# 2.2.2 - Sumatoare zecimale bazate pe propagarea serială a transportului (contin.)

# Sumatorul pentru tetrade E3:




având simbolul:



# 2.2.2 - Sumatoare zecimale bazate pe propagarea serială a transportului (contin.)

Pentru adunarea operanzilor în E3 pe k-cifre zecimale se conecteaza k sumatoare de tetradă E3, înlănțuite prin lanțul de transport (vezi sumatorul pentru operanzi pe k-cifre zecimale, reprezentați în BCD).



Avantajele adunării în E3:

- transportul de iesire generat mai rapid
  - ▶ ⇒ adunarea va fi efectuată mai rapid
- poate utiliza sumatoare binare
  - este necesar accesul la transporturile generate între tetrade


## 2.2.3 - Scazatoare bazate pe propagarea seriala a transportului/imprumutului

#### Operația de scădere:

- $\blacktriangleright$  X: scăzător,  $X = x_{n-1}x_{n-2}\cdots x_1x_0$
- ightharpoonup Y: descăzut,  $Y = y_{n-1}y_{n-2}\cdots y_1y_0$
- ightharpoonup difereța celor 2 operanzi: Z = Y X

Modalități de realizare a operației de scădere

(A) Utilizând sumatoare binare: Y - X = Y + (-X)




$$s < 1: Z = Y + \overline{X} + 1 = Y - X$$
  
 $0: Z = Y + X + 0 = Y + X$ 

B) Scăzătoare dedicate


Utilizarea celulelor Full Subtracter Cells (FSCs):

- transportul este înlocuit de împrumut
- operație implementată:

$$y_i - x_i - b_i < \frac{z_i}{b_{i+1}}$$



Arhitectură de scăzător pe n biți:



FSC:

► tabel de adevăr:

Inputs			Outputs		
Уi	Χį	bi	Zi	$b_{i+1}$	
0	0	0	0	0	
0	0	1	1	1	
0	1	0	1	1	
0	1	1	0	1	
1	0	0	1	0	
1	0	1	0	0	
1	1	0	0	0	
1	1	1	1	1	


ecuatiile iesirilor:

 $z_i = y_i \oplus x_i \oplus b_i$ 

$z_i \setminus x$	<i>x<sub>i</sub></i> , <i>b<sub>i</sub></i> 00 01 11 10						
y <sub>i</sub>	00	01	11	10			
0	0	1	0	1			
1	1	0	1	0			

$$b_{i+1} = \overline{y_i} \cdot b_i + \overline{y_i} \cdot x_i + b_i \cdot x_i$$

Sinteza FSC, utilizând porți de tip EXOR, AND, OR, INV:



Se consideră:

 $Y^{(k)}, X^{(k)}$  2 numere BCD pe k-cifre

$$Y^{(k)} = Y_{k-1} Y_{k-2} \cdots Y_0$$

$$X^{(k)} = X_{k-1}X_{k-2}\cdots X_0$$

• cu  $Y_j$  și  $X_j$  - cifre BCD,  $\forall j \in [0, k-1]$ 

ightharpoonup și  $Z^{(k)} = Y^{(k)} - X^{(k)}$ , diferența celor 2 numere

Se definește complementul de 9 al unei cifre BCD,  $X_i$ , ca fiind:

$$\overline{X_i^{\star}} = 9 - X_i$$

Se definește complementul de 9 al numărului BCD pe k-cifre,  $X^{(k)}$ :

$$\overline{X^{\star}}^{(k)} = \overline{X_{k-1}^{\star}} \overline{X_{k-2}^{\star}} \cdots \overline{X_{0}^{\star}}$$

$$\leftarrow \langle k \rangle \text{ digits} \longrightarrow$$

$$= 9 \quad 9 \quad \cdots \quad 9 \quad -$$

$$X_{k-1} \quad X_{k-2} \quad \cdots \quad X_{0}$$

$$\overline{X^{\star}}^{(k)} = 10^{k} - 1 - X^{(k)}$$

Diferența  $Z^{(k)}$  poate fi scrisă astfel:

$$Z^{(k)} = (Y^{(k)} - X^{(k)}) \mod 10^k$$

$$= (Y^{(k)} + 10^k - 1 - X^{(k)} + 1) \mod 10^k$$

$$= (Y^{(k)} + \overline{X^*}^{(k)} + 1) \mod 10^k$$

$$Z^{(k)} = (Y^{(k)} + \overline{X^{\star}}^{(k)} + 1)$$

Proiectarea unui modul pentru determinarea complementului de 9 a unei cifre zecimale:

- ightharpoonup cifra BCD de convertit,  $X_i = x_3x_2x_1x_0$
- complementul de 9 a lui  $X_i$ :  $\overline{X_i^{\star}} = x_3^{\star} x_2^{\star} x_1^{\star} x_0^{\star}$

Tabel de adevăr al unității pentru calcularea complementului de 9:

Inputs				Outputs			
<i>X</i> 3	<i>x</i> <sub>2</sub>	$x_1$	<i>x</i> <sub>0</sub>	<i>x</i> <sub>3</sub> *	$x_2^*$	$x_1^{\star}$	<i>x</i> <sub>0</sub> *
0	0	0	0	1	0	0	1
0	0	0	1	1	0	0	0
0	0	1	0	0	1	1	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	0	0
0	1	1	0	0	0	1	1
0	1	1	1	0	0	1	0
1	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0

În urma minimizării cei 4 biți ai ieșirii au expresiile următoare:


$$x_3^{\star} = \overline{x_3 + x_2 + x_1}$$

$$x_2^{\star} = x_2 \oplus x_1$$


$$x_1^{\star} = x_1$$

$$x_0^{\star} = \overline{x_0}$$

Arhitectura și simbolul unității de calculare a complementului de 9:



Arhitectura unui scăzător pentru numere BCD pe k-cifre:



# 2.3 - Calculul paralel al sumei

#### 2.3.1 Sumator Carry Lookahead

Un sumator Carry Lookahead complet (F-CLA), este caracterizat de ecuația:

$$c_{i+1} = x_i \cdot y_i + c_i \cdot (x_i + y_i)$$
  $g_i = x_i \cdot y_i$  - variabilă generate  $p_i = x_i + y_i$  - variabilă propagate

Astfel,  $c_{i+1}$  poate fi scris ca:  $c_{i+1} = g_i + p_i \cdot c_i$ . Utilizand definiția recursivă a lui  $c_{i+1}$ , acesta devine:

$$c_{i+1} = g_i + p_i \cdot c_i$$

$$= g_i + p_i \cdot g_{i-1} + p_i \cdot p_{i-1} \cdot c_{i-1}$$


$$= \cdots$$

$$= g_i + p_i \cdot g_{i-1} + \cdots + p_i \cdot p_{i-1} \cdots p_1 \cdot g_0 + p_i \cdot p_{i-1} \cdots p_0 \cdot c_0$$

Dezavantaje: < fan-out ridicat:  $p_i$  este utilizat de i+1 termeni fan-in ridicat:  $c_{i+1}$  are i+2 termeni

⇒ Sumatoarele F-CLA operează numere de lățime redusă

Sumator F-CLA pe 2 biți:




Întârizerea F-CLA pe n biți:

$$D_{F-CLA}^{c_{out}} = 3d$$
$$D_{F-CLA}^{z} = 5d$$

Ecuația  $c_{i+1} = g_i + p_i \cdot c_i$ , poate fi interpretată prin prisma celor 2 variabile,  $p_i$  și  $g_i$  astfel:

 $g_i$ : transportul este generat "în" rangul i  $p_i$ : transportul este propagat "peste" rangul i

Cele două condiții de generare a transportului  $c_{i+1}$  pot fi simbolizate grafic astfel:



Se consideră transportul,  $c_4$  si modalitatea de exprimare recursivă a acestuia:

$$c_{4} = g_{3} + p_{3} \cdot c_{3}$$

$$= g_{3} + p_{3} \cdot g_{2} + p_{3} \cdot p_{2} \cdot c_{2}$$

$$= \cdots$$

$$= g_{3} + p_{3} \cdot g_{2} + p_{3} \cdot p_{2} \cdot g_{1} + p_{3} \cdot p_{2} \cdot p_{1} \cdot g_{0} + \underbrace{p_{3} \cdot p_{2} \cdot p_{1} \cdot p_{0}}_{P_{0,3}} \cdot c_{0}$$

Transportul  $c_4$  poate fi re-scris astfel:

$$c_4 = G_{0,3} + P_{0,3} \cdot c_0$$


În ecuația:

$$c_4 = G_{0,3} + P_{0,3} \cdot c_0$$

 $G_{0,3}$  și  $P_{0,3}$  se numesc variabile de generare, respectiv propagare, la nivel de bloc, având semnificațiile următoare:

- $ightharpoonup G_{0,3}$  indică faptul că transportul este generat în blocul de ranguri de la 0 până la 3, inclusiv
- ▶ P<sub>0,3</sub> indică faptul că transportul este propagat peste blocul de ranguri de la 0 până la 3, inclusiv

Ecuația de mai sus poate fi simbolizată grafic astfel:



Pe de altă parte, expresia extinsă a lui  $c_4$  poate fi grupată ca în ecuațiile de mai jos:

$$c_{4} = g_{3} + p_{3} \cdot g_{2} + p_{3} \cdot p_{2} \cdot g_{1} + p_{3} \cdot p_{2} \cdot p_{1} \cdot g_{0} + p_{3} \cdot p_{2} \cdot p_{1} \cdot p_{0} \cdot c_{0}$$

$$= \underbrace{g_{3} + p_{3} \cdot g_{2}}_{G_{2,3}} + \underbrace{p_{3} \cdot p_{2}}_{P_{2,3}} \cdot \underbrace{(g_{1} + p_{1} \cdot g_{0})}_{G_{0,1}} + \underbrace{p_{3} \cdot p_{2}}_{P_{2,3}} \cdot \underbrace{p_{1} \cdot p_{0}}_{P_{0,1}} \cdot c_{0}$$

Variabile de generare/propagare la nivelul unui bloc de ranguri pot fi exprimate in termenii variabilelor de propagare/generare la nivel de sub-bloc, ca în expresiile de mai jos:

$$G_{0,3} = G_{2,3} + P_{2,3} \cdot G_{0,1}$$
  
 $P_{0,3} = P_{2,3} \cdot P_{0,1}$ 


Ecuația:

$$G_{0,3} = G_{2,3} + P_{2,3} \cdot G_{0,1}$$

indică faptul că pentru a fi generat în blocul de ranguri de la 0 până la 3, transportul fie:

- este generat în blocul de ranguri de la 2 până la 3,
- ▶ fie este generat în blocul de ranguri de la 0 până la 1 ȘI este propagat peste rangurile de la 2 până la 3

Generarea transportului în blocul de ranguri de la 0 până la 3 este simbolizată grafic astfel:




Ecuația:

$$P_{0,3} = P_{2,3} \cdot P_{0,1}$$

indică faptul că pentru a fi propagat peste blocul de ranguri de la 0 până la 3, transportul :

- trebuie să fie propagat peste rangurile de la 2 până la 3, ȘI
- trebuie să fie propagat peste ranguri de la 0 până la 1

Propagarea transportului peste blocul de ranguri de la 0 până la 3 este simbolizată grafic astfel:



Se notează:

$$G_{i,i} = g_i = x_i \cdot y_i$$
  
 $P_{i,i} = p_i = x_i + y_i$ 

pentru orice rang i


În general, transportul împreună cu variabilele de generare/propagare la nivel de bloc pot fi exprimate astfel:

$$\begin{array}{lll} c_{j+1} = & G_{i,j} + P_{i,j} \cdot c_i & \forall i \leq j \\ G_{i,k} = & G_{j+1,k} + P_{j+1,k} \cdot G_{i,j} & \forall i \leq j < k \\ P_{i,k} = & P_{j+1,k} \cdot P_{i,j} & \forall i \leq j < k \end{array}$$


Toate cele 3 ecuații


$$c_{j+1} = G_{i,j} + P_{i,j} \cdot c_i$$
  
 $G_{i,k} = G_{j+1,k} + P_{j+1,k} \cdot G_{i,j}$   
 $P_{i,k} = P_{j+1,k} \cdot P_{i,j}$ 

sunt implementate de celulele de tip B+C descrise mai jos:




Semnalelor  $G_{i,i}$  și  $P_{i,i}$  (pe baza cărora se vor construi semnalele de generare/propagare la nivel de bloc) împreună cu biții sumei,  $z_i$ , vor fi generați de celulele de tip AC de mai jos:






# Arhitectura CLA multinivel pe 4 biți:



Determinarea latenței unui CLA multinivel pe 4 biți:



$$D_{ML-CLA-4}^{c_{out}} = 7d$$

$$D_{ML-CLA-4}^{z} = 9d$$

Se consideră un sumator CLA multinivel pe n biți. Pentru o astfel de arhitectură, există  $\lceil log_2 n \rceil$  nivele de celule B + C.

În general:

$$\begin{array}{l} D_{ML-CLA-n}^{c_{out}} = (2\lceil log_2 n \rceil + 3)d \\ D_{ML-CLA-n}^{z} = (4\lceil log_2 n \rceil + 1)d \end{array}$$


#### 2.3.2 Sumator Carry Skip

Din ecuația de generare a transportului:


$$c_{j+1} = G_{i,j} + P_{i,j} \cdot c_i$$

variabila de propagare la nivel de bloc,  $P_{i,j}$ , se obține mai simplu.

În consecință, celula FAC va fi extinsă cu logică pentru generarea variabilei  $p_i$  la nivel de rang binar, ca în figura de mai jos:




Utilizând celule *FAC\**, se poate construi un segment RCA care generează variabila de propagare la nivelul întregului bloc de ranguri. În figura de mai jos este descris un astfel de segment, pe 4 biți, împreună cu simbolul asociat:



63 / 112


### CMOS pre-discharging:

- modalitate de proiectare a unei arhitecturi prin care un set de noduri sunt aduse la valoarea 0 înainte de începerea calculelor Pentru sumatorul Carry Skip (CSkA):
- toate semnalele transport inter-rang sunt prevăzute cu CMOS pre-discharge
  - ⇒ dacă valoarea finală, corectă, a unui transport este 0, ea va fi
    calculată corect de la momentul initial.




Arhitectura unui sumator Carry Skip (CSkA) pe 16 biți:

pentru blocuri de tip RCA\* este utilizată logica de șunt ("skip logic", evidențiată prin culoare) pentru a facilita propagarea transportului peste întregul bloc



În arhitectura de mai sus, cel mai puțin semnificativ și cel mai semnificativ segment nu prezintă logică de șunt.

Calea critică a arhitecturii CSkA pe 16 biți:



**Teorema**: de ce folosește calea critică logica de șunt? **Demostrație**: cazul cel mai defavorabil de propagare a semnalelor necesită ca toate semnalele transport să aibă valoarea 1 (un transport de valoare 0 fiind corect de la momentul 0d, desparte sumatorul în 2 sumatoare mai scurte care vor opera concurent  $\Rightarrow$  cale critică mai scurtă)

Semnalul de transport  $c_8$  are următoare expresie:

$$c_8 = c_8^{\star} + P_{4,7} \cdot c_4$$

În expresia lui  $c_8$  ( $c_8^{\star} + P_{4,7} \cdot c_4$ ) semnalul  $c_4$  va avea valoarea 1 (pentru a nu despărții sumatorul în 2 părți care vor opera concurent).

Logica de șunt oferă propagarea mai rapidă a transportului:

- prin șunt, transportul are întârzierea 2d: poarta ȘI urmată de poarta SAU finală
- prin RCA, transportul are întârzierea 9d: 8d pentru RCA urmat de poarta SAU finală

Pentru a evita logica de sunt, se impune ca  $P_{4,7}=0$ . Însă:

$$P_{4,7} = 0 \Rightarrow p_4 \cdot p_5 \cdot p_6 \cdot p_7 = 0$$
  
 $\Rightarrow \exists$  cel puțin un  $p_i$ , cu  $i \in [4,7]$ , pentru care  $p_i = 0$   
 $\Rightarrow$  pentru acel indice  $i$  se poate scrie :  $x_i + y_i = 0 \Rightarrow x_i = y_i = 0$   
 $\Rightarrow c_{i+1} = 0$ 


Un transport intern al segmentului RCA de valoare 0 reduce calea critică totală (2 sumatoare mai scurte operând concurent). Ca urmare, cazul cel mai defavorabil de propagare a transportului revendică  $P_{4,7}=1$ .

Urmarea acestei observații, evidentă din expresia lui c<sub>8</sub>:

$$c_8 = c_8^{\star} + P_{4,7} \cdot c_4$$

este că în cazul cel mai defavorabil de propagare, transportul va urma logica de șunt. ■

# Calcularea întârzierii maxime pentru sumatorul CSkA pe 16 biți:



$$D_{CSkA-16}^{z} = \underbrace{8d}_{c_4} + \underbrace{2d}_{c_8} + \underbrace{2d}_{c_{12}} + \underbrace{8d}_{z_{15}} = 20d$$


$$D_{CSkA-16}^{c_{out}} = \underbrace{8d}_{c_4} + \underbrace{2d}_{c_8} + \underbrace{2d}_{c_{12}} + \underbrace{8d}_{c_{16}} = 20d$$

## Determinarea lungimii optime a segmentelor RCA

Se consideră o structura CSkA având:

- segmente RCA de lungime b biţi
- segmentul cel mai semnificativ și cel mai puțin semnificativ nu au logică de șunt
- ▶ operanzii au *n* biţi, cu  $n = k * b, k \in \mathbb{N}$

Figura următoare descrie sumatorul CSkA pe n biți și modul de propagare a semnalelor de-a lungul căii sale critice (sunt omise intrările și ieșirile segmentelor pentru concizie):



Întârzierea de generare a sumei/transportului de ieșire pentru arhitectura CSkA pe n biți:

$$D_{CSkA-n}^{z/c_{cout}} = 2bd + 2\left(\frac{n}{b} - 2\right)d + 2bd = \left(\frac{2n}{b} + 4b - 4\right)d$$

Lungimea optimă,  $b_{opt}$ , reprezintă un punct de extrem local al funcției  $D_{CSkA-n}^{z/c_{cout}}$ , deci:

$$\begin{split} &\frac{\partial D_{CSkA-n}^{z/c_{cout}}}{\partial b_{opt}} = 0 \Rightarrow -\frac{2n}{b^2} + 4 = 0 \\ &\Rightarrow b_{opt} = \frac{\sqrt{2n}}{2}, \text{ cu latența optimă}: } &D_{CSkA-n_{opt}}^{z/c_{cout}} = 4(\sqrt{2n} - 1)d \end{split}$$

Exemplu: se consideră n = 32


$$\blacktriangleright$$
  $b_{opt} = 4$ 

$$D_{CSkA-32\,opt}^{z/c_{cout}} = 28d$$

$$D_{RCA-32}^{z/c_{cout}} = 64d$$
 (ca termen de comparație)

## Segmente RCA de lungimi variabile

Se consideră operanzi pe 20 biți și structura CSkA următoare:



Pentru transportul de ieșire, cazul defavorabil începe propagarea transportului din segmentul  $RCA^* - 5$  mai puțin semnificativ (la fel de defavorabil este și cazul începerii din segmentul RCA de 6 biți).

# 2.3.2 Sumator Carry Skip (contin.)

Pentru sumă, cazul defavorabil se determină evaluând latența maximă a celui mai semnificativ bit sumă pentru fiecare segment  $RCA/RCA^*$  ( $z_{19}$ ,  $z_{17}$ ,  $z_{12}$ ,  $z_{6}$ ,  $z_{1}$ ).

Întârzierea de generare a unui bit sumă este maximă dacă transportul de intrare al segmentul RCA respectiv are întârzierea maximă. În consecință:

$$\begin{array}{llll} D_{max}^{z_{6}} = & D_{max}^{c_{2}} + \underbrace{2*5d}_{D_{RCA^{*}-5}^{z}} & = & 4d+10d & = 14d \\ \\ D_{max}^{z_{12}} = & D_{max}^{c_{7}} + 2*6d & = & 11d+12d & = 23d \\ D_{max}^{z_{17}} = & D_{max}^{c_{13}} + 2*5d & = & 13d+10d & = 23d \\ D_{max}^{z_{19}} = & D_{max}^{c_{18}} + 2*2d & = & 15d+4d & = 19d \end{array}$$

În concluzie:


$$D_{CSkA-20}^z = 23d$$

#### 2.3.3 Carry Select Adder

# Bazat pe principiul sumei condiționate prin transport:


- $ightharpoonup c_i$  are doar 2 posibile valori:  $c_i < 0 \atop 1$ 
  - lacktriangle se calculează  $z_i$  și  $c_{i+1}$ , în 2 cazuri:  $\left\langle (z_i^0,c_{i+1}^0),\operatorname{dacă} c_i=0\right\rangle \left\langle (z_i^1,c_{i+1}^1),\operatorname{dacă} c_i=1\right\rangle$
  - **>** se va selecta una din cele 2 perechi  $(z_i, c_{i+1})$  de mai sus ca fiind varianta corecta, **după** obținerea valorii corecte a lui  $c_i$

Construcția unui sumator Carry Select (CSeA), pornește de la arhitectura unui RCA pe 2*n* biți:




#### Constructia CSeA:

- $\triangleright$  se împarte sumatorul RCA-2n în două jumătăți egale
- se duplică jumătatea mai semnificativă
  - o copie are  $c_n = 0$ , celalată are  $c_n = 1$



# Detalii întârziere multiplexor:




### Optimizarea ariei CSeA:

- ightharpoonup se pornește de la tabelul de adevăr al semnalului  $c_{2n}$
- **Niciodată**  $c_{2n}^0$  nu poate fi mai mare decât  $c_{2n}^1$ !
  - ▶ Întrebare: de ce?
  - ▶ ⇒ tabelul de adevăr folosește *don't care* pentru cazurile imposibile

	Input	Output	
Cn	$c_{2n}^{0}$	$c_{2n}^1$	C <sub>2n</sub>
0	0	0	0
0	0	1	0
0	1	0	d
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	d
1	1	1	1


	$\frac{0}{2n}$ , $c$	1 2 <i>n</i> 01	11	10
$c_n$ 0	0	0	1	d
1	0	1	1	d
$c_{2n}=c_2^0$	$\frac{1}{n} + c$	$\frac{1}{2n} \cdot c$	'n	

În consecință, transportul de ieșire  $c_{2n}$  va fi generat astfel:



# Segmente RCA de lungimi variabile

Se consideră operanzi pe 16 biți și structura CSeA următoare:



$$D_{CSeA-16}^{z/c_{out}} = 14d$$

Notă: Se pot construi structuri CSeA multi-nivel.

#### 2.3.4 Conditional Sum Adder

Bazat pe același principiu al sumei condiționate prin transport:

- este o generalizare a CSeA
  - arhitectură multi-nivel
- structurat în mai multe etaje

$$lacksquare$$
 primul etaj calculează  $(z_i^0,c_{i+1}^0)$ , dacă  $c_i=0$   $(z_i^1,c_{i+1}^1)$ , dacă  $c_i=1$ 

 etajele următoare utilizează biții transport intermediari pentru a selecta ranguri ale sumei

Se consideră operanzii pe 4 biți: X și Y, și  $c_0 = 0$ :

$$c_{i+1} = x_i \cdot y_i + x_i \cdot c_i + y_i \cdot c_i = x_i \cdot y_i \cdot (c_i + \overline{c_i}) + x_i \cdot c_i + y_i \cdot c_i$$

$$= x_i \cdot y_i \cdot \overline{c_i} + x_i \cdot y_i \cdot c_i + x_i \cdot c_i + x_i \cdot c_i$$

$$= x_i \cdot y_i \cdot \overline{c_i} + x_i \cdot c_i \cdot (y_i + 1) + x_i \cdot c_i$$

$$= x_i \cdot y_i \cdot \overline{c_i} + x_i \cdot c_i + x_i \cdot c_i$$

$$= \underbrace{x_i \cdot y_i \cdot \overline{c_i}}_{g_i} + \underbrace{(x_i + y_i)}_{p_i} \cdot c_i$$

Transportul  $c_{i+1}$  poate fi scris:

$$c_{i+1} = g_i \cdot \overline{c_i} + p_i \cdot c_i$$

Forma complementată a lui  $c_{i+1}$  se obține astfel:

$$\overline{c_{i+1}} = \overline{g_i \cdot \overline{c_i} + p_i \cdot c_i} = \overline{g_i \cdot \overline{c_i}} \cdot \overline{p_i \cdot c_i} 
= (\overline{g_i} + c_i) + (\overline{p_i} + \overline{c_i}) = \underbrace{\overline{g_i} \cdot \overline{p_i}}_{\text{absorbit}} + \overline{g_i} \cdot \overline{c_i} + p_i \cdot c_i + c_i \cdot \overline{c_i}$$

așa încât pentru  $\overline{c_{i+1}}$  se obține:

$$\overline{c_{i+1}} = \overline{g_i} \cdot \overline{c_i} + p_i \cdot c_i$$

# Sum bits

$$z_{0} = x_{0} \oplus y_{0} \oplus c_{0} = x_{0} \oplus y_{0}$$

$$z_{1} = x_{1} \oplus y_{1} \oplus c_{1} = \overline{x_{1} \oplus y_{1}} \cdot c_{1} + (x_{1} \oplus y_{1}) \cdot \overline{c_{1}}$$

$$z_{2} = x_{2} \oplus y_{2} \oplus c_{2} = \overline{x_{2} \oplus y_{2}} \cdot c_{2} + (x_{2} \oplus y_{2}) \cdot \overline{c_{2}}$$

$$z_{3} = x_{3} \oplus y_{3} \oplus c_{3} = \overline{x_{3} \oplus y_{3}} \cdot c_{3} + (x_{3} \oplus y_{3}) \cdot \overline{c_{3}}$$

$$= \overline{x_{3} \oplus y_{3}} \cdot (g_{2} \cdot \overline{c_{2}} + p_{2} \cdot c_{2}) + (x_{3} \oplus y_{3}) \cdot (\overline{g_{2}} \cdot \overline{c_{2}} + \overline{p_{2}} \cdot c_{2})$$

$$= (\overline{x_{3} \oplus y_{3}} \cdot g_{2} + (x_{3} \oplus y_{3}) \cdot \overline{g_{2}}) \cdot \overline{c_{2}} + (\overline{x_{3} \oplus y_{3}} \cdot p_{2} + (x_{3} \oplus y_{3}) \cdot \overline{g_{2}}) \cdot \overline{c_{2}}$$

### Carry bits

$$c_{1} = g_{0} \cdot \overline{c_{0}} + p_{0} \cdot c_{0} = g_{0}$$

$$c_{2} = g_{1} \cdot \overline{c_{1}} + p_{1} \cdot c_{1}$$


$$c_{3} = g_{2} \cdot \overline{c_{2}} + p_{2} \cdot c_{2}$$

$$\overline{c_{3}} = \overline{g_{2}} \cdot \overline{c_{2}} + \overline{p_{2}} \cdot c_{2}$$


$$c_{4} = g_{3} \cdot \overline{c_{3}} + p_{3} \cdot c_{3}$$


$$= g_{3} \cdot (\overline{g_{2}} \cdot \overline{c_{2}} + \overline{p_{2}} \cdot c_{2}) + p_{3} \cdot (g_{2} \cdot \overline{c_{2}} + p_{2} \cdot c_{2})$$

$$= (g_{3} \cdot \overline{g_{2}} + p_{3} \cdot g_{2}) \cdot \overline{c_{2}} + (g_{3} \cdot \overline{p_{2}} + p_{3} \cdot p_{2}) \cdot c_{2})$$



Arhitectura CSuA organizată în celule:





Pentru evaluarea latenței CSuA în cazul general, se consideră operanzi pe n biți.

Exceptând primul nivel, exista  $\lceil log_2 n \rceil$  alte nivele în arhitectura CSuA. Aceste nivele coerspund celulelor  $B_{ij}$ , cu j >= 1 si sunt similare nivelelor B + C din structura CLA multi-nivel.

Fiecare nivel  $B_{ij}$ , cu j >= 1 întârzie semnalele cu 2d (2 porți AND urmate de o poartă OR).

$$\begin{array}{ll} D_{CSuA-n}^z = & \underbrace{2d}_{poart \check{a}} + \underbrace{2}_{int \hat{a}rzierea} * \underbrace{\lfloor log_2 n \rfloor}_{num \check{a}r \ nivele} * d \\ & \underbrace{din}_{B_{0j}} B_{ij} \ cu \ i >= 1 \underbrace{except \hat{a}nd \ primul} * d \\ = & \underbrace{2(\lceil log_2 n \rceil + 1)d}_{CSuA-n} = \underbrace{1d}_{g_i, \ p_i} \underbrace{\hat{n}nt \hat{a}rzierea}_{int \hat{a}rzierea} \underbrace{num \check{a}r \ nivele}_{except \hat{a}nd \ primul} * d \\ & \underbrace{B_{ij} \ cu \ i >= 1}_{except \hat{a}nd \ primul} * except \hat{a}nd \ primul \\ = & \underbrace{(2\lceil log_2 n \rceil + 1)d} * \end{array}$$

Scurtă comparație a latențelor sumatoarelor pe n=64 biți:

Exemplu: Însumați operanzii pe 8 biți X și Y după metoda CSuA:

$$X = 10001101 \quad (= 128 + 13 = 141)$$
  
 $Y = 01110101 \quad (= 64 + 32 + 16 + 5 = 117)$ 

Primul nivel: calcularea perechilor  $(z_i^0, c_{i+1}^0)$  și  $(z_i^1, c_{i+1}^1)$  pentru fiecare rang

0	Rank		7		6		5		4		3		2	1			0
Opera								_		$\vdash$							
	<u> </u>		1	(	0	-	0		0		1		1	0			1
\	1		0		1		1		1		0		1	0			1
Block level	Carry in	С	s	C	s	С	s	С	S	С	S	С	s	C	S	С	s
i=0	c <sub>in</sub> =0	0	1	0	1	0	1	0	1	0	1	1	0	0	0	1	0
1-0	c <sub>in</sub> =1	1	0	1	0	1	0	1	0	1	0	1	1	0	1		
i=1	c <sub>in</sub> =0																
	c <sub>in</sub> =1																
i=2	c <sub>in</sub> =0																
1-2	c <sub>in</sub> =1																
i=3	c <sub>in</sub> =0																
1-3	c <sub>in</sub> =1																

Nivelul al doilea: determinarea variantelor de sume corecte pentru blocuri de câte 2 ranguri binare.

Opera	Rank	7		6		5		4	4		3			1		(	)
	X 1		1	0		0		0		1		1		0		1	
\	1		0	1			1	1		(	0	1		0		1	
Block level	Carry in	С	s	С	s	С	s	С	s	С	S	С	S	С	s	С	S
i=0	c <sub>in</sub> =0	0	_1	0	1	0	1	0	1	0	1	1	0	0 /	0	1	0
1-0	c <sub>in</sub> =1	1	0	1	0	1	0	1	0	1	0	1	1	0	1		
i=1	c <sub>in</sub> =0	0	1		1	0	1		1	1	0		0	0	1)		0
1-1	c <sub>in</sub> =1	1	0		0	1	0		0	1	0		1				
i=2	c <sub>in</sub> =0																
1–2	c <sub>in</sub> =1																
i=3	c <sub>in</sub> =0																
1-3	c <sub>in</sub> =1																

Nivelul al treilea: determinarea variantelor de sume corecte pentru blocuri de câte 4 ranguri binare.

Operal	Rank		7		6	5	5		4		3		2	1	l		0
· >		1		0		0		0		1		1		0		1	
١	1		0		1	1			1		0		1	0	)		1
Block level	Carry in	С	s	С	S	С	s	С	s	С	s	С	s	С	s	С	s
i=0	c <sub>in</sub> =0	0	1	0	1	0	1	0	1	0	1	1	0	0	0	1	0
1-0	c <sub>in</sub> =1	1	0	1	0	1	0	1	0	1	0	1	_1	0	1		
:_1	c <sub>in</sub> =0	0	1	Ť	1	0	1		1	1	0	Ť	0	0	1		0
i=1	c <sub>in</sub> =1	1	0	ľ	0	1	0		0	1	0		1				
:-0	c <sub>in</sub> =0	0	1	•	1)		1		1	1	0	•	0		1		0
i=2	c <sub>in</sub> =1	1	0		0		0		0								
i=3	c <sub>in</sub> =0																
1-3	c <sub>in</sub> =1																


Nivelul al patrulea: determinarea sumei corecte pentru întreg setul de ranguri al celor 2 operanzi.

Operal	Rank nd		7	6	3	;	5		4		3	2	?	1			0	
· >			1	C	0		0		0		1		1		0		1	
١	1		0	1	1		1		1		0	1		0			1	
Block level	Carry in	С	s	С	s	C	s	С	S	С	S	С	s	С	s	С	S	
i=0	c <sub>in</sub> =0	0	1	0	1	0	1	0	1	0	1	1	0	0	0	1	0	
1-0	c <sub>in</sub> =1	1	0	1	0	1	0	1	0	1	0	1	1	0	1			
i=1	c <sub>in</sub> =0	0	1		1	0	1		1	1	0		0	0	1		0	
1-1	c <sub>in</sub> =1	1	0		0	1	0		0	1	0		1					
i=2	c <sub>in</sub> =0	0	1		1		1	(	1	1	0		0		1		0	
1–2	c <sub>in</sub> =1	1	0		0		0	İ	0									
i_2	c <sub>in</sub> =0	1	0		0		0	_	0		0		0		1		0	
i=3	c <sub>in</sub> =1																	

#### 2.3.5 Carry Save Adder

- sumă în format redundant: 2 vectori sumă transport
  - vectorul transport este cu o poziție mai semnificativ decât cel sumă
- permite realizarea adunării multi-operand

Se consideră operanzii X, Y, S și T, pe 4 biți. Suma Z = X + Y + S + T poate fi calculata astfel:




91 / 112

#### 2.3.5 Carry Save Adder (contin.)


facilitează realizarea operației de înmulțire (combinațional)

Fie X și Y fără semn pe 6 biți. Produsul P = X \* Y este obținut prin adunarea produselor de 1-bit  $M_i = x_i * Y * 2^i$ 




### 2.3.5 Carry Save Adder (contin.)

Structura de mai jos permite calcularea produsului a două numere fără semn pe 4 biți:



# 2.3.5 Carry Save Adder (contin.)

Exemplu:



#### 2.4 Reliable computing

### Attributes of computing systems:

- performance
- power consumption
- reliability

# Attributes of reliable computing:

availability readiness of system service
reliability continuity of system service
maintainability ability to undergo system repairs and modifications

#### 2.4.1 Binary adders with parity control

Chain of Dependability and Security Threats:

Increase reliability by using parity control:

ightharpoonup attach an even parity bit to addition's operands X, Y and Z

Consider operands on n bits:

$$X \longrightarrow x_p = x_{n-1} \oplus x_{n-2} \oplus \cdots \oplus x_1 \oplus x_0$$

$$Y \longrightarrow x_p = y_{n-1} \oplus y_{n-2} \oplus \cdots \oplus y_1 \oplus y_0$$

$$Z \rightarrow z_p = z_{n-1} \oplus z_{n-2} \oplus \cdots \oplus z_1 \oplus z_0$$
 equation (1)

However, the even parity bit of Z,  $z_p$ , can be predicted in a different manner, starting from the definition of  $z_i$ :

$$z_i = x_i \oplus y_i \oplus c_i$$

In order to predict the value of  $z_p$  a new value needs to be defined, associated with all but the most significant carry:

$$c_p = c_{n-1} \oplus c_{n-2} \oplus \cdots \oplus c_1 \oplus c_0$$


In equation (1), one can replace each  $z_i$  as expressed above and after regrouping, the new expression for  $z_p$  is obtained as

$$z_p = x_{n-1} \oplus y_{n-1} \oplus c_{n-1} \oplus x_{n-2} \oplus y_{n-2} \oplus c_{n-2} \oplus \cdots \oplus x_0 \oplus y_0 \oplus c_0$$

$$z_p = x_p \oplus y_p \oplus c_p \text{ equation (2)}$$

# Equation (2):

- $\triangleright$  determines  $z_p$  faster than (1)
- ightharpoonup anticipates the valueof  $z_p$  from (1)



Errors that can affect the binary adder:


- multiple faults

Single fault with logic manifestation: Single Stuck-at Fault (SSaF)

logic manifestation: the fault affects the logic value of at least on signal

Consider a RCA on 4 bits, being affected by two defects

- ▶ fault  $z_1$  Stuck-at-0 (SA0): affects  $z_1$ ; no effect over  $c_2 \Rightarrow$  an odd number of incorrect bits
- ▶ fault  $c_3$  Stuck-at-1 (SA1): affects  $c_3$ ; because  $z_3$  depends linearly on  $c_3$ ,  $z_3$  is also affected;  $c_4$  can or cannot be affected: if  $c_4$  is affected, for a longer adder, implicitly  $z_4$  will be affected  $\Rightarrow$  an even number of incorrect bits



Consider operands 
$$X = 0011$$
,  $Y = 0011$  and  $c_{in} = 0$ .

In the fault-free addition case, because the parity bit  $z_p$  calculated with equation (1) is the same as the one calculated with equation (2), the conclusion is that no error occurred.

For the addition case where  $z_1$  is SAO (fault  $\alpha$  is active) the parity bit  $z_p$  calculated with equation (1) differs to the one calculated with equation (2), the conclusion being that an error occurred.

For the addition case in which  $c_3$  is SA1 (fault  $\beta$  is active) the parity bit  $z_p$  calculated with equation (1) is the same as the one calculated with equation (2), the **incorrect** conclusion being that no error occurred.

Single parity bit cannot detect all possible SSaF:

it cannot detect errors affecting the carry chain because these error results in an even number of modified bits

Methods for detection of SSaF affecting the carry-chain:


- Carry chain duplication

  Carry Dependent Sum Adder

### 2.4.2 Carry chain duplication


(A) Carry chain duplication applied to RCA

A FAC is split in two parts: one computing the sum bit (the Sum Cell - SC) and the other for generation of the carry output (the Carry Cell - CC)




### 2.4.2 Carry chain duplication (contd.)

The RCA having the carry chain duplicated is depicted in the diagram bellow:



### 2.4.2 Carry chain duplication (contd.)

B Carry chain duplication applied to the Carry Lookahead Adder




#### 2.4.3 Carry Dependent Sum Adder

Addresses the reliability issue from the design phase:

- when c<sub>i+1</sub> is incorrect, the Carry Dependent Sum Adder (CDSA) will force sum bit z<sub>i</sub> to be incorrect, as well
  - create an artificial imbalance in the number of incorrect bits
  - beside  $x_i$ ,  $y_i$  and  $c_i$ , the  $c_{i+1}$  carry bit is an input to the CDSA cell  $\Rightarrow$  carries are to be obtained in a lookahead manner

# The CDSA cell symbol:




	In	Output		
Xi	Уi	Ci	$c_{i+1}$	Zį
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

CDSA cell truth table:

CDSA cell truth table and output equation:

$$\begin{split} z_{i+1} &= y_i \cdot \overline{c_i} \cdot \overline{c_{i+1}} + x_i \cdot \overline{c_i} \cdot \overline{c_{i+1}} + \overline{x_i} \cdot \overline{y_i} \cdot \overline{c_i} \cdot c_{i+1} + \\ & x_i \cdot y_i \cdot c_i \cdot c_{i+1} + \overline{x_i} \cdot c_i \cdot \overline{c_{i+1}} + \overline{y_i} \cdot c_i \cdot \overline{c_{i+1}} + \\ &= \left(x_i + y_i\right) \cdot \overline{c_i} \cdot \overline{c_{i+1}} + \overline{x_i} + y_i \cdot \overline{c_i} \cdot c_{i+1} + \\ & x_i \cdot y_i \cdot c_i \cdot c_{i+1} + \overline{x_i} \cdot y_i \cdot c_i \cdot \overline{c_{i+1}} + \\ &= p_i \cdot \overline{c_i} \cdot \overline{c_{i+1}} + \overline{p_i} \cdot \overline{c_i} \cdot c_{i+1} + \\ & g_i \cdot c_i \cdot c_{i+1} + \overline{g_i} \cdot c_i \cdot \overline{c_{i+1}} \end{split}$$

# CDSA cell synthesis:



Using the synthesized cell, the diagram bellow presents the CDSA architecture:

