# Verilog - Scurtă recapitulare Probleme propuse

Oprițoiu Flavius flavius.opritoiu@cs.upt.ro

September 18, 2023

Implementați următoarele funcții Booleene utilizând doar porți NAND în Verilog.

- a.  $f_1 = \sum (0, 2, 3, 4, 5, 7)$
- b.  $f_2 = \sum (1, 5, 7, 8, 9, 10, 11, 13, 15)$
- c.  $f_3 = \sum (0, 4, 5, 15) + \sum_d (2, 7, 8, 10, 12, 13)$
- d.  $f_4 = \sum (1, 4, 5, 13, 14, 15) + \sum_d (7, 8, 9, 12)$
- e.  $f_5 = \sum (1, 3, 4, 5, 11, 12, 14) + \sum_d (6, 7, 9)$

**Notă**: Pentru a implementa  $f_1$ , descărcați  $\underbrace{vex1a.v}$  și  $\underbrace{vex1a.v}$  și  $\underbrace{vex1a.v}$ , completați codul Verilog în ex1a.v din linia 5 și simulați prin comanda do  $\underbrace{run_ex1a.txt}$ .

Similar, pentru  $f_2$  folosiți  $\underbrace{\quad ex1b.v \quad}$  și  $\underbrace{\quad run\_ex1b.txt}$ .

Pentru f<sub>3</sub> folosiți • ex1c.v și • run\_ex1c.txt).

Pentru  $f_4$  folosiți ex1d.v și  $run_ex1d.txt$ .

Pentru  $f_5$  folosiți exle.v și  $run_exle.txt$ .

Proiectați un modul având o intrare i, pe 3 biti și o ieșire o, pe 1 bit. Valoarea de la intrarea i este un număr întreg, nenegativ iar ieșirea o este definită de relația de mai jos. Implementați unitatea în Verilog.

$$o = egin{cases} 1 & \mathsf{dac}f i = 4k-1, \ k \in \mathbb{N} \ 0 & \mathsf{altfel} \end{cases}$$

**Notă**: Pentru implementarea modulului, descărcați vezv și run\_ex2.txt, completați codul Verilog în ex2.v și simulați codul prin do run\_ex2.txt.

Implementați convertorul Binary Coded Decimal dat prin tabelul de adevăr de mai jos. Construiți codul Verilog al acestui modul.

Inputs				Outputs			
iз	i <sub>2</sub>	$i_1$	i <sub>0</sub>	03	02	$o_1$	00
0	0	0	0	0	0	0	0
0	0	0	1	0	1	1	1
0	0	1	0	0	1	1	0
0	0	1	1	0	1	0	1
0	1	0	0	0	1	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	0	1	0
0	1	1	1	1	0	0	1
1	0	0	0	1	0	0	0
1	0	0	1	1	1	1	1

## Problem 3 (contd.)

**Notă**: Pentru implementarea modulului, descărcați ve și și run.ex3.txt, completați codul Verilog în ex3.v și simulați codul prin do run ex3.txt.

Construiți un modul Verilog, care primește la intrarea i, pe 6 biți, numere întregi, nenegative. leșirea pe 1 bit, numită is6, va fi activă dacă cifra zecilor din reprezentarea zecimală a numărului de la intrare este 6 (Exemplu:  $i=32 \rightarrow is6=0$ ;  $i=60 \rightarrow is6=1$ ;  $i=63 \rightarrow is6=1$ )

**Notă**: Pentru implementarea modulului, descărcați • ex4.v și • run\_ex4.txt, completați codul Verilog în ex4.v și simulați codul cu do run\_ex4.txt.

Construiți un modul Verilog, care primește la intrarea i, pe 6 biți, numere întregi, nenegative. Ieșirea pe 1 bit, numită is6, va fi activă dacă cifra zecilor din reprezentarea zecimală a numărului de la intrare este 6 (Exemplu:  $i=32 \rightarrow is6=0$ ;  $i=60 \rightarrow is6=1$ ;  $i=63 \rightarrow is6=1$ )

**Notă**: Pentru implementarea modulului, descărcați • ex4.v și • run\_ex4.txt, completați codul Verilog în ex4.v și simulați codul cu do run\_ex4.txt.

© 2023 Oprițoiu Flavius. All Rights Reserved.