



# INTEGRAZIONE DI SISTEMI EMBEDDED

## Laboratorio 7

Esecuzione automatica di simulazioni Modelsim

Giovanna Turvani

`giovanna.turvani@polito.it`

15 ottobre 2022

## 1 Istruzioni per la consegna dei laboratori

Creare una cartella con il seguente nome:

`gr<nn>_lab7`

All'interno, creare lo script `lab7.py`. Copiarvi sia gli script che i file necessari per la loro esecuzione.

Al termine dell'esercitazione, creare un archivio `tar . gz` a partire dalla cartella radice `gr<nn>_lab7` e denominato `gr<nn>_lab7.tar.gz`.

L'archivio deve essere creato mediante il comando:

```
tar -zcvf gr01_lab7.tar.gz gr01_lab7
```

Caricare l'archivio sul portale della didattica due ore prima dell'inizio del laboratorio.

*Il medesimo codice sorgente dovrà essere reso disponibile sul repository Gitlab, all'interno del gruppo che vi è stato assegnato.*

## 2 Esecuzione automatica di simulazioni Modelsim

Lo scopo dell'esercitazione e' quello di prendere dimestichezza con il linguaggio di scripting Python, utilizzandolo per la simulazione automatica di circuiti digitali mediante il software Modelsim.

Dal punto di vista metodologico, sarà necessario creare uno script Python in grado di compilare l'insieme di file VHDL che implementano il circuito sotto esame, di eseguirne la simulazione logica e di verificare la correttezza dei risultati ottenuti.

## 3 Introduzione: il Ripple Carry Adder

Durante l'esercitazione verrà analizzato il comportamento del Ripple Carry Adder (RCA). Il circuito viene ottenuto mediante la concatenazione di più sottocircuiti, identici tra loro denominati Full Adder. Il full-adder o sommatore completo è un circuito logico caratterizzato da tre ingressi e due uscite. La sua funzionalità è quella di eseguire una somma tra due numeri espressi in formato binario con lunghezza di parola a un bit.

In logica binaria esegue questa semplice operazione:

$$A + B + C_i = S + C_o$$

dove A e B sono gli operandi,  $C_i$  il riporto ( $C_i = \text{carry in}$ ) in ingresso della precedente somma e S e  $C_o$  sono la somma e il riporto di uscita ( $\text{carry out}$ ).

Come mostrato in Fig. 1, in un Full-adder a "n" bit la struttura col riporto in ingresso esiste per poter eventualmente collegare un numero "n" full-adder in cascata per poter ottenere Full-adder a "n" bit.




Figura 1: Ripple Carry Adder

## 4 Prima analisi

Estrarre il contenuto dell'archivio *lab7.tar.gz* reperibile sul portale della didattica. All'interno sono presenti diversi file: tra questi i file con estensione .vhd rappresentano la descrizione dell'hardware corrispondente all'architettura di un RCA. Nello specifico, il file constants.vhd contiene i parametri comuni a tutto il progetto, in questo caso contiene il parallelismo del sommatore; di default il parallelismo è impostato a 4 bit.

L'architettura deve essere utilizzata con numeri **unsigned** e il risultato della somma viene rappresentato su  $n$  bit +1. In questo caso quindi l'architettura vedrà come ingressi due numeri unsigned su 4 bit e genererà come risultato un numero unsigned su 5 bit. Il file con estensione .do contiene le informazioni utili all'esecuzione della simulazione. All'interno di questo script infatti vengono definiti:

- Cartella di lavoro, in questo caso *work*
- Compilazione gerarchica (dal blocco gerarchicamente inferiore a salire)
- Definizione del testbench, in questo caso *rca\_tb.vhd*
- Definizione del tempo di simulazione, di default impostare questo valore a 10ms (attenzione: aumentando il parallelismo dell'architettura, questo tempo potrebbe non essere sufficiente a testare tutte i possibili pattern di ingresso, di conseguenza, nel caso in cui sia necessario, modificare questo parametro)
- Chiusura della simulazione

Come primo step dell'esercitazione, provare ad eseguire lo script *lab7.py*. Prima dell'esecuzione aprirlo per comprenderne il funzionamento. Per eseguirlo utilizzare un qualunque editor grafico (ad esempio Eclipse + PyDev) oppure eseguirlo con il comando:

```
python lab7.py
```

Attenzione: il server di default utilizza la versione di python 2.7.5. Per essere sicuri di utilizzare la corretta versione di python impostare l'alias:

```
alias python=python3.6
```

oppure specificare la versione dell'interprete:

```
python3.6 lab7.py
```

L'architettura descritta viene definita secondo il parallelismo indicato nel file *constants.vhd* (in questo caso 4 bit). I pattern testati come ingresso sono indicati nel file *input\_vectors.txt*.

Dopo l'esecuzione dello script *lab7.py* viene generato il file *output\_results.txt*. Verificare manualmente che i risultati siano coerenti con gli ingressi.

## 4.1 Modifica dello script

Come secondo step, modificare lo script Python esistente come mostrato in Fig. 2 in modo da:

1. Generare tutte le possibili combinazioni di ingressi (in modo ordinato). Di conseguenza lo script deve essere in grado di generare il file di ingresso *input\_vectors.txt* contenente tutti i possibili input pattern.
2. Eseguire nuovamente la simulazione
3. Verificare che i risultati generati nel file *output\_results.txt* siano corretti da un punto di vista logico. Nel caso in cui una o più combinazioni di ingressi producano un risultato errato, queste devono essere riportate in un file *log.txt*




Figura 2: Flusso di funzionamento

## 5 Simulazioni parametriche

Lo stesso processo indicato nella Sez. 4 e mostrato in Fig. 2 deve essere iterato modificando il parallelismo dell'architettura.

Al fine dell'esercitazione, ripetere i punti 1,2 e 3 per i parallelismi: 2,4,8 bit. Di conseguenza è necessario creare un ciclo esterno che permetta di risolvere il problema in modo generico, testando i tre parallelismi richiesti. Lo script dovrà eseguire in automatico le tre simulazioni, modificando di volta in volta il contenuto del file *constants.vhd*. Per ciascuna iterazione, memorizzare i tre file di ingresso e i tre file di uscita generati in fase di simulazione Modelsim corrispondenti alle tre configurazioni. Di conseguenza dovranno essere generati i file:

```

input_vectors_2bit.txt
output_results_2bit.txt
input_vectors_4bit.txt
output_results_4bit.txt
input_vectors_8bit.txt
output_results_8bit.txt
  
```

Lo script finale dovrà produrre un unico *log.txt* contenente il nome delle architetture e per ciascuna di esse gli eventuali pattern che hanno generato risultati errati (nel caso in cui tutti i risultati siano corretti, indicare esplicitamente che l'esecuzione dello script non ha verificato la presenza di errori).

## 6 Consegn

Caricare lo script *lab7.py* e tutti i file necessari all'esecuzione del programma sul portale della didattica come indicato nella Sez. 1. Lo script deve contenere la soluzione all'esercizio indicato nella Sez. 5. Dal momento che l'esercizio è completo delle tre configurazioni con i tre parallelismi indicati non è necessario caricare anche la soluzione dell'esercizio descritto nella Sez. 4.1.