#### Laboratório de Sistemas Digitais Aula Teórica-Prática 4

Ano Letivo 2015/16

Modelação em VHDL de circuitos sequenciais elementares, contadores, divisores de frequência e temporizadores

Parametrização de componentes sequenciais



#### Conteúdo

- Modelação em VHDL de circuitos sequenciais
  - Latch D
  - Flip-flop tipo D
  - Registos
    - Parametrização
  - Contadores
    - Divisores de frequência
    - Temporizadores

#### Módulo Sequencial Trivial – Latch D

```
entity LatchD is
   port(enable : in std logic;
        dataIn : in std logic;
        dataOut : out std logic);
end LatchD;
architecture Behav of LatchD is
begin
  process(enable, dataIn)
  begin
    if (enable = '1') then
      dataOut <= dataIn;</pre>
    end if:
  end process;
```

use IEEE.STD LOGIC 1164.all;

library IEEE;

end Behav:

```
dataIn D Q dataOut

EN

enable
```

A saída "segue" a entrada quando enable= \1'

Porque razão o sinal dataOut surge inicialmente como "XXXXXXXXX"? É relevante? Como resolver?



## Módulo Sequencial Simples com Clock Flip-flop tipo D


```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity FFD is
  port(clk : in std logic;
        dataIn : in std logic;
        dataOut : out std logic);
end FFD;
architecture Behav of FFD is
begin
 process(clk)
  begin
```

dataOut <= dataIn;</pre>

end if:

end process;


end Behav:



Porque razão apenas o clk é incluído na lista de sensibilidade?

```
clk'event and clk = 1' é
                           equivalente a rising edge (clk)
if (clk'event and clk = '1') then
                           clk'event and clk = '0' é
                          equivalente a falling edge (clk)
```

## Simulação do Flip-Flop D



### FF tipo D com Enable

```
enable : in std_logic;
        dataIn : in std_logic;
        dataOut : out std logic);
end FFDEn;
architecture Behav of FFDEn is
begin
 process (clk)
  begin
    if (rising edge(clk)) then
      if (enable = '1') then
        dataOut <= dataIn;</pre>
      end if;
    end if:
  end process;
end Behav;
```

port(clk : in std logic;


entity FFDEn is

```
dataIn D Q dataOut

clk

EN

enable
```



#### FF tipo D com Enable e Reset

```
entity FFDEnRst is
 port(reset : in std logic;
       clk : in std logic;
       enable : in std logic;
       dataIn : in std logic;
       dataOut : out std logic);
end FFDEnRst;
architecture BehavRAsyn of FFDEnRst is
begin
                          Variante com
  process(reset, clk)
                        Reset Assíncrono
  begin
    if (reset = '1') then
      dataOut <= '0';</pre>
    elsif (rising edge(clk)) then
      if (enable = '1') then
        dataOut <= dataIn;</pre>
      end if:
    end if;
  end process;
end BehavRAsyn;
```

```
architecture BehavRSync of FFDEnRst is
begin
                    Variante com
  process(clk)
                    Reset Síncrono
  begin
    if (rising edge(clk)) then
      if (reset = '1') then
        dataOut <= '0';</pre>
      elsif (enable = '1') then
        dataOut <= dataIn;</pre>
      end if;
    end if;
  end process;
                  reset
end BehavRSync;
                            R
                  dataIn
                                   dataOut
                  clk
                            FN
                  enable
```

```
Registo de 8 bits
entity FFD8EnRst is
 port(reset : in std logic;
                                                          Registo
                                                                      dataOut
      clk
              : in std logic;
                                                         FFD8EnRst
      enable : in
                   std logic;
      dataIn : in std logic vector(7 downto 0);
      dataOut : out std logic vector(7 downto 0));
                                                       enable
end FFD8EnRst:
```

**Nota:** esta descrição e as anteriores podem ser usadas na forma fornecida (módulo autónomo reutilizável com *Entity* + Architecture), ou, alternativamente, o processo relativo ao FF ou registo pode também ser integrado em módulos (arquiteturas) mais complexos com outros processos, instanciações de componentes e/ou atribuições concorrentes.

```
architecture Behav of FFD8EnRst is
begin
                           Exemplo com
  process(clk)
                          Reset Síncrono
  begin
    if (rising edge(clk)) then
      if (reset = '1') then
        dataOut <= (others => '0');
      elsif (enable = '1') then
        dataOut <= dataIn;</pre>
      end if:
    end if:
  end process;
end Behav;
```

reset

#### Registo de Tamanho Parametrizável

```
entity FFDNEnRst is

generic(N : positive := 8);

port(reset : in std_logic;


    clk : in std_logic;

enable : in std_logic;

dataIn : in std_logic_vector((N-1) downto 0);

dataOut : out std_logic_vector((N-1) downto 0));

end FFDNEnRst;
```




architecture Behav of FFDNEnRst is begin

```
process(clk)
begin
  if (rising_edge(clk)) then
    if (reset = '1') then
       dataOut <= (others => '0');
    elsif (enable = '1') then
       dataOut <= dataIn;
    end if;
  end if;
end process;</pre>
Exemplo com
Reset Sincrono
```

# Contador Binário Crescente de 8 bits com Enable e Reset Síncrono

```
entity BinUCntEnRst8 is
 port(reset : in std logic;
           : in std logic;
       clk
       enable : in std logic;
       cntOut : out std logic vector(7 downto 0));
end BinUCntEnRst8:
architecture Behav of BinUCntEnRst8 is
  signal s cntValue : unsigned(7 downto 0);
begin
 process (clk)
 begin
    if (rising edge(clk)) then
      if (reset = '1') then
        s cntValue <= (others => '0');
      elsif (enable = '1') then
        s cntValue <= s cntValue + 1;</pre>
      end if:
    end if:
  end process;
```

Porque razão é necessário declarar o sinal s\_cntValue?



```
Simulation Waveform Editor - C:/Users/Arnaldo/Desktop/LSDig/Lecture4 - Lecture4 - [simulation/qsi...

File Edit View Simulation Help Search altera.com

Master Time Bar: 0 ps Pointer: 453.26 ns Interval: 453.26 ns Start: 0 ps End: 0 ps

Name Value at 0 ps

O ps 80.0 ns 160.0 ns 240.0 ns 320.0 ns 400.0 ns 480.0 ns

O ps

O p
```

```
cntOut <= std_logic_vector(s_cntValue);
end Behav;</pre>
```




# Contador Binário Crescente/Decrescente

```
architecture Behav of BinUDCntEnRst8 is
library IEEE;
use IEEE.STD LOGIC 1164.all;
                                                  signal s cntValue : unsigned(7 downto
                                                   0);
use IEEE.NUMERIC STD.all;
                                                begin
                                                  process(clk)
entity BinUDCntEnRst8 is
                                                  begin
port(reset : in std logic;
                                                    if (rising edge(clk)) then
      clk : in std logic;
                                                        if (reset = '1') then
      enable : in std logic;
                                                          s cntValue <= (others => '0');
      upDown n : in std logic;
                                                        elsif (enable = '1') then
      cntOut : out std logic vector(7 downto 0));
                                                          if (upDown n = '1') then
end BinUDCntEnRst8;
                        upDown_n
                                                            s cntValue <= s cntValue + 1;</pre>
                        reset
                                                          else
                                                            s cntValue <= s cntValue - 1;</pre>
                                                          end if;
                                     cntOut
                                                      end if:
                                                    end if:
                                                  end process;
                                                  cntOut <= std logic vector(s cntValue);</pre>
                        clk
                                                end Behav :
                        enable
```

```
entity BinUCntEnRst8 is
  port(reset : in std logic;
       clk : in std logic;
       enable : in std logic;
       loadEn : in std logic;
       dataIn : in std logic vector(7 downto 0);
       cntOut : out std logic vector(7 downto 0));
end BinUCntEnRst8;
architecture Behav of BinUCntEnRst8 is
  signal s cntValue : unsigned(7 downto 0);
begin
  process(clk)
  begin
    if (rising edge(clk)) then
      if (reset = '1') then
        s cntValue <= (others => '0');
      elsif (enable = '1') then
        if (loadEn = '1') then
          s cntValue <= unsigned(dataIn);</pre>
        else
          s cntValue <= s cntValue + 1;</pre>
        end if;
      end if;
    end if;
  end process;
  cntOut <= std logic vector(s cntValue);</pre>
end Behav ;
```

# Contador Binário com Entrada de Carregamento Paralelo


Sinais de controlo loadEn,
upDown\_n e/ou outros podem ser
combinados no mesmo contador
de acordo com a prioridade
relativa pretendida



```
entity BinUCntEnRstN is
 generic(N : positive := 8);
 port(reset : in std logic;
      clk : in std logic;
      enable : in std logic;
      loadEn : in std logic;
      dataIn : in std logic vector((N-1) downto 0);
```

end BinUCntEnRstN;


#### Parametrização do Número de Bits do Contador cntOut : out std logic vector((N-1) downto 0));



```
architecture Behav of BinUCntEnRst8 is
  signal s cntValue : unsigned((N-1) downto 0);
begin
  process(clk)
  begin
    if (rising edge(clk)) then
      if (reset = '1') then
        s cntValue <= (others => '0');
      elsif (enable = '1') then
        if (loadEn = '1') then
          s cntValue <= unsigned(dataIn);</pre>
        else
          s cntValue <= s cntValue + 1;</pre>
        end if:
      end if:
    end if;
  end process;
  cntOut <= std logic vector(s cntValue);</pre>
end Behav ;
```

# Divisão da Frequência de um Sinal de Relógio (*clock*) por 2<sup>N</sup>

A divisão da frequência de um sinal de relógio por fatores inteiros "potência de base 2" pode ser efetuada por um contador



## Divisor (simples) de Frequência

- A divisão da frequência de um sinal de relógio por **fatores inteiros arbitrários (K)** requer hardware "mais elaborado" (baseado num contador de modulo K)
- Exemplo de um módulo divisor de frequência configurável **estaticamente** (K fixado em *compile* time, aquando da instanciação com generic map)

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
use IEEE.NUMERIC STD.all;
entity FreqDivStatic is
 generic(K : positive := 4);
 port(reset : in std logic;
       clkIn : in std logic;
       clkOut : out std logic);
end FreqDivStatic;
```

```
architecture Behavioral of FreqDivStatic is
  signal s counter : natural;
                                      reset
begin
 process(clkIn)
                                 clkln
                                          clkOut
 begin
    if rising edge(clkIn) then
      if ((reset = '1') or
           (s counter = K - 1)) then
                 <= '0';
        clkOut
        s counter <= 0;</pre>
      else
        if (s counter = K/2 - 1) then
          clkOut <= '1';
        end if;
        s counter <= s counter + 1;</pre>
      end if:
    end if:
  end process;
end Behavioral;
 Contador free running de módulo K
```

clkOut <= '1' a "meio" da contagem clkOut <= '0' no final da contagem



Simulação do Div. (Simples) de Freq.

```
K=4
                                                               Vamos assumir
process (clkIn)
                                                                                                                              f<sub>clkOut</sub>?
                                                            que f_{clkin} = 50 \text{ MHz}
begin
                                                                                                                           Duty cycle?
   if rising edge(clkIn) then
      if ((reset = '1') or
                                                           Simulation Waveform Editor - C:/Users/asroliveira/CloudStation/Desktop/LSDig/QuartusProjs/Lectur...
                                                           File Edit View Simulation Help 🐬
                                                                                                                               Search altera.com
             (s counter = K - 1) then
                                                            <= '0';
         clkOut
                                                           Master Time Bar: 0 ps
                                                                               ◆ Pointer: 21.76 ns
                                                                                                     Interval: 21.76 ns
         s counter <= 0;
                                                                                                   60.0 ns
                                                                                                                 100.0 ns
                                                                                                                        120.0 ns
      else
         if (s counter = K/2 - 1) then
                                                                s counter S 0
             clkOut
                        <= '1':
                                                                dkOut
         end if:
         s counter <= s counter + 1;
                                                                                                                                        00:00:00
      end if:
   end if:
end process;
                            💲 Simulation Waveform Editor - C:/Use.s/asroliveira/CloudStation/Desktop/LSDig/QuartusProjs/Lecture4/Lecture4 - Lecture4 - [simulation/q... 🕒 📙
                             File Edit View Simulation Help 🐬
                                                                                                                    Search altera.com
                              💫 📵 🕉 🗗 🚣 准 滙 滙 骤 🔀 🗷 📜 🔞 🚉 👺 🚵 鶰 鶰
                                                     ◆ Pointer: 67.64 ns
                                                                             Interval: 67.64 ns
                             Master Time Bar: 0 ps
                                                                                                Start:
                                                              40.0 ns
                                                                      60.0 ns
                                                                                      100.0 ns
                                                                                                      140.0 ns
                                                                                              120.0 ns
                                                                                                                             200.0 n
                                          Value at
          K=5
       f<sub>clkOut</sub>?
    Duty cycle?
```

00:00:00

# Divisor de Frequência Programável Dinamicamente (Entidade)

 Exemplo de um módulo divisor de frequência programável / configurável dinamicamente (em runtime através do porto divFactor)

reset


```
library IEEE;
                                                                 clkOut
                                                   divFactor
use IEEE.STD LOGIC 1164.all;
use IEEE.NUMERIC STD.all;
                                                  clkIn
entity FreqDivProg is
  generic(N : positive := 3);
 port(reset
                  : in std logic;
       divFactor : in std logic vector(N-1 downto 0);
       clkIn : in std logic;
                                            O número de bits "N" do fator de
       clkOut
                  : out std logic);
                                             divisão é fixado estaticamente
```

O valor do fator de divisão é definido dinamicamente

End FreqDivProg;


# Div. de Freq. Programável Dinamicamente (Arquitetura)

```
reset
architecture Behavioral of FreqDivProg is
  signal s divCounter : unsigned(N-1 downto 0);
begin
  process(clkIn)
  begin
    if (rising edge(clkIn)) then
      if ((reset = '1') or
          (s divCounter = unsigned(divFactor) - 1)) then
        clkOut
                     <= '0';
        s divCounter <= (others => '0');
      else
        if (s divCounter = (unsigned(divFactor)/2 - 1)) then
          clkOut <= '1';
        end if:
        s divCounter <= s divCounter + 1;</pre>
      end if:
                           Descrição semelhante ao
    end if;
                    FreqDivStatic, mas em que o fator
  end process;
                     de divisão é programável em run-time
end Behavioral;
```




Value at 0 ps

# Divisor de Frequência (Simulação)




# Divisor de Frequência (Simulação)



# Temporizador (Exemplo de Comportamento e Simulação)

- Um temporizador é um módulo usado para medir tempo, ou para gerar um evento após ter decorrido um dado intervalo de tempo (depois do temporizador ter sido iniciado/disparado)
- Exemplo em que a saída ("timerOut") é ativada durante 1T, após um intervalo de tempo predefinido (4T) depois do disparo da entrada ("start")




T = período do sinal de relógio

# Temporizador (Exemplo de Implementação em VHDL)

```
library ieee;
use ieee.std_logic_1164.all;

entity Timer is
    generic(K : positive := 5);
    port(clk : in std_logic;
        reset : in std_logic;
        enable : in std_logic;
        start : in std_logic;
        timerOut : out std_logic);
end Timer;
```



Funciona para valores de <u>K</u> iguais ou superiores a 2. Porquê?

**TPC:** Desenvolver um novo temporizador em que a saída é ativada após o disparo do temporizador e desativada após ter decorrido o intervalo de tempo KT (com K programável dinamicamente)

```
architecture Behavioral of Timer is
                 signal s count : integer := 0;
             begin
                 process(clk)
                 begin
                      if(rising edge(clk)) then
                          if(reset = '1') then
Inicialização
                               timerOut <= '0';</pre>
                               s count <= 0;
Teste do sinal "enable"
                          elsif(enable = '1') then
                              if(s count /= 0) then
                                   if(s count = (K - 1)) then
Deteção do final de contagem
                                       timerOut <= '1';</pre>
e ativação da saída
                                       s count <= 0;
                                   else
Incremento do contador
                                       timerOut <= '0';</pre>
                                       s count <= s count + 1;
a meio da contagem
                                   end if:
                               else
Desativação da saída
                                   timerOut <= '0';</pre>
                                   if(start = '1') then
Deteção de um novo disparo
                                       s count <= s count + 1;
                                   end if:
                               end if:
                          end if:
                      end if:
                 end process;
             end Behavioral;
```

#### Comentários Finais

- No final desta aula e do trabalho prático 4 de LSDig, deverá ser capaz de:
  - Modelar componentes sequenciais fundamentais em VHDL
    - Registos
    - Contadores
    - Divisores de frequência
    - Temporizadores
- ... bom trabalho prático 4, disponível no site da UC <sup>©</sup>
  - elearning.ua.pt