Projeto 3 - Definição do Artigo


Unicamp - Universidade Estadual de Campinas Paulo Henrique Silva Ribeiro RA 181806 MO601

Artigo Escolhido

Trace Cache: a Low Latency Approach to High Bandwidth Instruction Fetching

Eric Rotenberg Computer Science Dept. Univ. of Wisconsin - Madison ericro@cs.wisc.edu Steve Bennett Intel Corporation sbennett@ichips.intel.com James E. Smith
Dept. of Elec. and Comp. Engr.
Univ. of Wisconsin - Madison
jes@ece.wisc.edu

Superscalar Processors



Especulação mais profunda;

Mais unidades funcionais;

• IPC > 1.

Instruções não contíguas


- Problema Fundamental:
 - Cache de Instrução convencional armazena na ordem de compilação

- Solução:
 - Cache de Instrução em ordem dinâmica

Trace Cache


 Não pretende replicar a cache de instrução convencional nem o hardware de fetch.

New Fetch mechanism




Alternativas

1- Branch Address Cache



2- Collapsing Buffer




Comparação

- Trace Cache:
 - "Short latency"

- Alternativas:
 - "More complex and Long latency"

Results

IPC for the Various Fetch Mechanisms, Single-Cycle Latency



Conclusão

Fetching usando informações passadas melhora a performance em > 10%;

 Trace cache é consideravelmente melhor que outros métodos com mesmo propósito.