

Universidade Federal do Rio de Janeiro



Universidade Federal
do Rio de Janeiro
Escola Politécnica

Relatório: Jogo da Forca em FPGA

Alunos	Erik Branco Queiroz Paulo Vitor Couto Doederlein Arthur Freitas Ramos
Professor	Pedro Cruz
Horário	Ter - 13:00-15:00

Rio de Janeiro, dezembro de 2025

Conteúdo

1	Objetivo	1
2	Introdução	1
3	Descrição do Projeto	1
3.1	Interface com Teclado (Entrada)	1
3.2	Controlador do Jogo e LCD (LcdProposta)	2
3.2.1	Banco de Palavras e Seleção	2
3.2.2	Lógica de Execução	2
3.2.3	Controle do Display LCD	3
4	Pinagem e Hardware	4
5	Diagrama de Blocos	4
6	Diagrama de Estados	4
7	Conclusão	5
8	Código	6
8.1	PS2_RX.vhd	6
8.2	KB_CODE.vhd	7
8.3	KEY2ASCII.vhd	8
8.4	LcdProposta2.vhd	9
8.5	PinagemProposta.ucf	15

1 Objetivo

O objetivo deste trabalho prático é projetar e implementar um sistema digital na FPGA que integre o uso de periféricos de entrada e saída, especificamente um teclado PS/2 e um display LCD, para criar um “Jogo da Forca” funcional. O sistema deve ser capaz de processar entradas do usuário, manter o estado do jogo (vidas, acertos, erros) e exibir as informações pertinentes visualmente.

2 Introdução

Este relatório descreve o desenvolvimento de um jogo da forca utilizando a linguagem de descrição de hardware VHDL. O projeto é composto por módulos que realizam a interface de baixo nível com o teclado, a decodificação de teclas pressionadas e a lógica central de controle do jogo que gerencia o display LCD.

A lógica do jogo consiste em permitir que o usuário selecione uma palavra secreta de um banco de dados pré-definido através de chaves (switches) da placa, e tente adivinhar a palavra digitando letras no teclado. O sistema oferece feedback visual imediato sobre letras corretas, letras erradas e quantidade de tentativas restantes (vidas).

3 Descrição do Projeto

O sistema foi dividido em blocos funcionais hierárquicos para facilitar o desenvolvimento e a depuração. Abaixo descreve-se o funcionamento de cada módulo principal.

3.1 Interface com Teclado (Entrada)

A captura e processamento dos dados do teclado foram divididos em três entidades principais:

- **PS2_RX:** Este módulo é responsável pela camada física da comunicação. Ele recebe os sinais elétricos brutos `ps2c` (clock) e `ps2d` (dados) vindos da porta PS/2. O módulo realiza a serialização dos bits recebidos para montar um vetor de 8 bits (`dout`) contendo o *scancode* da tecla, além de gerar um sinal de `rx_done_tick` quando um dado completo é recebido .
- **KB_CODE:** Atua como um controlador intermediário. Ele instancia o `PS2_RX` e utiliza um buffer (FIFO) para armazenar os códigos recebidos. Sua função principal é filtrar o código de interrupção (`F0` ou *break code*), garantindo que a tecla seja registrada apenas no evento correto de soltura ou pressão, evitando leituras duplicadas indesejadas.
- **KEY2ASCII:** Este módulo funciona como uma tabela de consulta (Look-Up Table - ROM). Ele recebe o *scancode* bruto do teclado (vetor de 8 bits) e o mapeia para o seu correspondente na tabela ASCII padrão. Por exemplo, converte o código hexadecimal `1C` para a letra 'A' (01000001 em binário) e `1B` para 'S', permitindo que a lógica do jogo trabalhe com caracteres comprehensíveis .

3.2 Controlador do Jogo e LCD (LcdProposta)

O módulo lcd (implementado no arquivo `LcdProposta2.vhd`) é a entidade de topo (*top-level*) que "comanda tudo". Ele integra a leitura do teclado, a lógica do jogo e a atualização do display LCD.

3.2.1 Banco de Palavras e Seleção

O jogo possui um banco de palavras armazenado internamente. O usuário utiliza os switches da placa (`sw`) para selecionar um código binário de 0 a 9. Cada código corresponde a uma palavra secreta pré-definida, como "UFRJ", "FPGA", "VHDL", "DIGITAIS", entre outras .

3.2.2 Lógica de Execução

O funcionamento do jogo segue a seguinte lógica:

1. **Estado Inicial:** O display solicita que o usuário escolha uma palavra (exibindo o número selecionado nos switches) e pressione ESPAÇO para iniciar.



Figura 1: Funcionamento do Jogo da Forca no Display LCD da FPGA

2. Durante o Jogo:

- O display mostra, na primeira linha, a palavra secreta oculta por *underscores* (_). As letras são reveladas conforme o usuário acerta .
- Na segunda linha, é exibido o contador de vidas (inicializado em 6) e as letras erradas que já foram digitadas.
- Ao pressionar uma tecla, o sistema varre a palavra secreta. Se a letra existir, o vetor `certo` é atualizado. Se não existir, o contador de vidas é decrementado e a letra é adicionada ao vetor de erros .



Figura 2: Funcionamento durante o jogo no Display

3. Condições de Fim de Jogo:

- **Vitória:** Se todas as letras da palavra forem descobertas antes das vidas acabarem, o sistema exibe "VOCE GANHOU".



- **Derrota:** Se o contador de vidas chegar a zero, o sistema exibe "VOCE PERDEU".



3.2.3 Controle do Display LCD

O módulo implementa uma máquina de estados finitos (FSM) para controlar a inicialização e escrita no LCD. Os estados incluem `stPowerOn_Delay`, `stFunctionSet`, `stDisplayControl`, entre outros, respeitando os tempos de atraso (*delays*) exigidos pelo hardware do display.

4 Pinagem e Hardware

A implementação física na FPGA Spartan-3A foi definida pelo arquivo de restrições (.ucf).

5 Diagrama de Blocos




Figura 3: Diagrama de Blocos do Sistema Jogo da Forca

6 Diagrama de Estados




Figura 4: Diagrama de Estados (FSM) do Sistema Jogo da Forca

7 Conclusão

O projeto permitiu a aplicação prática de conceitos fundamentais de sistemas digitais, como máquinas de estados, serialização de dados e integração de módulos. O sistema desenvolvido atendeu aos requisitos de diferenciar as teclas pressionadas, exibir a saída no display LCD e proporcionar interatividade completa com o usuário através da lógica do jogo da forca..

8 Código

A seguir são apresentados os códigos VHDL desenvolvidos e o arquivo de restrições UCF utilizado no projeto.

8.1 PS2_RX.vhd

Responsável pela recepção serial dos dados do teclado.

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4 entity ps2_rx is
5 port (
6 clk, reset: in std_logic;
7 ps2d, ps2c: in std_logic; -- key data, key clock
8 rx_en: in std_logic;
9 rx_done_tick: out std_logic;
10 dout: out std_logic_vector(7 downto 0)
11 );
12 end ps2_rx;
13
14 architecture arch of ps2_rx is
15 type statetype is (idle, dps, load);
16 signal state_reg, state_next: statetype;
17 signal filter_reg, filter_next:
18 std_logic_vector(7 downto 0);
19 signal f_ps2c_reg,f_ps2c_next: std_logic;
20 signal b_reg, b_next: std_logic_vector(10 downto 0);
21 signal n_reg,n_next: unsigned(3 downto 0);
22 signal fall_edge: std_logic;
23
24 begin
25
26 process (clk, reset)
27 begin
28 if reset='1' then
29 filter_reg <= (others=>'0');
30 f_ps2c_reg <= '0';
31 elsif (clk'event and clk='1') then
32 filter_reg <= filter_next;
33 f_ps2c_reg <= f_ps2c_next;
34 end if;
35 end process;
36
37 filter_next <= ps2c & filter_reg(7 downto 1);
38 f_ps2c_next <= '1' when filter_reg="11111111" else
39 '0' when filter_reg="00000000" else
40 f_ps2c_reg;
41 fall_edge <= f_ps2c_reg and (not f_ps2c_next);
42
43
44 -- registers
45 process (clk, reset)
46 begin
47 if reset='1' then
48 state_reg <= idle;
49 n_reg <= (others=>'0');
50 b_reg <= (others=>'0');
51 elsif (clk'event and clk='1') then
52 state_reg <= state_next;
53 n_reg <= n_next;
54 b_reg <= b_next;
55 end if;
56 end process;
57 -- next-state logic
58 process(state_reg,n_reg,b_reg,fall_edge,rx_en,ps2d)
59 begin
60 rx_done_tick <='0';
61 state_next <= state_reg;
```

```

62 n_next <= n_reg;
63 b_next <= b_reg;
64 case state_reg is
65 when idle =>
66 if fall_edge='1' and rx_en='1' then
67 -- shift in start bit
68 b_next <= ps2d & b_reg(10 downto 1);
69 n_next <= "1001";
70 state_next <= dps;
71 end if;
72 when dps => -- 8 data + 1 parity + 1 stop
73 if fall_edge='1' then
74 b_next <= ps2d & b_reg(10 downto 1);
75 if n_reg = 0 then
76 state_next <=load;
77 else
78 n_next <= n_reg - 1;
79 end if;
80 end if;
81 when load =>
82 -- 1 extra clock to complete the last shift
83 state_next <= idle;
84 rx_done_tick <='1';
85 end case;
86 end process;
87 -- output
88
89 dout <= b_reg(8 downto 1); -- data bits
90 end arch;

```

8.2 KB_CODE.vhd

Controlador que gerencia a FIFO e filtra os códigos de break.

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4 entity kb_code is
5 generic(W_SIZE: integer:=2); -- 2^W_SIZE words in FIFO
6 port (
7 clk, reset: in std_logic;
8 ps2d, ps2c: in std_logic;
9 rd_key_code: in std_logic;
10 key_code: out std_logic_vector(7 downto 0);
11 kb_buf_empty: out std_logic
12 );
13 end kb_code;
14
15 architecture arch of kb_code is
16 constant BRK: std_logic_vector(7 downto 0):="11110000";
17 -- F0 (break code)
18 type statetype is (wait_brk, get_code);
19 signal state_reg, state_next: statetype;
20 signal scan_out, w_data: std_logic_vector(7 downto 0);
21 signal scan_done_tick, got_code_tick: std_logic;
22 signal ascii_code, key_code_2: std_logic_vector(7 downto 0);
23
24 begin
25
26
27 ps2_rx_unit: entity work.ps2_rx(arch)
28 port map(clk=>clk, reset=>reset, rx_en=>'1',
29 ps2d=>ps2d, ps2c=>ps2c,
30 rx_done_tick=>scan_done_tick,
31 dout=>scan_out);
32
33 fifo_key_unit: entity workfifo(arch)
34 generic map(B=>8)
35 port map(clk=>clk, reset=>reset, rd=>rd_key_code,
36 wr=>got_code_tick, w_data=>scan_out,
37 empty=>kb_buf_empty, full=>open,

```

```

38 r_data=>key_code_2);
39
40 key2ascii_unit: entity work.key2ascii(arch)
41 port map (key_code=>key_code_2,
42 ascii_code=>ascii_code);
43
44
45 process (clk, reset)
46 begin
47 if reset='1' then
48 state_reg <= wait_brk;
49 elsif (clk'event and clk='1') then
50 state_reg <= state_next;
51 end if;
52 end process;
53
54 process(state_reg, scan_done_tick, scan_out)
55 begin
56 got_code_tick <='0';
57 state_next <= state_reg;
58 case state_reg is
59 when wait_brk => -- wait for F0 of break code
60 if scan_done_tick='1' and scan_out=BRK then
61 state_next <= get_code;
62 end if;
63 when get_code => -- get the following scan code
64 if scan_done_tick='1' then
65 got_code_tick <='1';
66 state_next <= wait_brk;
67 end if;
68 end case;
69 key_code <= ascii_code;
70 end process;
71 end arch;

```

8.3 KEY2ASCII.vhd

Converte scancodes PS/2 para ASCII.

```

1 -- Listing 8.4
2 library ieee;
3 use ieee.std_logic_1164.all;
4 use ieee.numeric_std.all;
5 entity key2ascii is
6 port (
7 key_code: in std_logic_vector(7 downto 0);
8 ascii_code: out std_logic_vector(7 downto 0)
9 );
10 end key2ascii;
11
12 architecture arch of key2ascii is
13 begin
14 with key_code select
15 ascii_code <=
16 "00110000" when "01000101", -- 0
17 "00110001" when "00010110", -- 1
18 "00110010" when "00011110", -- 2
19 "00110011" when "00100110", -- 3
20 "00110100" when "00100101", -- 4
21 "00110101" when "00101110", -- 5
22 "00110110" when "00110110", -- 6
23 "00110111" when "00111101", -- 7
24 "00111000" when "00111110", -- 8
25 "00111001" when "01000110", -- 9
26
27 "01000001" when "00011100", -- A
28 "01000010" when "00110010", -- B
29 "01000011" when "00100001", -- C
30 "01000100" when "00100011", -- D
31 "01000101" when "00100100", -- E
32 "01000110" when "00101011", -- F

```

```

33 "01000111" when "00110100", -- G
34 "01001000" when "00110011", -- H
35 "01001001" when "01000011", -- I
36 "01001010" when "00111011", -- J
37 "01001011" when "01000010", -- K
38 "01001100" when "01001011", -- L
39 "01001101" when "00111010", -- M
40 "01001110" when "00110001", -- N
41 "01001111" when "01000100", -- O
42 "01010000" when "01001101", -- P
43 "01010001" when "00010101", -- Q
44 "01010010" when "00101101", -- R
45 "01010011" when "00011011", -- S
46 "01010100" when "00101100", -- T
47 "01010101" when "00111100", -- U
48 "01010110" when "00101010", -- V
49 "01010111" when "00011101", -- W
50 "01011000" when "00100010", -- X
51 "01011001" when "00110101", -- Y
52 "01011010" when "00011010", -- Z
53
54 "01100000" when "00001110", -- '
55 "00101101" when "01001110", -- -
56 "00111101" when "01010101", -- =
57 "01011011" when "01010100", -- [
58
59 "01011101" when "01011011", -- ]
60 "01011100" when "01011101", -- \
61 "00111011" when "01001100", -- ;
62 "00100111" when "01010010", -- ,
63 "00101100" when "01000001", -- ,
64 "00101110" when "01001001", -- .
65 "00101111" when "01001010", -- /
66
67 "00100000" when "00101001", -- (space)
68 "00001101" when "01011010", -- (enter, cr)
69 "00001000" when "01100110", -- (backspace)
70 "00101010" when others;
71 end arch;

```

8.4 LcdProposta2.vhd

Módulo principal que controla o jogo e o display LCD.

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity lcd is
6   generic (
7     CLK_HZ : integer := 50_000_000
8   );
9   port (
10    LCD_DB : out std_logic_vector(7 downto 0);
11    RS      : out std_logic;
12    RW      : out std_logic;
13    E       : out std_logic;
14    CLK     : in  std_logic;
15    OE      : out std_logic;
16    rst     : in  std_logic;
17    ps2d   : in  std_logic;
18    ps2c   : in  std_logic;
19    sw     : in  std_logic_vector(3 downto 0);
20    tecla  : out std_logic_vector(7 downto 0)
21  );
22 end lcd;
23
24 architecture Behavioral of lcd is
25
26   component kb_code
27     generic (W_SIZE: integer := 2);

```

```

28     port (
29       clk, reset      : in  std_logic;
30       ps2d, ps2c      : in  std_logic;
31       rd_key_code    : in  std_logic;
32       key_code       : out std_logic_vector(7 downto 0);
33       kb_buf_empty   : out std_logic
34     );
35   end component;
36
37 type mstate is (
38   stFunctionSet, stDisplayCtrlSet, stDisplayClear,
39   stPowerOn_Delay, stFunctionSet_Delay, stDisplayCtrlSet_Delay,
40   stDisplayClear_Delay, stInitDne, stActWr, stCharDelay
41 );
42 type wstate is ( stRW, stEnable, stIdle );
43
44 constant TICK_US : integer := integer(CLK_HZ / 1_000_000);
45 signal us_cnt : integer range 0 to TICK_US-1 := 0;
46 signal oneUSClk : std_logic := '0';
47
48 constant T_PWRON_US : integer := 20_000;
49 constant T_FUNSET_US : integer := 37;
50 constant T_DCTRL_US : integer := 37;
51 constant T_CLEAR_US : integer := 1_520;
52 constant T_CHAR_US : integer := 50;
53
54 signal count      : integer := 0;
55 signal delayOK    : std_logic := '0';
56 signal stCur       : mstate := stPowerOn_Delay;
57 signal stNext      : mstate := stPowerOn_Delay;
58 signal stCurW      : wstate := stIdle;
59 signal stNextW     : wstate := stIdle;
60 signal activateW  : std_logic := '0';
61 signal writeDone   : std_logic := '0';
62 signal E_reg       : std_logic := '0';
63
64 signal rd_key_code : std_logic := '0';
65 signal key_read    : std_logic_vector(7 downto 0) := (others=>'0');
66 signal kb_empty    : std_logic := '1';
67 signal kb_empty_prev : std_logic := '1';
68
69 type word_t is array (0 to 9) of std_logic_vector(7 downto 0);
70 signal secret_word : word_t := (others => x"20");
71 signal secret_len  : integer range 0 to 10 := 0;
72 signal certo        : std_logic_vector(9 downto 0) := (others=>'0');
73
74 type errors_t is array (0 to 5) of std_logic_vector(7 downto 0);
75 signal letras_erradas : errors_t := (others => x"20");
76 signal indice_erro   : integer range 0 to 6 := 0;
77
78 signal contador : integer range 0 to 6 := 6;
79 signal venceu   : std_logic := '0';
80 signal perdeu   : std_logic := '0';
81 signal gameover  : std_logic := '0';
82 signal started   : std_logic := '0';
83
84 type LCD_CMDS_T is array(integer range 0 to 39) of std_logic_vector(9 downto 0);
85 signal LCD_CMDS : LCD_CMDS_T;
86 signal lcd_cmd_ptr : integer range 0 to LCD_CMDS'high + 1 := 0;
87
88 begin
89
90   E  <= E_reg;
91   OE <= '1';
92
93   leitura: kb_code
94     generic map (W_SIZE => 2)
95     port map (
96       clk => CLK, reset => rst, ps2d => ps2d, ps2c => ps2c,
97       rd_key_code => rd_key_code, key_code => key_read, kb_buf_empty => kb_empty
98     );
99
100  process(CLK, rst)

```

```

101 begin
102   if rst='1' then us_cnt <= 0; oneUSClk <= '0';
103   elsif rising_edge(CLK) then
104     if us_cnt = TICK_US-1 then us_cnt <= 0; oneUSClk <= '1';
105     else us_cnt <= us_cnt + 1; oneUSClk <= '0';
106     end if;
107   end if;
108 end process;
109
110 process(secret_len, certo, contador)
111   variable all_ok : boolean;
112 begin
113   all_ok := true;
114   if secret_len > 0 then
115     for i in 0 to 9 loop
116       if i < secret_len then
117         if certo(i) = '0' then all_ok := false; end if;
118       end if;
119     end loop;
120   else
121     all_ok := false;
122   end if;
123
124   if all_ok then venceu <= '1'; else venceu <= '0'; end if;
125   if contador = 0 then perdeu <= '1'; else perdeu <= '0'; end if;
126 end process;
127
128 gameover <= venceu or perdeu;
129
130 --
131 -- BANCO DE PALAVRAS (ROM) - CORRIGIDO COM VARI VEIS
132 --
133 process(sw)
134   variable v_word : word_t;
135   variable v_len : integer range 0 to 10;
136 begin
137   -- Inicializa variaveis locais
138   v_word := (others => x"20");
139   v_len := 0;
140
141   case sw is
142     when "0000" => -- UFRJ
143       v_word(0):=x"55"; v_word(1):=x"46"; v_word(2):=x"52"; v_word(3):=x"4A";
144       v_len := 4;
145     when "0001" => -- FPGA
146       v_word(0):=x"46"; v_word(1):=x"50"; v_word(2):=x"47"; v_word(3):=x"41";
147       v_len := 4;
148     when "0010" => -- VHDL
149       v_word(0):=x"56"; v_word(1):=x"48"; v_word(2):=x"44"; v_word(3):=x"4C";
150       v_len := 4;
151     when "0011" => -- DIGITAIS
152       v_word(0):=x"44"; v_word(1):=x"49"; v_word(2):=x"47"; v_word(3):=x"49";
153       v_word(4):=x"54"; v_word(5):=x"41"; v_word(6):=x"49"; v_word(7):=x"53";
154       v_len := 8;
155     when "0100" => -- SPARTAN
156       v_word(0):=x"53"; v_word(1):=x"50"; v_word(2):=x"41"; v_word(3):=x"52";
157       v_word(4):=x"54"; v_word(5):=x"41"; v_word(6):=x"4E";
158       v_len := 7;
159     when "0101" => -- XILINX
160       v_word(0):=x"58"; v_word(1):=x"49"; v_word(2):=x"4C"; v_word(3):=x"49";
161       v_word(4):=x"4E"; v_word(5):=x"58";
162       v_len := 6;
163     when "0110" => -- PROJETO
164       v_word(0):=x"50"; v_word(1):=x"52"; v_word(2):=x"4F"; v_word(3):=x"4A";
165       v_word(4):=x"45"; v_word(5):=x"54"; v_word(6):=x"4F";
166       v_len := 7;
167     when "0111" => -- LOGICA
168       v_word(0):=x"4C"; v_word(1):=x"4F"; v_word(2):=x"47"; v_word(3):=x"49";
169       v_word(4):=x"43"; v_word(5):=x"41";
170       v_len := 6;
171     when "1000" => -- ESTADOS
172       v_word(0):=x"45"; v_word(1):=x"53"; v_word(2):=x"54"; v_word(3):=x"41";
173       v_word(4):=x"44"; v_word(5):=x"4F"; v_word(6):=x"53";

```

```

174         v_len := 7;
175     when others => -- PROCESS
176         v_word(0) := x"50"; v_word(1) := x"52"; v_word(2) := x"4F"; v_word(3) := x"43";
177         v_word(4) := x"45"; v_word(5) := x"53"; v_word(6) := x"53";
178         v_len := 7;
179     end case;
180
181     -- Atribui ao sinal apenas no final
182     secret_word <= v_word;
183     secret_len <= v_len;
184 end process;
185
186 --
187 -- ATUALIZA O DO LCD
188 --
189 process(started, venceu, perdeu, contador, secret_word, secret_len, certo,
190         letras_erradas, sw)
191     variable L1 : word_t;
192 begin
193     -- Inicializa buffer com espaços limpos
194     L1 := (others => x"20");
195
196     -- Comandos Fixos
197     LCD_CMDS(0) <= "00"&x"38"; LCD_CMDS(1) <= "00"&x"0C";
198     LCD_CMDS(2) <= "00"&x"01"; LCD_CMDS(3) <= "00"&x"80";
199
200     -- Lógica LINHA 1
201     if started = '0' then
202         -- "ESCOLHA: X"
203         L1(0) := x"45"; L1(1) := x"53"; L1(2) := x"43"; L1(3) := x"4F";
204         L1(4) := x"4C"; L1(5) := x"48"; L1(6) := x"41"; L1(7) := x"3A"; L1(8) := x"20";
205         if to_integer(unsigned(sw)) < 10 then
206             L1(9) := std_logic_vector(to_unsigned(48 + to_integer(unsigned(sw)), 8));
207         else
208             L1(9) := x"3F";
209         end if;
210
211     elsif venceu = '1' then
212         -- "VOCE GANHOU"
213         L1(0) := x"56"; L1(1) := x"4F"; L1(2) := x"43"; L1(3) := x"45"; L1(4) := x"20";
214         L1(5) := x"47"; L1(6) := x"41"; L1(7) := x"4E"; L1(8) := x"48"; L1(9) := x"4F"; L1(10) := x
215         "55";
216     elsif perdeu = '1' then
217         -- "VOCE PERDEU"
218         L1(0) := x"56"; L1(1) := x"4F"; L1(2) := x"43"; L1(3) := x"45"; L1(4) := x"20";
219         L1(5) := x"50"; L1(6) := x"45"; L1(7) := x"52"; L1(8) := x"44"; L1(9) := x"45"; L1(10) := x
220         "55";
221     else
222         -- JOGO: Palavra oculta ou revelada
223         for i in 0 to 9 loop
224             if i < secret_len then
225                 if certo(i) = '1' then L1(i) := secret_word(i);
226                 else L1(i) := x"5F"; -- Underline
227                 end if;
228             else
229                 L1(i) := x"20"; -- Espaço para o resto
230             end if;
231         end loop;
232     end if;
233
234     -- Transfere L1 para LCD_CMDS
235     for i in 0 to 9 loop LCD_CMDS(4+i) <= "10" & L1(i); end loop;
236     for i in 10 to 15 loop LCD_CMDS(4+i) <= "10" & x"20"; end loop;
237
238     -- Pula para Linha 2
239     LCD_CMDS(20) <= "00" & x"C0";
240
241     -- Lógica LINHA 2
242     if started = '0' then
243         -- "PRESS ESPACO"
244         LCD_CMDS(21) <= "10"&x"50"; LCD_CMDS(22) <= "10"&x"52"; LCD_CMDS(23) <= "10"&x
245         "45";

```

```

242     LCD_CMDS(24) <= "10"&x"53"; LCD_CMDS(25) <= "10"&x"53"; LCD_CMDS(26) <= "10"&x
243     "20";
244     LCD_CMDS(27) <= "10"&x"53"; LCD_CMDS(28) <= "10"&x"50"; LCD_CMDS(29) <= "10"&x
245     "41";
246     LCD_CMDS(30) <= "10"&x"43"; LCD_CMDS(31) <= "10"&x"45";
247     for i in 32 to 36 loop LCD_CMDS(i) <= "10"&x"20"; end loop;
248   else
249     -- Status: V:6 Er:ABC...
250     LCD_CMDS(21) <= "10"&x"56"; -- V
251     LCD_CMDS(22) <= "10"&x"3A"; -- :
252     LCD_CMDS(23) <= "10" & std_logic_vector(to_unsigned(48 + contador, 8)); -- Num
253     LCD_CMDS(24) <= "10"&x"20";
254     LCD_CMDS(25) <= "10"&x"45"; -- E
255     LCD_CMDS(26) <= "10"&x"72"; -- r
256     LCD_CMDS(27) <= "10"&x"3A"; -- :
257     for i in 0 to 5 loop
258       LCD_CMDS(28+i) <= "10" & letras_erradas(i);
259     end loop;
260     LCD_CMDS(34) <= "10"&x"20"; LCD_CMDS(35) <= "10"&x"20"; LCD_CMDS(36) <= "10"&x
261     "20";
262   end if;
263 end process;
264
265 process (CLK, rst)
266 variable is_space      : boolean;
267 variable is_letter     : boolean;
268 variable ascii         : std_logic_vector(7 downto 0);
269 variable match_found  : boolean;
270 variable ja_erro       : boolean;
271 begin
272   if rst='1' then
273     rd_key_code    <= '0';
274     tecla          <= (others=>'0');
275     kb_empty_prev <= '1';
276     started        <= '0';
277     contador       <= 6;
278     certo          <= (others=>'0');
279     letras_erradas <= (others => x"20");
280     indice_erro    <= 0;
281
282   elsif rising_edge(CLK) then
283     rd_key_code <= '0';
284     kb_empty_prev <= kb_empty;
285
286     if (kb_empty_prev = '1') and (kb_empty = '0') then
287       rd_key_code <= '1';
288       tecla          <= key_read;
289       ascii          := key_read;
290
291     if ascii = x"20" or ascii = x"29" then is_space := true; else is_space := false;
292   end if;
293   is_letter := (ascii >= x"41" and ascii <= x"5A");
294
295   if gameover = '1' then
296     if is_space then
297       started        <= '0';
298       contador       <= 6;
299       certo          <= (others=>'0');
300       letras_erradas <= (others => x"20");
301       indice_erro    <= 0;
302     end if;
303
304   elsif started = '0' then
305     if is_space then started <= '1'; end if;
306
307   else
308     if is_letter then
309       match_found := false;
310       for i in 0 to 9 loop
311         if i < secret_len then
312           if ascii = secret_word(i) then
313             match_found := true;
314             certo(i)      <= '1';

```

```

311         end if;
312     end if;
313 end loop;
314
315 if not match_found then
316     ja_errou := false;
317     for k in 0 to 5 loop
318         if letras_erradas(k) = ascii then ja_errou := true; end if;
319     end loop;
320     if (not ja_errou) and (contador > 0) then
321         contador <= contador - 1;
322         if indice_erro < 6 then
323             letras_erradas(indice_erro) <= ascii;
324             indice_erro <= indice_erro + 1;
325         end if;
326         end if;
327     end if;
328 end if;
329 end if;
330 end if;
331 end if;
332 end process;
333
334 writeDone <= '1' when (lcd_cmd_ptr > 36) else '0';
335
336 process (CLK, rst)
337 begin
338     if rst='1' then
339         lcd_cmd_ptr <= 0;
340     elsif rising_edge(CLK) then
341         if oneUSClk='1' then
342             if ((stNext = stInitDne or stNext = stDisplayCtrlSet or stNext = stDisplayClear)
343             and writeDone='0') then
344                 lcd_cmd_ptr <= lcd_cmd_ptr + 1;
345             elsif (stCur = stPowerOn_Delay) then
346                 lcd_cmd_ptr <= 0;
347             elsif (writeDone='1') then
348                 lcd_cmd_ptr <= 3;
349             end if;
350         end if;
351     end if;
352 end process;
353
354 process (CLK, rst)
355 begin
356     if rst='1' then stCur <= stPowerOn_Delay;
357     elsif rising_edge(CLK) then
358         if oneUSClk='1' then stCur <= stNext; end if;
359     end if;
360 end process;
361
362 process (stCur, delayOK, writeDone, lcd_cmd_ptr, LCD_CMDS)
363 begin
364     if lcd_cmd_ptr <= 39 then
365         RS <= LCD_CMDS(lcd_cmd_ptr)(9);
366         RW <= LCD_CMDS(lcd_cmd_ptr)(8);
367         LCD_DB <= LCD_CMDS(lcd_cmd_ptr)(7 downto 0);
368     else
369         RS<='0'; RW<='0'; LCD_DB<=x"00";
370     end if;
371
372     activateW <= '0';
373     stNext <= stCur;
374
375     case stCur is
376         when stPowerOn_Delay =>
377             if delayOK='1' then stNext <= stFunctionSet; else stNext <= stPowerOn_Delay; end
378             if;
379             when stFunctionSet =>
380                 activateW <= '1'; stNext <= stFunctionSet_Delay;
381             when stFunctionSet_Delay =>
382                 if delayOK='1' then stNext <= stDisplayCtrlSet; else stNext <=
383                 stFunctionSet_Delay; end if;

```

```

381     when stDisplayCtrlSet =>
382         activateW <= '1'; stNext <= stDisplayCtrlSet_Delay;
383     when stDisplayCtrlSet_Delay =>
384         if delayOK='1' then stNext <= stDisplayClear; else stNext <=
385         stDisplayCtrlSet_Delay; end if;
386         when stDisplayClear =>
387             activateW <= '1'; stNext <= stDisplayClear_Delay;
388         when stDisplayClear_Delay =>
389             if delayOK='1' then stNext <= stInitDne; else stNext <= stDisplayClear_Delay; end
390             if;
391         when stInitDne =>
392             stNext <= stActWr;
393         when stActWr =>
394             activateW <= '1'; stNext <= stCharDelay;
395             when stCharDelay =>
396                 if delayOK='1' then stNext <= stInitDne; else stNext <= stCharDelay; end if;
397             end case;
398         end process;
399
400     process (CLK, rst)
401 begin
402     if rst='1' then count <= 0; delayOK <= '0';
403     elsif rising_edge(CLK) then
404         if oneUSClk='1' then
405             if ((stCur = stPowerOn_Delay and count >= T_PWRON_US) or
406                 (stCur = stFunctionSet_Delay and count >= T_FUNSET_US) or
407                 (stCur = stDisplayCtrlSet_Delay and count >= T_DCTRL_US) or
408                 (stCur = stDisplayClear_Delay and count >= T_CLEAR_US) or
409                 (stCur = stCharDelay and count >= T_CHAR_US)) then
410                 delayOK <= '1'; count <= 0;
411             else
412                 delayOK <= '0'; count <= count + 1;
413             end if;
414         end if;
415     end process;
416
417     process (CLK, rst)
418 begin
419     if rst='1' then stCurW <= stIdle; E_reg <= '0';
420     elsif rising_edge(CLK) then
421         if oneUSClk='1' then
422             stCurW <= stNextW;
423             case stCurW is
424                 when stIdle => E_reg <= '0';
425                 when stRw => E_reg <= '0';
426                 when stEnable => E_reg <= '1';
427             end case;
428         end if;
429     end process;
430
431     process (stCurW, activateW)
432 begin
433         stNextW <= stCurW;
434         case stCurW is
435             when stIdle => if activateW='1' then stNextW <= stRw; end if;
436             when stRw => stNextW <= stEnable;
437             when stEnable => stNextW <= stIdle;
438         end case;
439     end process;
440
441 end Behavioral;

```

8.5 PinagemProposta.ucf

Arquivo de restrições de pinagem para a placa Spartan-3A.