




Trabajo Práctico Final


Microarquitecturas y Softcores

Especialización en sistemas embebidos - 15va Cohorte

Alumno: Pablo Javier Morzán Fecha: 13/06/2022



Introducción



• Objetivos:

- Aplicación de conceptos de la asignatura
- Familiarización con software utilizado
- Experiencia de instancia de exposición grupal.


• Entorno utilizado:

- Software: VSCode, Xilinx SDK, GTK Wave y Vivado.
- Hardware: Arty Z7-10 (Conexión Remota)

Descripción del proyecto

Se utiliza un filtro de promedios móviles para calcular el valor eficaz de una señal senoidal.

Nota: Se contempla la señal ya rectificada y multiplicada por 1.111



Vef = Vmed * (
$$\pi$$
 / 2√2) = Vmed * 1.111

Código VHDL : generador de datos

```
begin
   rom : process (clk)
   variable i: natural := 0:
                                                  constant mem : mem type :=
   variable j: natural := 0;
                                                       (0 \Rightarrow X"0000"
       if rising edge(clk) then
                                                      1 => X"348e" .
                                                      2 => X"611b" .
           if (3 = j) then
                                                      3 => X"7ee0" .
               ena fil <= '1':
                                                      4 => X"8955" .
               data out <=mem(i);</pre>
                                                      5 => X"7ee0" .
               if i = 15 then
                                   -- 15 hardco
                                                      6 => X"611b",
                   i := 0:
                                                      7 => X"348e",
                                                      8 => X"0000",
                   i := i + 1:
                                                      9 => X"348e" .
               end if:
                                                      10 => X"611b" .
                                                      11 => X"7ee0"
                                                      12 => X"8955" .
               ena fil <= '0';
                                                      13 => X"7ee0" .
           end if:
                                                      14 => X"611b" .
                                                      15 => X"348e");
   end process rom:
```

end architecture synth;

Código VHDL : Filtro MA

```
if (a rst = '1') then
        en reg <= '0';
        fil buff <= (others => (others => '0'));
       sum aux := (others => '0');
       sigout <= (others => '0');
   elsif rising edge(clk) then
        if (s rst = '1') then
            en reg <= '0';
            fil buff <= (others => (others => '0'));
           sum aux := (others => '0'):
            sigout <= (others => '0');
            en req <= ena;
           en reg aux2 := en reg aux;
            en reg aux := en reg;
            if (not en reg aux2 and en reg aux)='1' then
                fil buff(0) <= unsigned(sigin);</pre>
                for i in 1 to fil w-1 loop
                    fil buff(i) <= fil buff(i-1);</pre>
                end loop:
                sum aux := (others => '0');
                for i in 0 to fil w-1 loop
                    sum aux := sum aux + resize(fil buff(i), sum aux'length);
                end loop:
            sigout <= std logic vector(sum aux(sig w+bitadd(fil w)-1 downto bitadd(fil w)));</pre>
            end if:
        end if;
end process;
end architecture;
```

Simulación GTK Wave


Signals

clk


en reg

sigin[15:0] sigout[15:0]

Time



Creación de IP Core y conexión con sistema de procesamiento



```
component FilAvq is
      generic (
          sig w : integer := 16;
          fil w : integer := 8
      );
      port (
          clk
                   : in std logic;
                  : in std logic;
          a rst
                 : in std logic;
          s rst
                  : in std logic;
          ena
          sigin : in std logic vector(sig w-1 downto 0);
          sigout : out std logic vector(sig w-1 downto 0)
 end component;
 constant sig w aux: natural := 16;
 constant fil w aux: natural := 8;
 signal salFil: std_logic_vector(31 downto 0);
process (slv_reg0, slv_reg1, salFil, slv_reg3, axi_araddr, S_AXI_ARESETN, slv_reg_rden)
variable loc_addr :std_logit_vector(OPT_MEM_ADDR_BITS downto 0);
begin
    -- Address decoding for reading registers
   loc addr := axi araddr(ADDR LSB + OPT MEM ADDR BITS downto ADDR LSB);
   case loc addr is
     when b"00" =>
       reg data out <= slv reg0;
     when b"01" =>
       reg data out <= slv reg1;
     when b"10" =>
       req data out <= salFil:
     when b"11" =>
       reg data out <= slv reg3;
     when others =>
       reg data out <= (others => '0');
```

end case:

end process:

Código de enlace AXI de IP Core BUS AXILITE 4 x 32bits

signal

RMS data

FPGA

```
-- Add user logic here

FilAvgInst: FilAvg

generic map(

    sig_w => sig_w_aux,
    fil_w => fil_w_aux
)

port map(
    clk => S_AXI_ACLK,
    a_rst => slv_reg0(0),
    s_rst => slv_reg3(0),
    sigin => slv_reg1(15 downto 0),
    sigout => salFil(15 downto 0)
);

-- User logic ends
```

uР

Programación de sistema de procesamiento: Declaración de variables

```
uint8 t b0:1;
        uint8 t b1:1;
        uint32 t baux:30;
        uint32 t bitsData:32;
 } Bits t;
typedef union {
        uint16 t signal:16;
        uint16 t sigaux:16;
        uint32 t signalData:32;
} Signal t;
//tabla datos de señal senoidal rectificada
uint16 t seno16[] = {0x0000 ,0x348e ,0x611b ,0x7ee0 ,0x8955 ,0x7ee0 ,0x611b ,0x348e ,0x611b ,0x348e ,0x611b ,0x7ee0 ,0x8955 ,0x7ee0 ,0x611b ,0x348e};
//valor de entrada para múltiplicar la señal
uint8 t valor = 1;
Bits t reset data = {.bitsData=0};
Bits t enable data = {.bitsData=0};
Signal t input data = {.signalData=0};
Signal t output data = {.signalData=0};
```

Programación de sistema de procesamiento: Declaración de variables

```
enable data.b0 = 1;
FILAVG mWriteReg(XPAR FILAVG 0 S AXI BASEADDR, FILAVG S AXI SLV REG3 OFFSET, enable data.bitsData);
//enviar un dato
input data.signal = (uint16 t)(seno16[i]/div);
FILAVG mWriteReg(XPAR FILAVG 0 S AXI BASEADDR, FILAVG S AXI SLV REG1 OFFSET, input data.signalData);
uint32 t res = FILAVG mReadReg(XPAR FILAVG 0 S AXI BASEADDR, FILAVG S AXI SLV REG2 OFFSET);
xil printf("Valor RMS: %d V\r\n", res/100);
enable data.b0 = 0:
FILAVG mWriteReg(XPAR FILAVG 0 S AXI BASEADDR, FILAVG S AXI SLV REG3 OFFSET, enable data.bitsData);
i = (i + 1) \% 16:
//reset cada 20 muestras
count --:
if(count==0){
   count = 20;
    reset data.b0 = 1;
   FILAVG mWriteReg(XPAR FILAVG 0 S AXI BASEADDR, FILAVG S AXI SLV REGO OFFSET, reset data.bitsData);
   usleep(5000);
   reset data.b0 = 0;
   FILAVG mWriteReg(XPAR FILAVG 0 S AXI BASEADDR, FILAVG S AXI SLV REGO OFFSET, reset data.bitsData);
   xil printf("Reset...\r\n");
sleep(1);
```

Resultados

```
artyz7-user00@lse-server-pc:~
Archivo Editar Ver Buscar Terminal Ayuda
OPCIONES: I18n
Compilado en Jul 28 2020, 00:00:00.
Port /dev/ArtyZ7-Board01, 07:07:36
Presione CTRL-A Z para obtener ayuda sobre teclas especiales
-- Inicio del programa.... --
-- Para voltaje 220V presione A
-- Para voltaje 110V presione otro
Valor ingresado: 220 V
Valor RMS: 0 V
Valor RMS: 0 V
Valor RMS: 0 V
Valor RMS: 16 V
Valor RMS: 47 V
Valor RMS: 88 V
Valor RMS: 132 V
Valor RMS: 173 V
Valor RMS: 204 V
Valor RMS: 220 V
Valor RMS: 220 V
Valor RMS: 220 V
```

```
artyz7-user00@lse-server-pc:~
Archivo Editar Ver Buscar Terminal Ayuda
 - Inicio del programa.... --
  Para voltaje 220V presione A
- Para voltaje 110V presione otro
Valor ingresado: 110 V
Valor RMS: 0 V
Valor RMS: 0 V
Valor RMS: 0 V
Valor RMS: 8 V
Valor RMS: 23 V
Valor RMS: 44 V
Valor RMS: 66 V
Valor RMS: 86 V
Valor RMS: 102 V
Valor RMS: 110 V
```



¿PREGUNTAS?