O Processador (CPU) Implementação *Single-Cycle* Construção da Unidade de Controle

António de Brito Ferrari ferrari@ua.pt

Definição da Unidade de Controle Processor Control Memory Datapath Output ABF AC1-Single Cycle_Control


Fases da conceção de um processador

- 1. Analisar o instruction set => datapath requirements
 - O significado de cada instrução é dado pelas transferências entre registos
 - datapath tem de incluir hardware para os registos do ISA
 - datapath tem de suportar as transferências entre registos
- 2. Selecionar os componentes para o datapath e definir a metodologia para os impulsos de relógio
- 3. Construir o datapath de modo a satisfazer as especificações
- 4. Analisar a implementação de cada instrução para identificar os sinais de controlo que acionam as transferências entre registos
- 5. Realizar a lógica de controlo


ABF AC1-Single Cycle_Control

4. Identificar os sinais de controlo que acionam as transferências entre registos

ABF AC1-Single Cycle_Control



RTL: a instrução Add




- add rd, rs, rt
 - mem[PC]


Fetch da instrução da memória


— R[rd] <- R[rs] + R[rt] Operação especificada</p>


- PC <- PC + 4 Calcular o endereço da instrução seguinte


ABF AC1-Single Cycle_Control























Sinais de Controlo

```
Register Transfer
inst
                                                         PC <- PC + 4
ADD
          R[rd] \leftarrow R[rs] + R[rt];
          ALUsrc = RegB, ALUctr = "add", RegDst = rd, RegWr, nPC_sel = "+4"
          R[rd] \leftarrow R[rs] - R[rt];
                                                         PC <- PC + 4
SUB
          ALUsrc = RegB, ALUctr = "sub", RegDst = rd, RegWr, nPC_sel = "+4"
ORi
          R[rt] <- R[rs] + zero_ext(Imm16);
                                                         PC <- PC + 4
          ALUsrc = Im, Extop = "Z", ALUctr = "or", RegDst = rt, RegWr, nPC_sel = "+4"
                                                         PC <- PC + 4
LOAD
          R[rt] \leftarrow MEM[R[rs] + sign_ext(Imm16)];
ALUsrc = Im, Extop = "Sig", ALUctr = "add", MemtoReg, RegDst = rt, RegWr, nPC_sel = "+4"
          MEM[ R[rs] + sign_ext(Imm16)] <- R[rs];</pre>
                                                         PC <- PC + 4
STORE
          ALUsrc = Im, Extop = "Sig", ALUctr = "add", MemWr, nPC_sel = "+4"
          if ( R[rs] == R[rt] ) PC \leftarrow PC + 4 + (sign\_ext(Imm16)] \mid \mid 00) else PC \leftarrow PC + 4
BEQ
          nPC_sel = Zero, ALUctr = "sub"
                                      ABF AC1-Single Cycle Control
                                                                                            16
```

5. Realização da lógica de controlo

ABF AC1-Single Cycle_Control

17

Fases da conceção de um processador


- 1. Analisar o instruction set => datapath requirements
 - O significado de cada instrução é dado pelas transferências entre registos
 - datapath tem de incluir hardware para os registos do ISA
 - datapath tem de suportar as transferências entre registos
- 2. Selecionar os componentes para o datapath e definir a metodologia para os impulsos de relógio
- 3. Construir o datapath de modo a satisfazer as especificações
- 4. Analisar a implementação de cada instrução para identificar os sinais de controlo que acionam as transferências entre registos
- 5. Realizar a lógica de controlo

ABF AC1-Single Cycle_Control


Lógica para cada sinal de control (2/2)

- nPC_sel <= if (OP == BEQ) Zero else 0
- ALUsrc <= if ((OP == "000000") || (OP == BEQ)) "regB" else "immed"
- ALUctr <= if (OP == "000000") funct else if (OP == ORi) "OR" else if (OP == BEQ) "sub" else "add"
- ExtOp <= if (OP == ORi) "zero" else "sign"
- MemWr <= (OP == Store)
- MemtoReg <= (OP == Load)
- RegWr: <= if ((OP == Store) | | (OP == BEQ)) 0 else 1
- RegDst: <= if ((OP == Load) || (OP == ORi)) 0 else 1


ABF AC1-Single Cycle_Control



Sumário dos Sinais de Control func 10 0000 10 0010 00 0000 00 0000 00 0100 10 0011 10 1013 beq jump add sub ori lw SW RegDst 0 0 ALUSrc 0 1 0 1 Χ 0 0 MemtoReg 0 1 х х 0 0 0 RegWrite MemWrite 0 0 0 0 nPCsel 0 Jump 0 0 0 ExtOp 0 ALUctr<3:0> Add Subtract Or Add Add Subtract R-type shamt funct add, sub qо immediate I-type ori, lw, sw, beg J-type target address jump ABF AC1-Single Cycle_Control



Codificação de ALUop



- ALUop têm de ter 3 bits para representar:
 - (1) "R-type" instructions
 - "I-type" instructions que requerem que a ALU execute:
 - (2) Or, (3) Add, e (4) Subtract

	R-type	ori	lw	sw	beg	jump
ALUop (Symbolic)	"R-type"	Or	Add	Add	Subtract	XXX
Al Uon<2:0>	1 00	0.10	0.00	0.00	0.01	XXX


ABF AC1-Single Cycle_Control

23

ALU Definição da Operação a Executar

ALUctr	Function
000	AND
001	OR
010	ADD
110	SUB
111	Set on Less Than

ABF AC1-Single Cycle_Control






Tabela de verdade da unidade de controlo local da ALU

ALUop			func				ALUctr		
bit<2>	bit<1>	bit<0>	bit<3>	bit<2>	bit<1>	bit<0>	bit<2>	bit<1>	bit<0>
0	0	0	х	х	х	Х	0	1	0
0	х	1	х	х	х	Х	1	1	0
0	1	Х	х	х	х	Х	0	0	1
1	х	Х	0	0	0	0	0	1	0
1	х	Х	0	0	1	0	1	1	0
1	х	Х	0	1	0	0	0	0	0
1	х	Х	0	1	0	1	0	0	1
1	х	Х	1	0	1	0	1	1	1

ABF AC1-Single Cycle_Control

27

ALUctr<2>

	ALUop			fu	nc		ALUctr<2>
bit<2>	bit<1>	bit<0>	bit<3>	bit<2>	bit<1>	bit<0>	bit<2>
0	0	0	х	х	х	X	0
0	Х	1	X	Х	Х	X	1
0	1	Х	х	х	Х	X	0
1	Х	х	0	0	0	0	0
1	X	X	0	0	1	0	1
1	х	х	0	1	0	0	0
1	х	х	0	1	0	1	0
1	Х	X	1	0	1	0	1

ALUctr<2> = !ALUop<2> & ALUop<0> + ALUop<2> & func<1>

ABF AC1-Single Cycle_Control

ALUctr<1>

	ALUop			fu	nc		ALUctr<1>
bit<2>	• bit<1>	bit<0>	bit<3>	bit<2>	bit<1>	bit<0>	bit<1>
0	0	0	X	Х	Х	X	1
0	0	1	Х	Х	Х	X	1
0	1	х	х	х	Х	X	0
1	X	X	0	0	0	0	1
1	X	X	0	0	1	0	1
1	х	х	0	1	0	0	0
1	х	Х	0	1	0	1	0
1	Х	X	1	0	1	0	1

ALUctr<1> = !ALUop<2> & !ALUop<1> + ALUop<2> & !func<2> & !func<0>

ABF AC1-Single Cycle_Control

29


ALUctr<0>

	ALUop			fu	ALUctr<0>		
bit<2>	bit<1>	bit<0>	bit<3>	bit<2>	bit<1>	bit<0>	bit<0>
0	0	0	х	х	х	Х	0
0	0	1	х	х	х	Х	0
0	1	X	Х	Х	X	X	1
1	х	Х	0	0	0	0	0
1	х	Х	0	0	1	0	0
1	х	Х	0	1	0	0	0
1	Х	X	0	1	0	1	1
1	x	X	1	0	1	0	1

ALUctr<0> = !ALUop<2> & ALUop<1> + ALUop<2> & func<3> + ALUop<2> & func<2> & func<0>

ABF AC1-Single Cycle_Control

ALU Control Block



ALUctr<2> = !ALUop<2> & ALUop<0> +

ALUop<2> & func<1>

ALUctr<1> = !ALUop<2> & !ALUop<0> +

ALUop<2> & !func<2> & !func<0>

ALUctr<0> = !ALUop<2> & ALUop<1> +

ALUop<2> & func<2> & func<0> +

ALUop<2> & func<3>

ABF AC1-Single Cycle_Control

3:

Lógica para os sinais de control

nPC_sel <= if (OP == BEQ) Zero else 0

ALUsrc \leftarrow if (OP == "Rtype" OR OP == "BEQ") "regB"

else "immed"

ALUctr <= *if* (OP == "Rtype") funct

else if (OP == ORi) "OR"

else if (OP == BEQ) "sub"

else "add"

ExtOp <= if (OP == ORi) "zero" else "sign"


MemWr <= (OP == Store)

MemtoReg <= (OP == Load)

RegWr <= *if* ((OP == Store)||(OP == BEQ)) 0 *else* 1

RegDst <= *if* ((OP == Load)||(OP == ORi)) 0 *else* 1

ABF AC1-Single Cycle_Control




"Tabela de Verdade" para RegWrite

ор	00 0000	00 1101	10 0011	10 1011	00 0100	00 0010
	R-type	ori	lw	sw	beg	jump
RegWrite	1	1	1	0	0	0


RegWrite = R-type + ori + lw


= !op<5> & !op<4> & !op<3> & !op<2> & !op<1> & !op<0> (R-type) + !op<5> & !op<4> & op<3> & op<2> & !op<1> & op<0> (ori)

+ op<5> & !op<4> & !op<3> & !op<2> & op<1> & op<0> (lw)




ABF AC1-Single Cycle_Control





Critical Path Register file e memória: - CLK input é um fator SÓ durante Memory/Register Write - Durante Read, a memória comporta-se como lógica combinatória: • Address valid => Output valid after "access time." Critical Path (Load Operation) = PC's Clk-to-Q + Instruction Memory's Access Time + Ideal Instruction Register File's Access Time + Instruction Memory ALU to Perform a 32-bit Add + Rs Rt Imm Data Memory Access Time + 16 Setup Time for Register File Write + Instruction Clock Skew Data Address Rw Ra Rb **Next Addres** Address Ideal 32 32 32-bit Data Registers Data Memory Clk clk I 32 ABF AC I - CPU



Sumário (1/2)

5 etapas no desenho de um processador

- 1. Analisar o instruction set => requesitos do datapath
- 2. Selecionar os componentes do datapath e definir o clock a usar (single phase, negative edge-triggered)
- 3. Montar o datapath satisfazendo os requesitos
- 4. Analisar a implementação de cada instrução para determinar o conjunto dos pontos de controle que afetam as transferências entre registos.
- 5. Realizar a lógica de controle

ABF AC1-Single Cycle Control

39

Sumário (2/2)

- MIPS facilita o desenho do processador
 - Instruções de comprimento fixo (32 bits)
 - Registos indicados sempre nas mesmas posições na instrução
 - Immediatos sempre com o mesmo tamanho e localização
 - Operações sempre sobre registos e/ou immediatos
- Single cycle datapath => CPI=1

Cycle Time longo

ABF AC1-Single Cycle Control

Single Cycle CPU

- Long cycle time (baixa frequência de relógio) – suficientemente longo para a execução de *load*
- ➤ <u>Alternativa</u>: desenhar um processador em que cada instrução é executada em mais do que um ciclo de relógio -> instruções mais longas consomem mais ciclos:

Multi-Cycle CPU

ABF AC1-Single Cycle Contro