
O Processador (CPU) Implementação Single-Cycle Construção do Datapath

António de Brito Ferrari ferrari@ua.pt


AC I − 2ª parte

• Os 5 componentes de um computador



 Tema da segunda parte do programa de AC I: a estrutura interna do processador

Instruction Memory e Data Memory




- Fetch Instruction Memory endereçada pelo Program Counter
 Código da instrução nas linhas Data Out da I.M.
- 2. Execute operação indicada no código de instrução é executada

ABF AC I - CPU

Nível de desempenho do CPU

- Performance determinada por:
 - Instruction count
 - Clock cycle time
 - Clock cycles per instruction



- Desenho do Processador (datapath e control) determina:
 - Clock cycle time
 - Clock cycles per instruction
- O desenho mais simples: Single cycle processor
 - Todas as instruções executadas num ciclo de relógio (CPI = 1)
 - Desvantagem: cycle time longo (relógio lento)

Fases da conceção de um processador


- 1. Analisar o instruction set => datapath requirements
 - O significado de cada instrução é dado pelas transferências entre registos
 - datapath tem de incluir hardware para os registos do ISA
 - datapath tem de suportar as transferências entre registos
- Selecionar os componentes para o datapath e definir a metodologia para os impulsos de relógio
- 3. Construir o datapath de modo a satisfazer as especificações
- Analisar a implementação de cada instrução para identificar os sinais de controlo que acionam as transferências entre registos
- 5. Realizar a lógica de controlo

ABF AC I - CPU

1. Analisar o instruction set

Análise do instruction set

• 3 formatos de instrução:



- op: operação da instrução
- rs, rt, rd: especificam os registos source e destino
- shamt: shift amount
- funct: extensão do código de operação
- address / immediate: address offset ou immediate value
- target address: target address do jump

ABF AC I - CPU

Instruções a implementar

ADD and SUB addU rd, rs, rt subU rd, rs, rt OR Immediate ori rt, rs, imm16 LOAD e STORE lw rt, rs, imm16 sw rt, rs, imm16 BRANCH beq rs, rt, imm16

	θþ	15	ſι	ru	Sname	Tunct
	6 bits	5 bits	5 bits	5 bits	5 bits	6 bits
31	26	21	16	;		0
	ор	rs	rt		immediate	
31	6 bits 26	5 bits 21	5 bits 16	j	16 bits	0
	ор	rs	rt		immediate	
	op 6 bits	rs 5 bits	rt 5 bits		immediate 16 bits	
31		5 bits	5 bits			0
31	6 bits	5 bits	5 bits			0

Requesitos do IS

- Memória: instruções e dados
- Registos (32 x 32)
 - read RS
 - read RT
 - Write RD ou RT
- PC
- Sign Extender
- Add e Sub registos ou registo e extended immediate
- Add 4 ou extended immediate ao PC

ABF AC I - CPU

2. Selecionar os componentes para o datapath e método de clocking


Componentes do Datapath

- Elementos combinatórios
- Componentes para armazenar informação (registos)
 - Relógio


ABF AC I - CPU

Elementos combinatórios


Somador



Multiplexer



ALU



Elementos sequenciais: Registo

Registo: N Flip-Flops Negative edge-triggered Write Enable




1: **Data Out = Data In** na próxima frente descendente do relógio

ABF AC I - CPU

Register File

Register File: 32 registos
2 output buses de 32 bits
busA e busB
1 input bus de 32 bits
busW



Write Enable

Data In

Data Out

Ν

Seleção dos registos:

RA seleciona o registo cujo conteúdo é colocado no busA RB seleciona o registo cujo conteúdo é colocado no busB RW seleciona o registo onde é escrito o dado no busW quando


RegWrite = 1

Memória

- 1 Address bus
- 1 Input data bus (Write Data
- 1 Output bus (Read Data)

Sinal de controlo:

MemWr




Seleção da palavra de memória:

MemWr = 0: Address seleciona a palavra a colocar em Read Data MemWr = 1: Address seleciona a palavra de memória onde é escrito o dado presente em Write Data

ABF AC I - CPU

Clocking



Todos os elementos de memória são sensíveis à mesma frente de relógio

Cycle Time = CLK-to-Q + Longest Delay Path + Setup + Clock Skew (CLK-to-Q + Shortest Delay Path - Clock Skew) > Hold Time

3. Construção do datapath

ABF AC I - CPU

RTL

• RTL - Register Transfer Logic — expressa o significado das instruções

inst	Register Transfers			
ADDU	$R[rd] \leftarrow R[rs] + R[rt];$	PC <- PC + 4		
SUBU	$R[rd] \leftarrow R[rs] - R[rt];$	PC <- PC + 4		
ORi	R[rt] <- R[rs] + zero_ext(Imm16); PC <- PC + 4			
LOAD	R[rt] <- MEM[R[rs] + sign_ext(Imm16)]; PC <- PC + 4			
STORE	MEM[R[rs] + sign_ext(Imm16)] <- R[rt]; PC <- PC + 4			
BEQ	if (R[rs] == R[rt]) PC <- PC + 4 + (sign_ext(Imm16) 00) else PC <- PC + 4			

Ciclo de Instrução

 Instruction Fetch – PC endereça a memória; leitura do código de instrução;

Atualização do PC


Instruction Bus <- MEM[PC];</pre>

PC <- PC + 4 (instruções de Branch e Jump - outro valor para o PC)

 Instruction Execution – a operação especificada no código de instrução é executada


ABF AC I - CPU


1. Instruction Fetch



2.1. Execute Type R: Add & Subtract


- R[rd] <- R[rs] **op** R[rt] Exemplo: addU rd, rs, rt
 - Ra, Rb, Rw: campos rs, rt, e rd do código de instrução
 - ALUctr, RegWr: gerados pela lógica de controle depois de decodificar a instrução





ABF ACI - CPU


Register-Register Timing



2.2. Execute Type I: a. Operações com Immediate


• R[rt] <- R[rs] **op** ZeroExt[imm16]] 16 immediate 6 bits 5 bits 5 bits 16 bits 0 000000000000000000 immediate 16 bits 16 bits Rd Rt RegDst Mux **ALUctr** RegWr 5∤ busA Rw Ra Rb busW 32 Result 32 32-bit 32 Registers 32[′] <u>Clk</u> busB 32 imm16 32


2.2. Execute Type I: b. Load Operations




2.2. Execute Type I: c. Store Operations

Mem[R[rs] + SignExt[imm16]] <- R[rt] Exemplo: sw rt, rs, imm16





2.2. Execute Type I: d. Branch



• beq rs, rt, imm16

Mem[PC] # Fetch da instrução

Equal <- R[rs] == R[rt] # Calcular a condição de branch


if (COND eq 0) # Calcular endereço da instrução seguinte

 $PC \leftarrow PC + 4 + (SignExt(imm16) \times 4)$


else PC <- PC + 4

2.2. Execute Type I: d. Branch - Datapath

beq rs, rt, imm16 Datapath gera condição (igual)




Single Cycle Datapath Completo



Critical Path

- Register file e memória:
 - CLK input é um fator SÓ durante Memory/Register Write
 - Durante Read, a memória comporta-se como lógica combinatória:
 - Address valid => Output valid after "access time."



ABF AC I - CPU