

Arquitetura de Computadores I Instruções executáveis por um processador - a arquitetura MIPS

Representação das instruções

António de Brito Ferrari ferrari@ua.pt



The BIG Picture



- Instruções representadas em binário, tal como os dados
- Instruções e dados armazenados na memória
- Programas podem operar sobre programas
 - compilers, linkers, assembler...
- Compatibilidade Binária permite aos programas compilados serem executados em diferentes computadores
 - Standardized ISAs

ABF - AC I - MIPS IS_2

3

Codificação das instruções

Instruções codificadas em binário: *código máquina* Instruções MIPS

Codificadas em 32-bits (instruction words)

- comprimento fixo
- Número reduzido de formatos de instrução

Especificam:

Operação a executar – *opcode* (código de operação)

Operandos - número dos registos ou endereço de memória Número dos registos e sua designação em assembly

\$t0 - \$t7 são os registos r8 - r15

\$t8 - \$t9 são os registos r24 - r25

\$s0 - \$s7 são os registos r16 - r23

ABF - AC I - MIPS IS_2

Formato das instruções aritméticas e lógicas: Tipo R

| ор | rs r | | rd | shamt | funct | |
|--------|--------|--------|--------|--------|--------|--|
| 6 bits | 5 bits | 5 bits | 5 bits | 5 bits | 6 bits | |


Campos do código de Instrução:

- op: operation code (opcode)
- rs: número do registo do 1º operando
- rt: número do registo do 2º operando
- rd: número do registo de destino
- shamt: shift amount (≠ 0 só nas instruções de shift)
- funct: function code (extende o opcode)

ABF - AC I - MIPS IS_2

5

Codificação das Instruções tipo-R Exemplos



| | | | ор | rs | rt | rd | shamt | funct | |
|-----------|-------|------|--------|--------|--------|--------|--------|--------|--|
| add \$s0, | \$s1, | \$s2 | 0 | 17 | 18 | 16 | 0 | 32 | |
| sub \$t0, | \$t3, | \$t5 | 0 | 11 | 13 | 8 | 0 | 34 | |
| | | | 6 bits | 5 bits | 5 bits | 5 bits | 5 bits | 6 bits | |



ABF - AC I MIPS IS_1

Formatos de instrução: Tipo I



- Instruções load e store e operações com imediatos
 - rs: base register em load/store,
 operando nas operações com imediato
 - rt: load/store registo para/de onde a transferência é feita operações com imediatos – registo destino

constant: -2^{15} a $+2^{15}$ -1

address: Endereço de memória = (rs) + offset


Design Principle: Good design demands good compromises

- Diferentes Formatos complicam a descodificação, mas permitem que todas as instruções sejam codificadas em 32-bits
- Procurar que os formatos sejam tão semelhantes quanto possível

ABF - AC I - MIPS IS_2

7

Codificação das instruções Tipo-I



Copyright © 2013 Elsevier Inc. All rights reserved.

Codificação das instruções: Tipo R e Tipo I

| Inst ruct ion | Format | ор | rs | rt | rd | shamt | fun ct | addre ss |
|-------------------|--------|-------------------|-----|-----|------|-------|-------------------|----------|
| add | R | 0 | reg | reg | reg | 0 | 32 _{ten} | n.a. |
| sub (subtract) | R | 0 | reg | reg | reg | 0 | 34 _{ten} | n.a. |
| add immediate | 1 | 8 _{ten} | reg | reg | n.a. | n.a. | n.a. | constant |
| lw (load word) | 1 | 35 _{ten} | reg | reg | n.a. | n.a. | n.a. | address |
| s w (s tore word) | 1 | 43 _{ten} | reg | reg | n.a. | n.a. | n.a. | address |

Tipo R – instruções aritméticas e lógicas Tipo I – loads, stores e operações com imediatos

ABF - AC I - MIPS IS_2

9

Operações Lógicas

• Instruções para manipulação de bits

| Operação | С | Java | MIPS | |
|---------------|----|------|-----------|--|
| Shift left | << | << | s11 | |
| Shift right | >> | >>> | srl | |
| AND bit-a-bit | && | && | and, andi | |
| OR bit-a-bit | | | or, ori | |
| NOT bit-a-bit | ~ | ~ | nor | |

 Uteis para extrair e inserir grupos de bits numa word

ABF - AC I - MIPS IS_2

Operações Lógicas

Source Registers

| \$s1 | 1111 | 1111 | 1111 | 1111 | 0000 | 0000 | 0000 | 0000 |
|------|------|------|------|------|------|------|------|------|
| \$s2 | 0100 | 0110 | 1010 | 0001 | 1111 | 0000 | 1011 | 0111 |

Assembly Code

| and | \$s3, | \$s1, | \$s2 | | 0100 | |
|-----|-------|-------|------|------|------|------|
| or | \$s4, | \$s1, | \$s2 | | 1111 | |
| xor | \$s5, | \$s1, | \$s2 | | 1011 | |
| nor | \$56. | Ss1. | \$52 | \$s6 | 0000 | 0000 |

Result

| | | • | | | | | | |
|-----|------|------|------|------|------|------|------|------|
| Ss4 | 1111 | 1111 | 1111 | 1111 | 1111 | 0000 | 1011 | 0111 |
| Ss5 | 1011 | 1001 | 0101 | 1110 | 1111 | 0000 | 1011 | 0111 |
| Ss6 | 0000 | 0000 | 0000 | 0000 | 0000 | 1111 | 0100 | 1000 |

ABF - AC I - MIPS IS_2

11

AND

- Útil para mascarar (selecionar) bits numa word
 - Seleciona alguns bits, coloca os outros a 0

$$AND(x,1) = x \qquad AND(x,0) = 0$$

and \$t0, \$t1, \$t2

- andi \$t0, \$t1, const <u>and immediate</u> (\$t0) = (\$t1) AND const - constante de 16-bits 0-extended

ABF - AC I - MIPS IS_2

OR

- Util para incluir bits numa word
 Coloca alguns bits a 1, os restantes não se alteram
 \$\tau\$1, \$\tau\$1
- ori \$t0, \$t1, const <u>or immediate</u> (\$t0) = (\$t1) OR const - constante de 16-bits 0-extended

ABF - AC I - MIPS IS_2

13

NOT

- Util para inverter bits numa word
 Muda 0 para 1, e 1 para 0
- MIPS tem NOR 3-operand instruction
 a NOR b == NOT (a OR b); NOT (a OR 0) = NOT (a)

nor \$t0, \$t1, \$zero ←

Register 0: sempre lido como zero

\$t1 | 0000 0000 0000 0000 0011 1100 0000 0000

\$t0 | 1111 1111 1111 1110 0011 1111 1111

ABF - AC I - MIPS IS_2

Instruções de deslocamento (shift)

| ор | rs | rt | rd | shamt | funct |
|--------|--------|--------|--------|--------|--------|
| 6 hits | 5 hits | 5 hits | 5 hits | 5 hits | 6 hits |

- shamt: indica quantas posições deslocar; rs = 0
- Shift left logical
 - Shift left e preenche com zeros bits à direita
 - *S*⁷⁷ *i* bits multiplica por 2^{*i*}
- · Shift right logical
 - Shift right e preencher com zeros bits à esquerda
 - sr1 i bits divide (operandos unsigned) por 2i
- · Shift right arithmetic
 - Shift right e preencher com o bit de sinal os bits à esquerda
 - sra i bits divide (operandos signed) por 2i

ABF - AC I - MIPS IS_2

15




Figure 6.16 Shift instruction machine code

Copyright © 2013 Elsevier Inc. All rights

