Temporizador de Reação

Universidade de Aveiro

Pedro Martins, Pedro Santos



Temporizador de Reação

Departamento de Eletrónica Telecomunicações e Informática

Universidade de Aveiro

Pedro Martins, Pedro Santos pbmartins@ua.pt, pedroamaralsantos@ua.pt

06/05/2015

Conteúdo

1	Intr	rodução	1
2	Análise		
	2.1	Arquitetura	3
	2.2	Arquitetura	3
	2.3	Implementação	4
		2.3.1 <i>Main FSM</i>	4
		2.3.2 LEDCounter FSM	5
		2.3.3 <i>TimerAux FSM</i>	6
	2.4	Validação	7
		2.4.1 <i>Main FSM</i>	7
		2.4.2 <i>TimerAux FSM</i>	8
		2.4.3 LEDCounter FSM	8
	2.5	Manual de Instruções	9
3	Cor	nclusões	11

Capítulo 1

Introdução

Para avaliação da componente prática da disciplina de Laboratórios de Sistemas Digitais, foi-nos proposto a criação de um mini-projeto, no qual teríamos de criar uma arquitetura e os seus variados blocos em Very high speed integrated circuit Hardware Description Language (VHDL), a qual seria utilizada para programar uma Field-Programmable Gate Array (FPGA), a Terasic DE2-115. Foi determinado pelo grupo que seria implementado um simples temporizador de reação, no qual seria utilizado botões e switches da FPGA, assim como um comando infravermelhos, de maneira a que seja possível jogar em ambas as plataformas. Para a construção do projeto, foram utilizadas máquinas de estados, assim como blocos de lógica simples e ainda as blackboxes relativas às interfaces de infravermelhos e áudio, disponibilizadas pelos docentes da disciplina.

Capítulo 2

Análise

O mini-projeto em análise consiste na implementação de um temporizador de reação. A ideia pode traduzir-se como, depois de aceso um LED, medir o tempo que o utilizador demora a carregar num botão pré-definido, registando o tempo decorrido entre ambos.

Como foi implementado um descodificador de infravermelhos, pode utilizarse tanto o comando (desde que este envie informação no formato NEC), como os botões e *switches* da FPGA.

Assim sendo, existe um botão (KEY(0)) na FPGA e outro no comando (botão de Play) para iniciar o jogo e que também terá como função parar o cronómetro que contabilizará o tempo de reação assim que o LED é ligado.

Existirá também um botão que servirá para fazer *Reset* ao sistema em qualquer ponto do seu funcionamento (KEY(0) na FPGA e Return no comando), e um botão para parametrizar o tempo de espera antes de aparecer o LED verde, que simboliza o início da contagem do tempo de reação. Caso esteja ativo o SW(0) da FPGA ou tenha sido pressionado o botão XPTO do comando de infravermelhos, esse tempo será definido como 5 segundos, caso contrário será um valor aleatório.

Assim que o utilizador carrega no botão de iniciar o jogo, é gerado um número aleatório entre 5 e 60 (e validado), que será o tempo, em segundos, que demorará o LED a acender desde que se iniciou o jogo. De seguida, é utilizado um "semáforo de partida", onde a cada segundo, 3 LED vermelhos se apagam e onde é emitido um som, até que se inicia a contagem do tempo até o LED indicador se acender.

Se o utilizador carregar no botão de jogar antes de o LED acender, é impresso nos ecrãs hexadecimais uma mensagem de erro. Caso o utilizador apenas clique no botão depois de aceso, é imprimido nos ecrãs hexadecimais o tempo percorrido desde que o LED acendeu até o utilizador carregar no botão. A FPGA manter-se-á neste estado até que se reinicie o jogo, isto é, clicar no botão de *Reset*, onde todos os painéis hexadecimais e todos os LED serão apagados.

2.1 Arquitetura

2.2 Arquitetura

A figura Figura 2.1 apresenta uma arquitetura do sistema em geral.




Figura 2.1: Arquitetura do temporizador de reação.

O projeto é constituído por 13 blocos. A Main FSM é o bloco central que coordena todo o processo. O *Infrared_core* é o bloco que controla o comando de infravermelhos, este está ligado ao CLOCK_50 e à saída isActive do *TimerAuxFSM*.

Usando operadores lógicos é feita a seguinte operação com as saídas do bloco dos infravermelhos (reset and dataReady or KEY(1)) e o valor desta operação vai ser passado para as entradas Reset do bloco do *Led Counter* e do *Counter*, ao Reset do *TimerAuxFSD* assim como ao RESET_N do bloco *Audio Core*.

Também, usando portas lógicas é feito (play and dataReady or KEY(0)) e o resultado desta operação vai ser transmitido para a entrada inputKey da MainFSM. Esta operação serve para ser possível tanto com o comando ou as KEYS da FPGA o utilizador interagir com o projeto. Por último, as saídas definedValue e dataOut está respetivamente ligada ao defineRemote e ao commandInput do bloco TimerAuxFSM. A saída LedCounter_En do bloco MainFSM está ligado ao Enable do Led Counter, assim como a saída Final. A saída ledGreen_En está ligada ao LEDG(0) que é luz que verde que liga para depois ser calculado o tempo de reação. Para além destas saídas ainda tem a saida Hex_En e a saída Hex_Error ligadas ao bloco Hex Display, a saida

newTime ligada ao TimerAuxFSM e a saída Counter En ligada ao bloco Counter. Esta quando for ativada vai ativar o Counter e registar o tempo de reação do utilizador. O Counter tem uma saída Count que está ligada ao Hex Display que tem nove entrada. Sete dessas entradas são do registo do tempo e as outras duas são as entradas Enable e o Error que estão como já dito ligadas á MainFSM. As saídas deste bloco são os HEX que vão servir para representar a mensagem de erro ou o tempo de reação do utilizador. As entradas que ainda faltam referir do TimerAuxFSM são o CLK que está ligado a um FreqDivider de 1 Hz, a entrada defineSW que está ligada ao SW(0) e a entrada timerValue que está ligada ao pseudo random generator que é o bloco que gera um numero aleatório. Este só tem como entrada o CLK que está ligada diretamente ao CLOCK_50. Por ultimo, o bloco Audio Core tem bastante entradas e saídas que são do CODEC do kit DE2-115 e estão definidos no ficheiro "DE 115.qsf". A entrada que falta referir é a entrada Enable que está ligada á operação lógica ((sw(1) or mute) and audioEnable).

2.3 Implementação

Este projeto foi construído tendo como base do seu funcionamento blocos lógicos simples, assim como máquinas de estados.

Primeiramente, é importante referir que os sinais proveniente dos botões KEY da FPGA, foram todos passados por um *Debouncer* (bloco baseado num com a mesma função desenvolvido nas aulas), de modo a que não haja oscilações na altura do clique e seja enviado apenas um impulso.

Por outro lado, o descodificador de infravermelhos também foi baseado no fornecido pelos docentes da disciplina. Foram modificados vários aspetos, nomeadamente as funções associadas a cada botão e um analisador de impulsos, para que o sinal não seja sempre contínuo (por exemplo, para o caso em que se clica no botão Play: se o sinal fosse contínuo, quando clicássemos nesse botão, ele ia estar sempre ativo e ia, mesmo antes de aparecer o LED indicador, ele dar a mensagem de error de clicar no botão de jogar antes de o LED acender).

2.3.1 Main FSM

O "cérebro" de todo o projeto é a máquina de estados *Main FSM*. É ela que gere as ativações de todos os blocos e máquinas de estados auxiliares, consoante as entradas do dispositivo (botões da FPGA e comando de infravermelhos), assim como consoante os sinais provenientes dos restantes blocos.




Figura 2.2: Diagrama de estados da *Main FSM*.

2.3.2 LEDCounter FSM

Assim que é iniciado o jogo, é dado um "sinal de partida", gerado pela LEDCounter FSM. Esta máquina de estados, que tem um relógio de frequência 2Hz (0.5 segundos - gerado pelo bloco FreqDivider), recebe um sinal que a ativa, ligando três LEDs vermelhos, e, a cada dois tiques de relógio, vai desligando-os um a um. Para além disso, a cada tique, envia um sinal de enable, que ativa e desativa o bloco Audio_Core, responsável pela geração de um som e comunicação com a blackbox da interface áudio, que resultará na emissão de um som alternadamente ligado (nos dois primeiros LEDs) e continuamente ligado (no último LED), até que todos sejam desligados.

O bloco *Audio_Core* é baseado no bloco *AudioDemo* fornecido pelos professores como exemplo de interação com a interface áudio do kit Terasic DE2-115. Apenas foi modificado canal direito de saída, para este emitir o mesmo som que o da esquerda simultaneamente.

Ou seja, esta máquina funciona como um "semáforo de partida"e que, quando desligados todos os LEDs, inicia a contagem do tempo até que o LED verde (indicador) se acenda.

No entanto, se o SW(1) na FPGA estiver ativo ou tiver sido pressionado o botão de Mute no comando, não será emitido qualquer som, apesar de a contagem nos LEDs ser na mesma executada.

O diagrama da *LEDCounter FSM* pode ser observado na Figura 2.3.




Figura 2.3: Arquitetura do LEDCounterFSM.

2.3.3 TimerAux FSM

De seguida, assim que a máquina de estados anterior envie um sinal à *Main FSM* de que terminou a sua ação (através do sinal final), a máquina principal envia um outro sinal (newTime) à *TimerAux FSM*, para que se comece a contar o tempo até o LED indicador se acender.

Esta máquina, para além de receber um sinal para iniciar a contagem, também recebe um sinal defineValue que, estando ativa, define se o tempo é parametrizado para 5 segundos, ou se, por outro lado, é um número aleatório recebido do bloco random_number_generator (valor este que é validado, pois apenas são aceites números entre 5 e 60 segundos).

Assim que a contagem chega a zero, a máquina envia um sinal a dizer que o tempo expirou e que já não está ativa (este último sinal permite que os sinais relativamente ao comando de infravermelhos sejam atualizados).

O diagrama da *LEDCounter FSM* pode ser observado na Figura 2.4.

Por fim, assim que a máquina de estados principal recebe o sinal timeExp ativo, acende o LED verde (indicador) e ativa o contador do tempo de reação (ReactionTimeCounter), que funciona a uma frequência de 10000 Hz (também esta frequência foi gerada por um bloco FreqDivider), isto é, irá apresentar o resultado até às décimas de milésimas. Ao mesmo tempo, também é ativado o bloco HexDisplay, que interpreta o sinal vindo do contador e vai imprimindo nos ecrãs hexadecimais o tempo a percorrer.




Figura 2.4: Diagrama de estados da Timer Aux FSM.

Quando o utilizador carrega no botão de jogo, o contador pára e é impresso nos ecrãs o seu tempo de reação. No entanto, se carregar depois do sinal de partida, mas antes de o LED verde se acender, é impresso nos ecrãs hexadecimais uma mensagem de erro.

2.4 Validação

Apesar dos diversos blocos construídos, como alguns eram apenas de lógica simples (tais como o *ReactionTimeCounter*, um simples contador com enable, e o *HexDisplay*, que apenas converte um número binário de 24 dígitos para um formato de ecrã hexadecimal), decidiu-se apenas para validação das máquinas de estados, isto é, apenas foram desenvolvidas TestBenches para os blocos *Main FSM*, *TimerAux FSM* e *LEDCounter FSM*.

2.4.1 Main FSM

A construção da TestBench da máquina de estados principal (*Main FSM*), seguiu dois caminhos: um em que não eram cometidos quaisquer erros e outro onde era cometido um erro, isto é, considerava-se que o botão de jogar estava ativo antes de o LED indicador se acender, o que iria provocar um erro.

Segue-se o gráfico resultante:




Figura 2.5: Gráfico da TestBench da Main FSM.

2.4.2 TimerAux FSM

O desenvolvimento da TestBench deste bloco exigiu a sua separação em 2 situações: quando o tempo de espera é parametrizado para 5 segundos pelo SW(0) ou pelo comando de infravermelhos, ou então sendo um valor aleatório entre 5 e 60 segundos.

A primeira situação foi do valor aleatório. Como estava ligado à entrada timerVal a saída do bloco random_number_generator, seria gerado um número aleatório a uma frequência de 50 MHz, e enquanto esse valor não fosse aceite (não estivesse no intervalo 5 a 60), a máquina não vai começar a subtrair o valor. Logo, neste teste, primeiro é fornecido um valor não válido e só depois um valido.

Por último, é testada a função de parametrizar o tempo.

Segue-se o gráfico resultante:

2.4.3 LEDCounter FSM

Finalmente, esta máquina de estados apenas tem uma entrada, que é a de ativação. Logo, apenas esta foi variada.




Figura 2.6: Gráfico da TestBench da TimerAux FSM.

2.5 Manual de Instruções

Para medir o seu tempo de reação, deve seguir os seguintes passos:

- Certificar-se que a FPGA está corretamente ligada e programada;
- Pressionar o botão KEY(0) (Play no comando de infravermelhos), para iniciar o jogo;
- Pode desligar o som da placa ativando o SW(1) ou clicando no botão de Mute do comando de infravermelhos;
- Pode também parametrizar o tempo que demora a acender o LED verde (5 segundos), acionando o SW(1) ou o botão XPTO do comando de infravermelhos;
- Aguardar que os três LED vermelhos se apaguem;
- Clicar no botão KEY(0) (ou Play no comando de infravermelhos), logo depois de o LED verde se acender;




Figura 2.7: Gráfico da TestBench da LEDCounter FSM.

- Será impresso no ecrã hexadecimal o seu tempo de reação;
- Para reiniciar o jogo, basta pressionar KEY(1) (ou Return no comando de infravermelhos) e repetir todos os passos acima descritos.

Capítulo 3

Conclusões

Em suma, depois de estabelecida a arquitetura do sistema, os vários diagramas de estados e a divisão de tarefas, é possível passar à prática e programar o circuito.

Acrónimos

 \mathbf{FPGA} Field-Programmable Gate Array

 \mathbf{VHDL} Very high speed integrated circuit Hardware Description Language