# Vitis HPC Library: Multi-Layer Perceptron (MLP)

Lab #C Vitis library

107012045 郭柏辰 2022 / 5 / 1


#### Background introduction

#### 1. HPC library

High-Performance Computation: provides an acceleration library for applications with high computation workload. This library depends on the Xilinx BLAS and SPARSE library to implement some components.<sup>1</sup>

#### 2. Multi-Layer Perceptron (MLP) introduction

其實 MLP 就是一個 fully connected 的 feedforward 人工神經網路 (ANN)<sup>2</sup>。多層感知器廣義來說就是如前面的定義,狹義來說是定義一 個多層網路架構並且包含 threshold activation function 的網路架構。通常 一個 MLP 最少需要有 3 層。包含一個 input layer, 一個 hidden layer, 與一個 output layer。其架構大概如下圖。圖示為一個 FCN 的架構。這 邊每一層使用到的 fcn function 為C = sigm(A \* B + Xbias), 其中 A 和 B是輸入矩陣,X為Bias矩陣,而輸出為C矩陣,這邊在後面定義fcn 的架構會講到。



<sup>&</sup>lt;sup>1</sup> https://xilinx.github.io/Vitis Libraries/hpc/2020.2/index.html

<sup>3</sup> FCN: https://xilinx.github.io/Vitis Libraries/hpc/2021.2/user guide/L1/mlp intr.html

<sup>&</sup>lt;sup>2</sup> https://en.wikipedia.org/wiki/Multilayer perceptron

#### 3. Why need acceleration?

因為 MLP 中有大量高複雜度的矩陣乘法計算,以及 MACs 的使用,這些都是高平行度的資料,因此若是使用傳統 CPU 計算的話,會消耗相當多的 cycle 在做運算以及需要更多的 buffer 來做儲存,其資料流存取量會變得相當多,導致效能變差。因此將 MLP 做加速。

#### 4. What function inside MLP?

其中一個最重要在 fully connected network 之中會用到的C = sigm(A\*B+Xbias),這邊是直接使用 BLAS library(basic linear algebra subroutines)定義的 GEMM kernels (General matrix multiply),將 A、B 輸入矩陣相乘之後再加上 X bias 矩陣。其架構如下圖,主要由 data mover, transpose 和 buffer 以及 systolic array 完成,其中 systolic array 是一個脈動陣列,讓輸入與輸出資料只在邊界的乘法加法器(MAC),核心概念就是讓數據在運算單元(PE)的陣列中進行流動,減少訪存的次數,並且使得結構更加規整,佈線更加統一,提高頻率4。主要作用就是平衡 I/O的讀寫。




Figure. GEMM architecture

\_

 $<sup>^4\</sup> https://www.twblogs.net/a/5b877cc82b71775d1cd76ad3$ 




Figure. systolic array architecture

Figure. gemmKernel.hpp partial code

# 這邊的 kernel 在輸入矩陣已有做相當多的優化,如 pipeline...等。

Figure. gemmKernel.hpp partial code read MatA

了解其核心架構後,這邊介紹 Fcn.hpp 中定義的內容,在 FCN class 中定義了 add preScale, pRelu, postScal operations to the gemm results 和 gemm 的乘法。其中 FCN block 包含了完整 FCN 的架構與資料流。

```
void FcnBlocks(DdrIntType* p_aAddr,
DdrIntType* p_bAddr,
147
                                          the base address of external memory
148
149
                    DdrIntType* p_cAddr,
DdrIntType* p_xAddr,
                    unsigned int p_aColBlocks,
150
151
                    unsigned int p aRowBlocks,
                                             the No. blocks along matrix X cols/rows
                    unsigned int p_bColBlocks,
                    unsigned int p_aLd,
unsigned int p_bLd,
153
154
                                        the matrix word leading dimention
                    unsigned int p_cLd,
unsigned int p_xLd,
155
                    unsigned int p_transpBlocks,
t_FloatType (*f_act)(t_FloatType),
157
158
159
                    FcnArgsType& p_Args) {
160
                                             做好dataflow與引用GemmKernel進來
161
162
           GemmKernel<t_FloatType, t_XDataType, t_DdrWidth, t_XDdrWidth, t_aColMemWords, t_aRowMemWords, t_bColMemWords>
163
164
           DdrStream p_C2ScalePRelu;
165
           DdrStream p_Cs;
                                       這邊用fifo_uram,針對大量的資料做儲存並且減少資料流
166
167
     #pragma HLS STREAM variable = p_C2ScalePRelu
     #pragma HLS RESOURCE variable = p_c2ScalePRelu core = fifo_uram
168
                                                                  read資料與mult相乘並輸出結果到C
169
           l_gemm.GemmReadAndMult(p_aAddr, p_bAddr, p_xAddr, p_aColBlocks, p_aR
170
           171
172
173
174
                                                                           最後回傳資料
```

Figure. fcnBlocks source code

這邊其中有使用到 FcnActivation,在這邊有定義,整體的 activation function 要怎麼被包裝執行,並且可選擇不同的 function,包含 relu, sigmoid, tansig。

```
/** @brief FcnActivation applies activation function to the FCN output
96
            @param p_inS is the input stream from FCN
97
            \ensuremath{\mathbf{Qparam}}\ p\_outS is the output stream after applying activation
            @param p_blocks is the number of blocks to be processed
98
99
            @param f_act is the activation function
100
            Oparam p args is the arguments passed to the activation function
101
                                                               t_dataType選擇要使用的function (reLU, sigmoid, tansig)
102
103
            104
            unsigned l_count = p_blocks * t_aRowMemWords * t_DdrWidth * t_bColMemWords;
105
            if ((p_args & 0x01) == 1) {
106
               for (int c = 0; c < 1_count; ++c) {</pre>
     #pragma HLS PIPELINE
107
                  DdrIntType l_val = p_inS.read(); 這邊選擇不做activation 直接讀取與匯出資料·因此PIPELINE II=1
108
                  p_outS.write(l_val);
109
110
111
               for (int c = 0; c < 1_count; ++c) {
112
     113
                                                這邊要逐行做activation · 因此PIPELINE要等column words讀完才可以在進來
114
115
                   DdrWideType 1_valOut;
                   for (int w = 0; w < t_DdrWidth; ++w) {
116
                      1_valOut[w] = f_act(1_val[w]);
117
                                                    將inS資料依序做
118
                                                    activation並匯出
119
                   p_outS.write(l_valOut);
120
121
122
```

Figure. FcnActivation source code

像是在 activation.hpp 中就定義了 relu,如下圖。

```
template <typename t_DataType>
t_DataType relu(t_DataType x) {
   if (x > 0)
        return x;
   else
        return 0;
}
```

#### 以上定義好整的 FCN functions 之後將其用 fcnkernel 包裝起來

```
#include "ddr.hpp"

#include "ddr.hpp"

#include "fcn.hpp"

#include "ddr.hpp"

#include "fcn.hpp"

#include "ddr.hpp"

#include "fcn.hpp"

#inclu
```

以上就完成整體 kernel 的設計。

#### 5. Host 端設計

在最底層定義一個 handle 來做指令的包裝,然後在定義一個 FCN Host 將整個 kernel 包裝起來,然後再用一個 mlp\_wrapper.h 定義好 xfhpc 中 mlp 會用到的所有指令如下,提供 fcn\_example.cpp 所使用。

# kernel functions (mlp\_wrapper.h)

```
    bool xfhpcCreate();

                          // 初始化XFHPC和建立handle

    bool xfhpcMalloc();

                          // 在FPGA allocates memory

    bool xfhpcSetMatrix();


                          // 複製host端memory到FPGA端

    bool <u>xfhpcGetMatrix()</u>;


                          // 複製FPGA端memory到host端
bool xfhpcFree();
                          // free memory in FPGA
void xfhpcFreeInstr();
                          // free instruction
void xfhpcDestroy();
                          // release handle
bool <u>xfhpcFcn()</u>;
                          // 呼叫使用FCN (以instruction)
```

最後 fcn\_example.cpp 完成 host 要做的控制指令。

# Host function fcn\_example.cpp (Pseudocode)



其整體 system 架構大概如下



而其最簡單得核心內容就在於FCN所需要完成的C = fcn(A\*B+X)為基礎。

#### = \cdot Findings from the lab work (design flow)

其 design flow 與 lab 3 大致相同,使用 makefile 的話,首先先在 terminal 端輸入 scl enable devtoolset-9 bash 建立一個 bash 環境之後可以直接指令如下。選定 device=xilinx\_u50\_gen3x16\_xdma\_201920\_3。為我們所有的板子。並且 host arch=x86。

```
$(ECHO) "Makefile Usage:'
               $(ECHO)
    $(ECHO)
                    Command to generate the design for specified Target and Shell.
                    By default, HOST_ARCH=x86. HOST_ARCH is required for SoC shells"
    $(ECHO)
               make clean '
                    Command to remove the generated non-hardware files."
    $(ECHO)
    $(ECHO)
               make cleanall"
    $(ECHO)
                    Command to remove all the generated files."
    $(ECHO)
               make TARGET=<sw_emu/hw_emu/hw> DEVICE=<FPGA platform> HOST_ARCH=<aarch32/aarch64/x86>"
    $(ECHO)
                    By default, HOST_ARCH=x86. HOST_ARCH is required for SoC shells'
    $(ECHO) ""
    $(ECHO) "
               make run TARGET=<sw_emu/hw_emu/hw> DEVICE=<FPGA platform> HOST_ARCH=<aarch32/aarch64/x86>"
37
38
                    Command to run application in emulation."
By default, HOST_ARCH=x86. HOST_ARCH required for SoC shells"
    $(ECHO)
               make build TARGET=<sw_emu/hw_emu/hw> DEVICE=<FPGA platform> HOST_ARCH=<aarch32/aarch64/x86>"
   Command to build xclbin application."
By default, HOST_ARCH=x86. HOST_ARCH is required for SoC shells"
    $(ECHO)
    $(ECHO)
    $(ECHO)
    $(ECHO)
               make host HOST_ARCH=<aarch32/aarch64/x86>'
    $(ECHO)
                    Command to build host application.
                    By default, HOST_ARCH=x86. HOST_ARCH is required for SoC shells"
               NOTE: For SoC shells, ENV variable SYSROOT needs to be set."
```

而使用 GUI 的話,打開 terminal>> vitis >>new application project >> xilinx\_u50\_gen3x16\_201920\_3 >> new empty project。

在 kernel project 匯入以下檔案。

```
▼ 🍃 src
```

- ▶ Ich fcnKernel.cpp
- ▶ In fcnKernel.hpp
- ▶ In kernel.hpp

vts\_LabC\_HPC\_kernels.prj

然後在 host project 匯入以下檔案

#### ▼ 📂 src

If fcn\_example.cpp


vts\_LabC\_HPC.prj

然後在 hw\_link project 中點選 add binary container


並且在 kernel project 中點選 add hardware function,選擇 fcnkernel。

再來點選 kernel project 點擊>>file>properties 進入以下畫面


首先添加 symbols , 這邊在 makefile.param 中有定義環境變數。



添加完環境變數後點選 include 添加路徑,這些路徑在 makefile 中有。



最後在 GCC host linker> libraries 添加以下資料(uuid, OpenCL,xrt coreutil)



確認完成後即可進行 Emulation-SW build。 依序從 kernels>>hw-link>>host>>system 做 build。 這邊要注意,如果出現以下錯誤

21:34:58 \*\*\*\* incremental Buld of configuration Emulation-SW for project vis. Lab.C\_HPC \*\*\*\*
make -j64 all
g++-stde+++y-OVTIS\_PLATFORM\*xlimv\_u00\_gen3x16\_xdma\_201920\_3-D\_USE\_XOPEN2K8-DBLAS\_dataType=float-DBLAS\_xdataType=float-DBLAS\_agninkTide+16-DBLAS\_genmNBlocks=1-DBLAS\_genmNBlocks=1-DBLAS\_genmNBlocks=1-DBLAS\_genmNBlocks=1-DBLAS\_gend16cks=1-DBLAS\_gend1

則需要在 host 端 dialect 添加 -std=c++z 完成之後則可以進行 Emulation-SW>> run configuration>> 添加 program argument Usage: ./binary\_container\_1.xclbin 1 這邊要在環境配置下添加 export LC\_ALL=C 即可執行,但由於不確定的原因導致執行結果會計算到一半跳出如下

```
***** configutil v2021.2 (64-bit)
 **** SW Build 3363252 on 2021-10-14-04:41:01
   ** Copyright 1986-2020 Xilinx, Inc. All Rights Reserved.
INFO: [ConfigUtil 60-895]
                           Target platform: /opt/xilinx/platforms/xi
linx_u50_gen3x16_xdma_201920_3/xilinx_u50_gen3x16_xdma_201920_3.xpfm
INFO: [ConfigUtil 60-1578] This platform contains Xilinx Shell Arch
ive '/opt/xilinx/platforms/xilinx_u50_gen3x16_xdma_201920_3/hw/hw.xsa
INFO: [ConfigUtil 60-1032] Extracting hardware platform to build dir.
sw_emu.xilinx_u50_gen3x16_xdma_201920_3
emulation configuration file `emconfig.json` is created in build_dir.
sw_emu.xilinx_u50_gen3x16_xdma_201920_3 directory
cp -rf build_dir.sw_emu.xilinx_u50_gen3x16_xdma_201920_3/emconfig.jso
XCL_EMULATION_MODE=sw_emu build_dir.sw_emu.xilinx_u50_gen3x16_xdma_20
1920 3/fcn example.exe build dir.sw emu.xilinx u50 gen3x16 xdma 20192
0 3/fcn.xclbin
Software emulation of compute unit(s) exited unexpectedly
make: *** [Makefile:188: run] Terminated
Terminated
```

而在 Emulation-HW 執行結果上可以正常執行,但其結果會與 FPGA 計算得到的結果不同,如下


Figure. hw emulation result

# 三、Analysis

我們針對 HLS 合成結果進行分析



#### 其架構大致如下



#### 我們再來看其消耗的資源

#### Kernel 的部分

	BRAM	DSP	FF	LUT	Slack
fcnkernel	46(1%)	1272(21%)	442929(25%)	278898(31%	-1.22
FcnBlocks	0(0%)	1264(21%)	4435563(24%)	273324(31%)	-1.22

再來是 Gemm 的部分,可以看到 Gemm 裡面沒有使用到 BRAM,另外其整體 DSP 的部分都是 Mac 乘加法器所使用到的,單一一個 Macs 需要 72 個 DSP。再來觀看整體 fabric 的部分,可以看到 GemmReadandMult,大部分的硬體都實作在 Macs 上了,幾乎就佔了 66%左右。但整體 timing violation的部分是實現在 merge 的地方,這邊是將 16 MAC 組合起來並且做資料傳遞與連接的部分。

	BRAM	DSP	FF	LUT	Slack
GemmReadAndMult	0	1255	430025	269497	-1.22
GemmReadMatA	0	21	3157	1971	0
GemmBlockStream	0	1221	421050	263926	-1.22
gemm	0	1152	360046	203783	-1.22
Macs(1個)	0	72	17552	10372	0
Macs(總共 16 個)	0	1152	284032	165952	0
merge_4_2	0	0	36067	14130	-1.22


# 因此我們可以推估整體的 critical timing 受限於 gemmKernel.hpp 的 runGemm function 之下。

```
502
            void runGemm(DdrIntType* p_DdrRd, // base DDR/memory address for matrix A and B
503
                          DdrIntType* p_DdrWr, // base DDR/memory address for matrix C
GemmArgsType& p_Args // GEMM argument that stores the address offset of matrix A, B and C, sizes of
504
505
                          // matrix dimensions (M, K and N) and Lead dimension sizes for matrix A, B and C
506
507
                DdrIntType* 1_aAddr = p_DdrRd + p_Args.m_Aoffset * DdrWideType::per4k();
DdrIntType* 1_bAddr = p_DdrRd + p_Args.m_Boffset * DdrWideType::per4k();
508
509
                DdrIntType* 1_xAddr = p_DdrRd + p_Args.m_Xoffset * DdrWideType::per4k();
510
                DdrIntType* l_cAddr = p_DdrWr + p_Args.m_Coffset * DdrWideType::per4k();
511
512
                const unsigned int l_aColBlocks = p_Args.m_K / (t_DdrWidth * t_aColMemWords);
513
                const unsigned int l_aRowBlocks = p_Args.m_M / (t_DdrWidth * t_aRowMemWords);
514
                const unsigned int 1_bColBlocks = p_Args.m_N / (t_DdrWidth * t_bColMemWords);
515
516
                const unsigned int l_aLd = p_Args.m_Lda / t_DdrWidth;
                const unsigned int l_bLd = p_Args.m_Ldb / t_DdrWidth;
517
                const unsigned int l_cLd = p_Args.m_Ldc / t_DdrWidth;
518
                const unsigned int 1_xLd = p_Args.m_Ldx / t_XDdrWidth;
519
                const int32_t 1_postScale = p_Args.m_postScale;
unsigned int 1_transpBlocks = 1_aColBlocks * 1_aRowBlocks * 1_bColBlocks * t_aRowMemWords;
520
521
                GemmBlocks(l_aAddr, l_bAddr, l_cAddr, l_xAddr, l_aColBlocks, l_aRowBlocks, l_bColBlocks, l_aLd, l_bLd, l_cLd,
522
523
                        l_xLd, l_transpBlocks, l_postScale);
524
```

# 這邊有包含 Macs 的部分以及 merge 的部分。可以看到這邊有做相當多的乘 法與除法,相當的耗資源,再往下看到 Gemmblocks 中裡面有包含 gemmblockstream。


```
void GemmBlockStream(DdrStream& p_As,
398
                               DdrStream& p_Bs,
399
                               XDdrStream& p_Xs,
400
                               DdrStream& p_Cs,
                               unsigned int p_aColBlocks,
401
                               unsigned int p_aRowBlocks,
402
403
                               unsigned int p_bColBlocks,
404
                              unsigned int p transpBlocks,
                              int32_t p_postScale) {
405
              unsigned int 1_cBlocks = p_aRowBlocks * p_bColBlocks;
406
              unsigned int 1_abBlocks = 1_cBlocks * p_aColBlocks;
407
408
      #pragma HLS DATAFLOW
                             這邊的架構因為資料是固定依照function樹續走的、因此使用dataflow
409
              DdrStream p Bs1, p AoutS, p CBufferS;
410
411
              EdgeStream p AEdgeS0, p BEdgeS0;
              WideMacBitStream p_CEdgeS, p_COutS;
412
      #pragma HLS STREAM variable = p_CEdgeS depth = t_DdrWidth * t_aRowMemWords * t_bColMemWords
413
      #pragma HLS RESOURCE variable = p_CEdgeS core = fifo_uram
414
415
416
                 Transp<t_FLoatType, t_DdrWidth, t_aColMemWords, 1> l_transp;
417
                 \label{locks}  \textit{$L$\_transp.processWithReuse(p\_As, p\_AoutS, p\_transpBlocks, t\_bColMemWords);} 
418
419
                                                讓A做transpose
420
              Transpose<t_FloatType, t_aColMemWords, t_DdrWidth> l_transp(p_transpBlocks, t_bColMemWords);
421
422
              1_transp.process(p_As, p_AoutS);
423
                                                                    讓Matrix做buffer緩存 b · 等A做完transpose
424
              MatrixBuffer<typename DdrWideType::t_TypeInt, t_DdrWidth * t_aColMemWords, t_bColMemWords, true, false>()
425
                  .process(p_Bs, p_Bs1, l_abBlocks, t_aRowMemWords);
426
                                                                                       實際呼叫Gemm的指令
427
              Gemm<t_FloatType, t_bKD, t_DdrWidth>::gemm(p_AoutS, p_Bs1, p_CEdgeS,
                                 l_abBlocks * t_aRowMemWords * t_bColMemWords);
428
429
430
              GemmCBuffer(p_CEdgeS, p_aColBlocks, l_cBlocks, p_COutS);
431
              GemmAddX(p COutS, p Xs, 1 cBlocks, p postScale, p Cs);
```

# 最後是整體資源的分析



# 最後這邊有出現一些 warning

大部分都是在講在 gemm 中的 II violation,以及在 mixmatrix 中無法 flatten loop 導致 latency 大。



# 四、Suggestion for improvement

- 1. 希望能夠修改 matrix 的大小已符合可以讓 u50 板子可以執行 Emulation-SW。
- 2. 希望能夠修改讓 Emulation-HW 可以執行預期的結果。
- 3. 原先以為可以優化的部分應該在 fcn\_kernel 的地方,但經過合成之後發現應該優化的地方應該是在 gemm 的部分,屬於 blas libraries 的部分。 希望能夠優化 gemm 來提升效能。