
- **6.1.** A memory map includes 4 ROM chips, as shown in the figure. The address decoding circuit is included in the figure.
- a) Maximum number of bytes for this system.
- b) Using the following table, write in hex and binary the highest and lowest address of each ROM chip.



- **6.2.** The memory map of a microprocessor system is shown in the table. Please, design the address decoder. For the RAM memory, 2 kBytes chips are used which include R/W control signal and Chip Selection (CSx). The ROM chips are 4 kBytes each one with a single control signal CSx. The I/O peripherals are treated as RAM memory, with a single selection control signal for the I/O block. Design the control signals CSx of the address decoder in the following cases:
- a) Using complete mapping: a1) supposing active high CSx ('1') and a2) supposing active low CSx ('0') b) Using incomplete mapping: b1) supposing active high CSx ('1') y b2) supposing active low CSx ('0')

Address (hexa)		Typo	Size	Selection bit	
Begin	End	Туре	Size	(1)	(2)
0000	07FF	System RAM	2 kBytes	CS1	/CS1
0800	0FFF	User RAM 2 kBytes		CS2	/CS2
Not used zone					
B000	BFFF	I/O peripherals	4 kBytes	CS5	/CS5
Not used zone					
E000	EFFF	Tables ROM	4 kBytes	CS3	/CS3
F000	FFFF	Program ROM	4 kBytes	CS4	/CS4

6.3. La tabla adjunta describe el mapa de memoria de un sistema ordenador. Se pide, justificando cada una de las respuestas, **a)** La máxima capacidad de direccionamiento del sistema. **b)** Completar la tabla adjunta. **c)** Realizar el decodificador de direcciones que genera las señales de selección (activas a nivel bajo) con mapeo incompleto. **d)** Indicar las direcciones de memoria en las que podría colocar una nueva pastilla RAM de 128 kBytes para que esté alineada.

Pastilla	Selector	Tamaño	Dirección inicial	Dirección final
ROM	/CS1		1000016	13FFF ₁₆
RAM SUP	/CS2	64 kBytes		3FFFF ₁₆
RAM USER 1	/CS3	256 kBytes	8000016	
RAM USER 2	/CS4		6000016	7FFFF ₁₆
I/O	/CS5		F0000 ₁₆	F7FFF ₁₆

- **6.4.** A system has a 20-bits address bus. There are five block in the memory map, as shown in the table.
- a) Fill in the table. The block MEM4 occupies the consecutive positions to MEM1. MEM5 can go into any aligned block.

(Note: There can be multiple right solutions)

b) Calculate the minimum selection equations of each block.

Block	Selection bit	Size	Initial address	Final address
MEM1	/CS1		2000016	3FFFF ₁₆
MEM2	/CS2	64 kBytes	9000016	
MEM3	/CS3	32 kBytes		E7FFF ₁₆
MEM4	/CS4	256 kBytes		
MEM5	/CS5	128 kBytes		

- **6.5.** Se tiene un micro de 16 bits de direcciones con E/S mapeada en memoria. Se sabe que la E/S necesita 1 kposiciones y que deben ser las direcciones más altas. Aparte hay otras tres zonas de memoria: una Flash de 32 kBytes, una RAM de usuario de 16 kBytes y una RAM de sistema de 8 kBytes. En la medida de lo posible, todas las zonas de memoria deberán estar alineadas. Se pide:
- a) Calcular las direcciones del mapa para cada zona de memoria.
- **b)** Realizar el circuito decodificador de direcciones que genere las señales de selección de cada zona de memoria, activas por nivel alto, con mapeo incompleto.
- c) Indicar el porcentaje de memoria utilizada.
- **6.6.** El sistema de memoria utiliza bloques, todos alineados y ubicados físicamente en tres circuitos (chips) diferentes. El bloque de E/S se ubica en los últimos 4 Mbytes del mapa de memoria, la RAM para los datos es de 64 Mbytes y está ubicada en las primeras direcciones de memoria. Por último la RAM de código es cuatro veces mayor que la de datos y está ubicada en la primera zona libre alineada por encima de la RAM de datos. Con los datos facilitados, se pide:
- a) Señale las direcciones inicial y final para el bloque de E/S.
- b) Señale la dirección final para la RAM de datos.
- c) Señale el tamaño y las direcciones inicial y final para la RAM de código.
- d) Suponiendo un mapeo completo, señale la ecuación de selección para la RAM de código (/CS3), activa en bajo.
- **6.7.** Se tiene un sistema basado en un microprocesador con el mapa de direcciones indicado. Se conoce que el micro es capaz de manejar un bus de direcciones de 24 bits.

Componente	Capacidad	Dirección inicial	Dirección final
Periférico 1	1 Mbyte	x000000	
Periférico 2	2 Mbytes		x7FFFFF
Periférico 3	1 kbyte	x400000	
Memoria RAM		x800000	xFFFFF

Se pide:

- 1. Completar el mapa de direcciones.
- **6.8.** A MIPS-based system includes a ROM block for the firmware, a RAM block and two blocks for peripherals. The address bus is 32 bits wide. The following table includes partial information about its memory map.

Block	Selection bit	Size	Initial address	Final address
ROM	CS1		0x00000000	0x3FFFFFF
RAM	CS2	1 Gbyte		
Peripheral 1	CS3	256 Mbytes	0x40000000	
Peripheral 2	CS4	128 Mbytes		0xC7FFFFF

- a. Fill in the table with the missing information. The RAM block is 1 GB but can go into any aligned position.
- **b.** Calculate the equations for CS1 and CS3 using complete mapping.
- **c.** Calculate the simplified equations (incomplete mapping) for $\overline{\text{CS2}}$, $\overline{\text{CS3}}$ and CS4, which must be compatible with other equations for the rest of the blocks.

Note: For the address bits use the following notation. $A_0...A_{31}$ where A_0 is the least significant bit and A_{31} is the most significant bit.

6.9. Se tiene un sistema basado en un microprocesador con el mapa de direcciones indicado. Se conoce que el micro es capaz de manejar un bus de direcciones de 18 bits.

Componente	Señal de selección	Capacidad	Dirección inicial	Dirección final
Memoria 1	CS1	64 kbytes		
Memoria 2	CS2	128 kbytes		
Periféricos	CS3	32 kbytes		

Se sabe que el componente "memoria 1" incluye entre sus direcciones válidas la dirección 0x2BEBE.

También se sabe que todos los bloques son alineados y contiguos. Con esta información se pide:

- 1. Completar la tabla del mapa de direcciones, poniendo las direcciones solicitadas en hexadecimal.
- 2. Indique las ecuaciones óptimas de las señales de selección (CS1, CS2 y CS3) activas por nivel alto sabiendo que se realiza mapeo incompleto. Para ello, nombre a los bits de dirección A_0 , A_1 , A_2 ..., etc, siendo A_0 el bit menos significativo.
- **6.10. a)** Escribir utilizando 4 dígitos hexadecimales y siguiendo la notación en complemento a 2 para 16 bits los siguientes números con signo dados en decimal + 367₁₀, 512₁₀, + 457₁₀ y 331₁₀
- **b)** Utilizando notación binaria en coma fija (8 bits para la parte entera y 4 para la fraccionaria), escribir el valor más próximo para representar los números decimales +137,34₁₀ y 235,63₁₀
- **c)** Utilizando notación binaria en coma flotante con el estándar IEEE-754, escribir el valor más próximo para representar los números decimales: 234,625₁₀, + 347,3125₁₀, 518,75₁₀ x 10², 325,120₁₀ x 10³ y 145,3125₁₀
- **d)** Los números dados utilizan la notación binaria en coma flotante con el estándar IEEE-754, señalar cuáles son los valores en decimal que estos números representan:

- **6.11.** Given the decimal number N = -954,625, write it in hexadecimal using the following formats:
- a) Fixed point with sign/magnitude with 16 bits in total, using 4 of them for the fractional part.
- b) Fixed point in two's complement with 16 bits in total, using 4 of them for the fractional part.
- c) IEEE-754 single precision (32 bits).
- **6.12.** Two numbers A and B, in hexadecimal, are both fractional and positive numbers. One of them is represented in single precision IEEE-754 while the other is represented in unsigned fixed point. Place the point of the fixed point one as needed for obtaining A = B.

A: 81CA8000₁₆

B: 4501CA80₁₆

- **6.13.** Se pide el resultado de la resta R = A B, de los números escritos en hexadecimal, A = 0x803F0000 y B=0xC1E00000. El número A está escrito en notación en complemento a 2, mientras que el número B está escrito en coma flotante según el estándar IEEE-754.
- a) Obtenga el número B en decimal.
- **b)** Realice la operación de resta y señale el resultado en hexadecimal con notación en complemento a 2. Indique, justificando la respuesta, si el valor obtenido es un número positivo o negativo.
- **6.14.** We have two real numbers X and Y, both in hexadecimal. The first one, X = 0x635A, is in fixed point using two's complement with 4 bits for the fractional part. The second one, Y = 0xC2B8A000, is in floating point using single precision IEEE-754.
- a) Convert Y to the same representation used for X.
- **b)** Do the addition Add = X + Y, putting the result in fixed point using two's complement with 4 bits for the fractional part and 16 bits in total. Indicate whether the result is correct or not, justifying your answer.
- c) Do the subtraction Sub = X Y, putting the result in fixed point using two's complement with 4 bits for the fractional part and 16 bits in total. Indicate whether the result is correct or not, justifying your answer.
- **6.15.** Se pide multiplicar dos números A y B, dados en hexadecimal y guardados en memoria según el estándar IEEE-754. Se pide el resultado en el mismo estándar y en hexadecimal.
- a) $A = 2E3E0000_{16}$ y
 - $B = C2230000_{16}$
- **b)** A = B53F0000₁₆ y
- $B = D8430000_{16}$

Nota: se recomienda eliminar los ceros no significativos de la mantisa para facilitar los cálculos y añadir los que sean necesarios en el resultado final.

- **6.16.** Definimos un estándar propio para representar números en coma flotante, en todo similar al IEEE-754 pero con números de 16 bits y con un tamaño para signo/mantisa/exponente de 1/6/9 Se pide:
- a) ¿Cuáles son los números mayor y menor representables dentro de la norma de este formato? Dejad los números indicados en binario (no hace falta dar su valor en decimal).
- **b)** Efectuar la operación de suma (A+B) de los números guardados en el formato dado y mostrar el resultado en este mismo formato (en hexadecimal), A = 0x49FC y B = 0xC038
- **6.17.** Se tienen dos números escritos en hexadecimal A = 0x50C00000 en complemento a dos y B = 0x50C00000 en el estándar para número reales de coma flotante IEEE-754. Se pide el resultado de la operación R = A B, también en hexadecimal y en el estándar para coma flotante señalado. Para calificar el problema es absolutamente necesario escribir el desarrollo del mismo señalando en cada caso de forma breve, los pasos para obtener el resultado pedido.
- **6.18.** Se tiene dos números binarios, A = 0xC3024 escrito en coma fija y complemento a dos con cuatro bits para la parte fraccionaria y B = 0xC3024000 escrito en coma flotante en el estándar IEEE-741. Se pide el resultado de la operación R = B A, en binario y en hexadecimal con el mismo formato del número A. **Nota:** Para facilitar los cálculos, elimine todos los bits no significativos que considere oportunos.
- **6.19.** Las operaciones de este ejercicio se deben realizar en binario y sin el uso de calculadoras. Hacer las operaciones en decimal sólo debe servir para comprobar el resultado obtenido.
- **a.** Se tienen dos números de 8 bits, A = 0x58 y B = 0x8A ambos escritos en hexadecimal en un formato en complemento a 2. Se pide el resultado de la operación producto $R = A \cdot B$. Realice la operación y escriba el resultado con 16 bits, también en hexadecimal y con formato en complemento a 2.
- **b.** Dados dos números X = 0xEBF0, escrito en hexadecimal y con un formato en complemento a dos con 16 bits e Y = 0xC5A28000, escrito en hexadecimal y en el estándar IEEE-754 para coma flotante con 32 bits. Se pide, necesariamente razonando la respuesta cuál de los dos números, teniendo en cuenta el signo, es el mayor.
- **6.20.** Consider two numbers, A and B, written in hexadecimal using the standard IEEE-754. Calculate **a)** $A = 45C80400_{16} + B = 4541C400_{16}$ **b)** $A = 45C80400_{16} B = 4541C400_{16}$

Note: Remove the tailing zeros of the mantissa before making any operation.