作业 3

GPIO 工作原理与寄存器编程

彭俊杰　　智装备 241　　2024306100324

1. 请解释 GPIOD_BASE 的地址计算方法，并说明 GPIOD->OTYPER 寄存器的地址是多少？

① GPIOD_BASE 的计算

STM32F40x 的 GPIO 挂在 AHB1 总线上。求 GPIOD 的基址时，先从片上外设区首地址 0x4000 0000 加上 AHB1 外设区的偏移 0x0002 0000，得到 0x4002 0000，再加上 GPIOD 在该区内的偏移。

GPIOA、GPIOB、GPIOC、GPIOD 的基址依次相隔 0x0400，也就是 1 KB。若从 GPIOA 开始按 0、1、2、3 编号，GPIOD 的偏移就是 $3 \times$ 0x0400 $=$ 0x0C00。计算如下：

层级	计算式	结果
片上外设区首地址	PERIPH_BASE	0x4000 0000
AHB1 外设区首地址	0x4000 0000 + 0x0002 0000	0x4002 0000
GPIOD 基址	0x4002 0000 + 3 × 0x0400	**0x4002 0C00**

对应的地址宏为：

```
#define PERIPH_BASE         0x40000000UL
#define AHB1PERIPH_BASE     (PERIPH_BASE + 0x00020000UL)
#define GPIOD_BASE          (AHB1PERIPH_BASE + 0x0C00UL)
```

端口	基址	端口	基址	端口	基址
GPIOA	0x4002 0000	GPIOD	**0x4002 0C00**	GPIOG	0x4002 1800
GPIOB	0x4002 0400	GPIOE	0x4002 1000	GPIOH	0x4002 1C00
GPIOC	0x4002 0800	GPIOF	0x4002 1400	GPIOI	0x4002 2000

GPIOD 的地址区间为 0x4002 0C00 ～ 0x4002 0FFF，共 1 KB，包括寄存器地址和保留地址。

② GPIOD->OTYPER 的地址

OTYPER 是输出类型寄存器，在端口内的偏移为 0x04。所以它的地址为

$$\texttt{0x4002 0C00} + \texttt{0x04} = \boxed{\texttt{0x4002 0C04}}.$$

头文件用 GPIO_TypeDef 描述寄存器的排列，GPIOD 则是指向它的指针。以下列出结构体的前两个成员和指针定义：

```
__IO uint32_t MODER;    /* 偏移 0x00 */
__IO uint32_t OTYPER;   /* 偏移 0x04 */
#define GPIOD  ((GPIO_TypeDef *) GPIOD_BASE)
```

MODER 占 4 字节，所以紧随其后的 OTYPER 位于基址加 4 字节处。**&GPIOD->OTYPER 的地址值为 0x4002 0C04**，GPIOD->OTYPER 访问该地址处的寄存器内容。

2. STM32F40x 系列芯片的 GPIO 端口若作为通用数字输入或输出模式，则分别需要设置哪些寄存器？请在位结构工作原理图上画出两者的流向和所用寄存器。

① 寄存器设置

配置前，先在 RCC_AHB1ENR 中使能相应 GPIO 端口的时钟。例如使用 GPIOD 时，将第 3 位 GPIODEN 置 1。

通用数字输入设置 MODER 和 PUPDR，从 IDR 读取引脚状态；**通用数字输出**设置 MODER、OTYPER、OSPEEDR，按电路需要选择 PUPDR，再写 ODR 或 BSRR 控制输出电平。各寄存器的作用见下表：

寄存器	通用数字输入	通用数字输出
GPIOx_MODER 模式	对应引脚的两位设为 00	对应引脚的两位设为 01
GPIOx_OTYPER 输出类型	输出驱动器关闭，无须配置	对应引脚的一位：0 推挽，1 开漏
GPIOx_OSPEEDR 输出速度	不影响输入通路，无须配置	对应两位：00 低速，01 中速，10 高速，11 超高速
GPIOx_PUPDR 上拉/下拉	对应两位：00 无上/下拉（浮空），01 上拉，10 下拉	按电路需要选无上/下拉、上拉或下拉；编码与输入模式相同
GPIOx_IDR 输入数据	读取对应位，得到引脚电平	也可读取，用于查看实际引脚电平
GPIOx_ODR 输出数据	不用于控制输入电平	写对应位：0 或 1，保存待输出的数据
GPIOx_BSRR 位设置/复位	不用于控制输入电平	按位置位或复位 ODR，可代替直接修改 ODR

表中的设置值针对单个引脚。对引脚 y（$y = 0 \sim 15$），MODER、OSPEEDR、PUPDR 都使用第 $2y+1 : 2y$ 位，OTYPER、IDR、ODR 使用第 y 位。例如配置 PD3 时，将 GPIOD->MODER 的第 7:6 位设为 00 即为输入，设为 01 即为通用输出。

② 输入和输出的工作过程

输入模式：输出驱动器关闭，施密特触发器开启。外部信号从 I/O 引脚进入，经过施密特触发器形成数字电平，每个 AHB1 时钟周期采样到 IDR。程序读 IDR 的对应位，就得到引脚状态。PUPDR 控制弱上拉或弱下拉；当外部电路没有驱动引脚时，它们可使输入保持确定的电平。

输出模式：程序直接写 ODR，或写 BSRR 修改 ODR 的相应位。该值经过通用输出通路和输出控制电路，控制 P-MOS、N-MOS，最后作用于引脚。MODER 选择通用输出通路，OTYPER 决定推挽或开漏，OSPEEDR 选择输出速度等级，影响信号边沿的上升和下降速度。

推挽与开漏：推挽输出时，ODR 为 1 时 P-MOS 导通、N-MOS 关闭，输出高电平；为 0 时 N-MOS 导通、P-MOS 关闭，输出低电平。开漏输出时，P-MOS 始终关闭；ODR 为 0 时 N-MOS 导通，拉低引脚，为 1 时 N-MOS 也关闭，引脚呈高阻态。此时要得到高电平，需要上拉电阻，可按负载和速度要求采用内部弱上拉或外部上拉。

③ 位结构图中的流向

图 1 中，蓝色箭头表示输入信号的流向，红色箭头表示输出数据的流向，灰色虚线指向配置寄存器控制的电路。




图 1　GPIO 通用输入、输出的流向与寄存器

输入（1）：I/O 引脚 → 施密特触发器 → IDR → 总线读。

输出（2）：总线写 → ODR（可由 BSRR 修改）→ 输出控制 → P/N-MOS → I/O 引脚。

图中的保护二极管、上下拉电阻都接在引脚节点上，输入信号沿连线进入施密特触发器。MODER 设为输入时关闭输出驱动器；设为输出时选择 ODR 通路，输入通路仍然开启。

④ 数据寄存器的读写

BSRR 的低 16 位用于置位，高 16 位用于复位。向第 y 位写 1，使 ODR 第 y 位变为 1；向第 $y+16$ 位写 1，使它变为 0；写 0 不改变对应位。这样可以用一次写操作修改指定引脚，而不改动其他引脚。例如：

```
1  GPIOD->BSRR = (1UL << 3);           /* 将 ODR3 置 1 */
2  GPIOD->BSRR = (1UL << (3 + 16));    /* 将 ODR3 清 0 */
```

读 ODR 得到的是最后写入的输出锁存值，读 IDR 得到的是实际引脚电平。开漏输出写 1 时释放引脚，其电平由上拉和外部电路决定。