


3

Pedro Almeida - 89205

- 5- A cache pode estar organizada ~~de modo a resolver o problema~~ em três maneiras: direct mapped (quando só há um sítio onde o bloco pode estar), fully associative (quando o bloco pode estar em qualquer lado) e set-associative (quando há um conjunto agregado de sítios (set) onde o bloco pode estar).
- As três organizações têm o mesmo objetivo que é manter o hardware simples e os acessos à cache eficientes.

- 6- Normalmente são usadas 3 níveis de cache para tirar partido do princípio da localidade <sup>temporal</sup> manter as instruções e dados recentemente usadas mais perto do processador e do princípio da localidade espacial ao mover blocos para um nível mais alto em vez de só o bloco pedido pelo processador.

Há assim uma hierarquia de memória em que quanto mais próximo do processador mais rápido será o acesso.




Ir à main memory é muito custoso. Compromisso entre custo e acesso.

- ii) O nível 1 está dividido em instruções e dados porque durante a execução de um programa o processador ~~leitura as instruções e dados~~ lê instruções e dados e essa leitura pode acontecer ao mesmo tempo, o que um sistema unificado iria originar um hazard estrutural.

- iii) Na cache L1 e L2 normalmente é aplicada a write policy write-through (os dados são escritos tanto na cache como no nível mais baixo). Na cache L3 normalmente é aplicada a write policy write-back (os dados são escritos na cache e só mais tarde no nível mais baixo, quando o bloco é trocado).

7- branch taken / not taken

(1,2)



Cada predictor de branch tem 2 bits.

$$2^m \cdot n \cdot 2^k$$

$\Rightarrow$

$$2^9 \times 2 \times 2^4 = 2^{13} = 8 \text{ Kb}$$





4


Pedro Almeida - 89205

8- Os hazards do tipo RAW são evitados pela execução de uma instrução apenas quando os seus operandos ~~se~~ estão disponíveis.

Os hazards do tipo WAR e WAW são resolvidos através da renomeação de registos. A renomeação de registos elimina os hazards alterando simplesmente o nome de todos os registos de destino. Esta renomeação de registos é fornecida por reservations stations que preservam os operandos das instruções à espera de serem lançadas.

9- MIMD (multiple instructions multiple data)

SIMD (single instructions multiple data)



Uma GPU ou processador SIMD e uma warp pode ser visto como -- MIMD

1 processador SIMD

10-



Pedro Almeida - 89205



Parte 1

$$\begin{array}{r}
 1- \quad 3674 \quad \begin{array}{l} 16 \\ 16 \end{array} \\
 \underline{32} \quad 229 \quad \begin{array}{l} 16 \\ 14 \end{array} \\
 47 \quad 16 \quad \begin{array}{l} 16 \\ 14 \end{array} \\
 \underline{32} \quad 69 \quad \begin{array}{l} 16 \\ 14 \end{array} \\
 154 \quad 64 \quad \begin{array}{l} 16 \\ 14 \end{array} \\
 \underline{144} \quad 5 \quad \begin{array}{l} 16 \\ 14 \end{array} \\
 \textcircled{10}
 \end{array}$$

$$E5A_{16} = 0000E5A_{16}$$

$$\begin{array}{r}
 5932 \quad \begin{array}{l} 16 \\ 16 \end{array} \\
 \underline{49} \quad 370 \quad \begin{array}{l} 16 \\ 16 \end{array} \\
 113 \quad 23 \quad \begin{array}{l} 16 \\ 16 \end{array} \\
 \underline{112} \quad 50 \quad \begin{array}{l} 16 \\ 16 \end{array} \\
 \textcircled{12} \quad 49 \quad \begin{array}{l} 16 \\ 16 \end{array} \\
 \textcircled{2}
 \end{array}$$

$$172C_{16} = 0000172C_{16}$$


32 bits = 4 bytes, ~~(e)~~ cada endereço tem 4 bytes, ou seja, para ser um endereço estar alinhado tem de ser múltiplo de 4. Um hexadecimal pode terminar em 0, 4, 8, C. Assim, o endereço de memória que não está alinhado é 3674<sub>16</sub>.

2-

A lei que representa a frase é a Lei de Amdahl.

$$\text{speedup} = \frac{1}{(1-P) + \frac{P}{N}}$$

Como o aumento do speedup está limitado pela fração que se pode melhorar ~~(melhorias alcançadas não são)~~ mesmo que se consiga melhorar bastante o processador os ganhos são poucos.



Toda vez que se dobrar a capacidade de processamento, a relação do speedup vai diminuindo.





Pedro Almeida - 89203

2

Parte 2

- 3- O throughput de execução de instruções numa versão não pipeline é:  $Mt$  ( $M$  é o número de instruções).  
Como a pipeline tira partido do paralelismo de instruções, e apesar de aumentar o tempo de execução de uma instrução isolada, o throughput é:

$$(M + K - 1) \cdot t$$

Os tipos de hazards que podem acontecer são: estruturais, dados e controle.

Estruturais - provêm de conflitos de partilha de recursos.

Dados - quando uma instrução depende de um resultado de uma instrução anterior que ainda não foi calculado.

Controle - numa instrução de branch, na fase ID, pode ler-se o estado dos registos para a condição de salto ainda não terem o valor certo na sequência da instrução em causa.


Para resolver os hazards estruturais são resolvidos com stalls (Unidade de interleaving gere o número de stalls necessários).

Os hazards de dados podem ser resolvidos usando forwarding, contudo isto pode não ser suficiente e ter de se efetuar stalls também.

~~Para resolver~~

Para resolver hazards de controle ~~podem~~ pode-se usar predição de branches estáticas (Predictel - untaken/taken, Delayed branch slot) ou dinâmicas (Branch - Prediction Buffer).

4-



O agendamento de instruções é estático logo não há out-of-order execution, contudo pode haver out-of-order completion, isto é, uma instrução lançada depois de outra terminar primeiro. Isto acontece porque a latência para cada operação é diferente. Por exemplo, a divisão tem uma latência muito maior que uma soma.