
بسم الله الرحمن الرحيم

پروژه طراحی سیستم های دیجیتال استاد: دکتر رضایی

پدرام جبارزاده – ۹۶۲۱۳۰۱۰

طراحی و پیادهسازی واحد کنترل دیجیتال یک سیستم انکوباتور (Incubator)

هدف این پروژه طراحی و پیادهسازی واحد کنترل دیجیتال یک سیستم انکوباتور (Incubator) به منظور کاربرد صنعتی است. در این سیستم مطابق شکل زیر، یک حسگر دما، یک واحد خنککننده (Cooler) مجهز به پنکه و یک واحد گرمکننده (Heater) وجود دارد.



شکل (۱): شکل کلی سیستم انکوباتور


در این سیستم یک حسگر دما وجود دارد که دمای محفظه را که میان ۱۰- تا ۲۰+ درجه سانتیگراد متغیر است میخواند و در قالب یک عدد ۸ بیتی به سیستم شما تحویل میدهد. دما هر دقیقه یک بار از حسگر دریافت میشود و بر اساس آن واحد کنترل دیجیتال تصمیم میگیرد که:

۱- چگونه واحدهای گرمکننده و سردکننده را فعال و غیر فعال کند.

۲- چگونه در صورت فعال بودن واحد سردکننده دور پنکهٔ آن را تنظیم کند.

روش کار واحد کنترل دیجیتال توسط دو نمودار حالت توصیف شده است؛

در این نمودار حالت برچسبهای مربوط به یالها نشاندهنده تغییرات دمایی هستند که باعث تغییر حالت در واحد کنترل دیجیتال شده و باعث واکنش سیستم به شکل روشن و خاموش شدن خنککننده و یا تغییر دور پنکه میشوند.



شكل(۲): ب) ماشين حالت سيستم Incubator

شكل (٢): الف) ماشين حالت خنك كننده

دقت کنید که در نمودارهای فوق نمودار حالت سمت راست زمانی فعال میشود (از حالت out خود خارج میشود) که نمودار حالت سمت چپ در حالت S۲ که در آن خنککننده روشن است قرار گرفته باشد و اگر نمودار سمت چپ در حالت S۲ خود نباشد نمودار حالت سمت راست غیر فعال میشود (یعنی وارد حالت out خود میشود) چون معنی ندارد که وقتی خنککننده خاموش است دور آن تنظیم گردد.

در این پروژه هدف طراحی واحد کنترل دیجیتال است و قسمتهای حسگر، گرمکننده و خنککننده وجود خارجی ندارند؛ لذا دانشجویان باید عددی که مثلاً توسط حسگر دما خوانده میشود خود با استفاده از امکانات بورد FPGA به مدار اعمال کنند و واکنش سیستم (مانند دور پنکه) را به جای آنکه گرمکننده و سردکننده واقعی روشن و خاموش شوند با روشن و خاموش شدن LED نمایش دهند.

پیاده سازی

برای این پروژه ما سه موجودیت زیر را درنظر گرفته ایم:

- Digital_Control: واحد كنترل ديجيتال سيستم انكوباتور
 - ❖ Cooler: واحد خنک کننده برای کنترل دور ینکه
- ایک موجودیت برای اینکه بتوانیم اجزای سیستم انکوباتور خود را در آن به هم وصل کنیم.

اين سيستم ميتواند با دو موجوديت نيز پياده سازي شود. اما دليل استفاده از سه موجوديت از اين نظر است كه در آينده براي توسعه اين سيستم به مشكلي بر نخوريم با طراحي يک بخش جدا مثل Heater آن را در موجوديت Incubator به سيستم كلى متصل نماييم.

در شرح پروژه طبق شکل(۲) الف) و ب) دو ماشین حالت برای سیستم خنک کننده و کنترل دیجیتال در اختیار ما قرار داده شده است.

در ماشین حالت واحد کنترل دیجیتال طبق شکل (۲) ب، میتوانیم برای هر حالت خروجی و نام های زیر را در نظر بگیریم:

- S1 [constant S1 : STATE_TYPE := "oo";] → oo (Heater: Off, Cooler: Off)
- SY [constant SY : STATE_TYPE := "∘1";] → ∘1 (Heater: Off, Cooler: On)
- S™ [constant S™ : STATE_TYPE := "\o";] → \o (Heater: On, Cooler: Off)

با توجه به حالت و خروجی هایی که معین کردیم میتوان گفت که برای سیستم کنترل دیجیتال انکوباتور میتوانیم از ماشین حالت Medvedev استفاده کنیم چراکه خروجی ها با حالت(State)ها یکی هستند یا به عبارتی خروجی های ما برابر با همان حالت(State)های ما هستند.

در ماشین حالت سیستم خنک کننده طبق شکل(۲) الف، میتوانیم برای هر حالت خروجی و نام های زیر را درنظر بگیریم:

- S1 [constant S1 : STATE_TYPE := "oo";] → o1oo (CRS: £RPS)
- SY [constant SY : STATE_TYPE := "∘1";] → ∘11∘ (CRS: ¬RPS)
- S™ [constant S™ : STATE_TYPE := "10";] → 1000 (CRS: ARPS)
- OUT [constant OUT_STATE : STATE_TYPE := "\\";] → ····· (CRS: •RPS)

با توجه به حالت(State)ها و خروجی هایی که طبق نمودار حالت تعریف کرده ایم، مشاهده میشود که خروجی با خود حالات مفاوت است. در اینجا مناسب است که از ماشین حالت مور(Moore) استفاده نماییم.

```
NEXTSTATE <= S\;</pre>
                 else
                     NEXTSTATE <= SY;
                 end if;
             when S^{\pi} = >
                 if TEMPRATURE > "...)))." then
                     NEXTSTATE <= S\;</pre>
                 else
                     NEXTSTATE \leftarrow S<sup>\gamma</sup>;
                 end if;
             when others =>
                 NEXTSTATE <= S\;</pre>
        end case;
    end process CMB;
    (HEATER_STATUS, COOLER_STATUS) <= STATE;
end DATAPATH;
    REG:process(CLK, RESET)
        begin
            if RESET = ')' then
                 STATE <= S\;
             elsif CLK'event and CLK='\' then
                 STATE <= NEXTSTATE;</pre>
             end if;
        end process REG;
     CMB:process(STATE, NEXTSTATE, TEMPRATURE)
         begin
         case STATE is
             when S1 =>
                 NEXTSTATE \leftarrow S<sup>\gamma</sup>;
                 elsif TEMPRATURE > "....." then
                     NEXTSTATE <= SY;
                 else
                     NEXTSTATE <= S\;</pre>
                 end if;
             when SY =>
                 if TEMPRATURE < "...)" then</pre>
```

همانطور که مشاهده میشود در قطعه کد بالا از others استفاده شده. در برای سنتزپذیری این موضوع از روش Hand Coding استفاده شده است. به این صورت که با تعریف ثوابت زیر کدینگ های خود را کنترل نموده ایم:

```
subtype STATE_TYPE is std_ulogic_vector (' downto ');
constant S' : STATE_TYPE := "'\";
constant S' : STATE_TYPE := "'\";
constant S" : STATE_TYPE := "'\";
```

که در این حالت استفاده از others معنی پیدا میکند.

```
library IEEE;
use IEEE.STD LOGIC SIGNED.ALL;
entity COOLER is
    port(TEMPRATURE : in std_logic_vector(∀ downto ⋅);
         CLK, RESET : in std_logic;
         ENABLE : in std_logic;
         CRS :out std_logic_vector(▼ downto ·));
end COOLER;
architecture DATAPATH of COOLER is
subtype STATE_TYPE is std_ulogic_vector (\ downto \ \);
constant S\ : STATE_TYPE := "\\";
constant SY : STATE TYPE := ".\";
constant S<sup>r</sup> : STATE_TYPE := "\•";
constant OUT_STATE : STATE TYPE := "\\";
signal NEXT_CRS: std_logic_vector(▼ downto ⋅);
signal STATE, NEXTSTATE : STATE_TYPE := OUT_STATE;
begin
    REG:process (CLK, RESET)
    begin
        if RESET='\' then
            STATE <= OUT_STATE;</pre>
            CRS <= "****";
        elsif CLK'event and CLK='\' then
            STATE <= NEXTSTATE;</pre>
            CRS <= NEXT_CRS;</pre>
        end if;
    end process REG;
    CMB:process(ENABLE, STATE, NEXTSTATE, TEMPRATURE) is
    begin
        if ENABLE='\' then
            case STATE is
                when OUT_STATE =>
                    if(TEMPRATURE > "...)...)
                        NEXTSTATE <= S\;
                    else
                        NEXTSTATE <= OUT STATE;</pre>
                when S1 =>
                    if(TEMPRATURE > "・・\・\") then
```

```
NEXTSTATE <= S<sup>Y</sup>;
                        elsif(TEMPRATURE<"...)") then</pre>
                            NEXTSTATE <= OUT_STATE;</pre>
                            NEXTSTATE <= S\;
                        end if;
                        if(TEMPRATURE > "・・・・・") then
                            NEXTSTATE <= S<sup>\(\tilde{\tau}\)</sup>;
                        elsif(TEMPRATURE < "...)...)</pre>
                            NEXTSTATE <= S\;</pre>
                        else
                            NEXTSTATE <= SY;
                        end if;
                        if(TEMPRATURE < "...)...") then</pre>
                            NEXTSTATE <= S<sup>\gamma</sup>;
                        else
                            NEXTSTATE <= S^{r};
                       NEXTSTATE <= OUT_STATE;</pre>
              end case;
         else
              NEXTSTATE <= OUT_STATE;</pre>
    end process CMB;
    OUTPUT: process (STATE, TEMPRATURE)
    begin
         case STATE is
              when OUT_STATE =>
                    NEXT_CRS <= "****";</pre>
                    NEXT CRS <= ".\.";</pre>
                    NEXT_CRS <= ".\\.";</pre>
                    NEXT_CRS <= "\\\";</pre>
              when others =>
                   NEXT_CRS <= "****;</pre>
         end case;
    end process OUTPUT;
end DATAPATH;
```

در موجودیت COOLER میتوانیم از روش اضافه کردن وضعیتDummy (state) نیز استفاده کنیم. اگر بخواهیم از این روش استفاده کنیم کافیست قطعه کد زیر را:

```
subtype STATE_TYPE is std_ulogic_vector (' downto ');
constant S' : STATE_TYPE := "'';
constant S" : STATE_TYPE := "'';
constant S" : STATE_TYPE := "'';
constant OUT_STATE : STATE_TYPE := "'';
```

با قطعه كد زير جابجا كنيم:

```
type STATE_TYPE is (S¹, Sˤ, OUT_STATE, DUMMY_STATE);
```

و حالت های others در دو روند CMB و OUTPUT را حذف و بجای آن DUMMY_STATE را قرار دهیم.

پس قطعه کد زیر در روند CMB را:

```
when others =>
NEXTSTATE <= OUT_STATE;
```

را با کد زیر جایگزین میکنیم.

```
when DUMMY_STATE =>
   NEXTSTATE <= OUT_STATE;</pre>
```

همچنین در روند OUTPUT نیز قطعه کد زیر را:

```
when others =>
NEXT_CRS <= "...";</pre>
```

با کد زیر جایگزین میکنیم.

```
when DUMMY_STATE =>

NEXT_CRS <= "····";
```

توجه: ما روش Hand Coding را پیشنهاد میکنیم زیرا در روش دوم درواقع ما Coding را به عهده نرم افزار گذاشته ایم در حالی که در روش دوم خودمان بصورت دستی اینکار را انجام داده ایم.

```
library IEEE;
use IEEE.STD_LOGIC_SIGNED.ALL;
entity INCUBATOR is
    port (
        TEMPRATURE : in STD_LOGIC_vector(\(^{\forall}\) downto \(^{\forall}\);
       CLK, RESET : in STD_LOGIC;
       HEATER_STATUS, COOLER_STATUS : out STD_LOGIC;
        CRS : out STD_LOGIC_vector(\(^{\text{v}}\) downto \(^{\text{v}}\))
end INCUBATOR;
architecture INCUBATOR_ARCH of INCUBATOR is
signal ENABLE_COOLER: STD_LOGIC := ''';
begin
    DIGITAL_CONTROL_MODULE: DIGITAL_CONTROL port map(
            TEMPRATURE => TEMPRATURE,
            CLK => CLK,
            RESET => RESET,
            HEATER_STATUS => HEATER_STATUS,
            COOLER_STATUS => ENABLE_COOLER
        );
    COOLER_STATUS <= ENABLE_COOLER;</pre>
    COOLER_STATUS_MODULE: COOLER port map(
            TEMPRATURE => TEMPRATURE,
            CLK => CLK,
            RESET => RESET,
            ENABLE => ENABLE COOLER,
            CRS => CRS
end INCUBATOR_ARCH;
```

در صفحه بعد نیز قطعه کد بالا را بصورتی دیگر نوشته ایم.

همچنین میتوانیم پیکربندی را بصورت مجزا بنویسیم اما قطعه کد بالا تمیز تر و خواناتر میباشد. اگر بخواهیم پیکربندی ما جدا نوشته شود بایستی موجودیت Incubator را بصورت زیر تعریف کنیم:

```
library IEEE;
use IEEE.STD_LOGIC_\\\\\\.ALL;
use IEEE.STD LOGIC SIGNED.ALL;
entity INCUBATOR is
   port (
       TEMPRATURE : in STD_LOGIC_vector( downto ⋅);
       CLK, RESET : in STD LOGIC;
       HEATER_STATUS, COOLER_STATUS : out STD_LOGIC;
       CRS : out STD LOGIC vector( r downto ⋅)
    );
end INCUBATOR;
architecture INCUBATOR_ARCH of INCUBATOR is
component DIGITAL_CONTROL is
   port (
       TEMPRATURE : in STD LOGIC vector( 

downto 

);
       CLK, RESET : in STD_LOGIC;
       HEATER STATUS, COOLER STATUS : out STD LOGIC
    );
end component;
component COOLER is
   port (
       TEMPRATURE : in STD_LOGIC_vector( \( \forall \) downto \( \cdot \);
       CLK, RESET : in STD_LOGIC;
       ENABLE : in STD LOGIC;
       );
end component;
signal ENABLE COOLER: STD LOGIC := '.';
begin
   DIGITAL_CONTROL_MODULE: DIGITAL_CONTROL port map(
            TEMPRATURE => TEMPRATURE,
            CLK => CLK,
            RESET => RESET,
           HEATER STATUS => HEATER STATUS,
           COOLER_STATUS => ENABLE_COOLER
        );
   COOLER_STATUS <= ENABLE_COOLER;</pre>
```

```
COOLER_STATUS_MODULE: COOLER port map(
            TEMPRATURE => TEMPRATURE,
           CLK => CLK,
            RESET => RESET,
            ENABLE => ENABLE_COOLER,
           CRS => CRS
        );
end INCUBATOR_ARCH;
configuration INCUBATOR_CFG of INCUBATOR is
 for INCUBATOR_ARCH
   for DIGITAL_CONTROL_MODULE : DIGITAL_CONTROL
     use entity work.DIGITAL_CONTROL(DATAPATH);
   end for;
   for COOLER_STATUS_MODULE : COOLER
     use entity work.COOLER(DATAPATH);
   end for;
 end for;
end INCUBATOR_CFG;
```

همانطور که مشاهده میکنیم در حالت اول کد تمیز تر و خواناتری را خواهیم داشت.

شبیه سازی


در شبیه سازی این پروژه همانطور که از پیاده سازی موجودیت ها و طراحی ما مشخص بود بایستی از یک کلاک در testbench خود استفاده کنیم. که در نهایت testbench خود را بصورت زیر پیاده سازی نموده ایم:

```
library IEEE;
use IEEE.STD_LOGIC_\\\\\\.ALL;
use ieee.numeric_std.all;
use ieee.math_real.all;
library FINAL;
use FINAL.FINAL COMPONENTS.all;
entity incubator_tb is
end incubator tb;
architecture Behavioral of incubator tb is
    constant CLOCK_PERIOD: time := ' ns;
    signal CLOCK STOP: boolean := false;
    signal CLK, RESET: std_logic := '\';
    signal TEMPRATURE: std_logic_vector(Y downto →);
    signal COOLER STATUS, HEATER STATUS: std logic := '.';
    signal CRS: std_logic_vector(♥ downto ・) := (others => '・');
begin
    CLOCK GENERATOR: process
    begin
        while not CLOCK STOP loop
            wait for CLOCK PERIOD / \...;
            CLK <= not CLK;
        end loop;
        wait;
    end process CLOCK GENERATOR;
    INCUBATOR_SIM: process
    begin
        RESET <= '';
        TEMPRATURE <= std_logic_vector(to_signed(-\u00e4, TEMPRATURE'length));</pre>
        wait for CLOCK_PERIOD * 5;
```

```
TEMPRATURE <= std logic vector(to_signed(\( \), TEMPRATURE'length));</pre>
        wait for CLOCK_PERIOD * 5;
        TEMPRATURE <= std_logic_vector(to_signed(), TEMPRATURE'length));</pre>
        wait for CLOCK PERIOD * 1;
        TEMPRATURE <= std_logic_vector(to_signed(Y\(\), TEMPRATURE'length));</pre>
        wait for CLOCK_PERIOD * 5;
        TEMPRATURE <= std_logic_vector(to_signed(), TEMPRATURE'length));</pre>
        wait for CLOCK_PERIOD * 1;
        TEMPRATURE <= std_logic_vector(to_signed(~, TEMPRATURE'length));</pre>
        wait for CLOCK_PERIOD * 1;
        TEMPRATURE <= std_logic_vector(to_signed(½½, TEMPRATURE'length));</pre>
        wait for CLOCK PERIOD * 1;
        TEMPRATURE <= std_logic_vector(to_signed(old), TEMPRATURE'length));</pre>
        wait for CLOCK_PERIOD * 5;
        TEMPRATURE <= std_logic_vector(to_signed(TA, TEMPRATURE'length));
        wait for CLOCK PERIOD * 1;
        CLOCK_STOP <= true;</pre>
        wait;
    end process;
    INC: INCUBATOR
        port map(
            TEMPRATURE => TEMPRATURE,
            CLK => CLK,
            RESET => RESET,
            COOLER_STATUS => COOLER_STATUS,
            HEATER_STATUS => HEATER_STATUS,
            CRS => CRS
        );
end Behavioral;
```

در testbench خود برای خوانایی بهتر از تابع to_signed از کتابخانه numeric_std استفاده کرده ایم که با دریافت دو عدد ورودی، عدد باینری علامتدار با طول ورودی دوم و مقدار ورودی اول برمیگرداند.

در نهایت نتایج شیبه سازی بصورت زیر خواهد بود:




شکل (۳): نتایج شبیه سازی testbench انکوباتور

کد های پیکیج FINAL_COMPONENTS که در کتابخانه FINAL تعریف شده اند (بصورت مشابه با میانترم):

نتایج سنتزپذیری

برای بررسی سنتزپذیری از دو نرم افزار Vivado و ISE استفاده نمودیم. از Vivado برای بررسی کلی سنتر پذیری استفاده نمودیم و از ISE آز آنجا که گزارش های کاملتری را ایجاد میکند، برای گزارش گیری استفاده کردیم.

خلاصه نتایج سنتز با نرم افزار Vivado:



شکل (٤): خلاصه نتایج سنتزپذیری در نرم افزار Vivado


یک Warning مشاهده میشود که بصورت زیر است:

Synthesis (1 warning)
 [Constraints 18-5210] No constraints selected for write.
 Resolution: This message can indicate that there are no constraints for the design, or it can indicate that the used_in flags are set such that the constraints are ignored. This later case

این Warning مربوط به عدم وجود فایل Constraints برای پیکربندی پین ها میباشد که تعریف فایل Constraint خارج از محدوده پروژه میباشد.


is used when running synth_design to not write synthesis constraints to the resulting checkpoint. Instead, project constraints are read when the synthesized design is opened.

نتایج Device:




شکل (۵): خروجی Device در Vivado

خروجی شماتیک:




شکل (٦): خروجی شماتیک (موجودیت ها بصورت بلوکی) در Vivado

در شماتیک بالا دو موجودیت دیجیتال کنترل و خنک کننده بصورت بلوکی است. برای مشاهده شماتیک کامل فایل Schematic.pdf در فایل های پروژه را بررسی نمایید.



شکل (۷): خروجی Power در Vivado

خروجی گزارش Design در Vivado:



شکل (۸): خروجی گزارش Design در Vivado

در جهت مرتب بودن این فایل گزارش های خروجی نرم افزار ISE با فرمت Html در پوشه ISE Reports در فایل های پروژه قرار دارد. درصورت مبهم بودن نام گذاری های فایل پروژه فایل README.htm را مشاهده بفرمایید.

Moore architecture and VHDL templates

FSM: Moore - Fundamentals

FSM: Medvedev – Fundamentals

Meaning of synthesis warning: [Constraints ۱λ-δΥΙο] No constraint will be written out.

Synthesize VHDL package or library