# First Lab Assignment: System Modeling and Profiling

STUDENTS IDENTIFICATION:

Number:	Name:

## 2 Exercise

Please justify all your answers with values from the experiments.

1. What is the cache capacity of the computer you used (please write the workstation name)?

Array Size	4 KB	<b>8</b> kg	16 KB	32 KB	64 KB	128 KB
t2-t1 (6)	0,000728	0,001505	0,00 3097	0,00 6158	0,032595	0051371
# accesses a[i]	819 200	1638400	3276800	6553600	13107200	26214400
# mean access time	0,887	0,919	0,945	0,940	2,486	1,960

Atravis la exelução do codigo spark.c no PC5 do lab3 (lab3p5) constatumos es valoris na tabela ao escolher o stride 2048. Anglisando os valoris de "Humean acces time" observamos um salto significativo de 32KiBa GUKiB, logo O valor da cache e 32KiB, depois dessi valor haverão demosiçãos missos.

Consider the data presented in Figure 1. Answer the following questions (2, 3, 4) about the machine used to generate that data.

2. What is the cache capacity?

Através la observação do grático, consequimos ver que de 64K a 128K ha um grande salto no tempo o que indica que de 4K a 64K ha majoritariamente hits e de 64K a 4M majoritariamente misses. Lago a cagacidade da cache é 64K bytes. Este salto indica que o tamanho do assay o sugerior à capacidade da cache.

3. What is the size of each cache block?

Se a lache lapreity é 64KB, plas xazors indicados acima, entero observando o comportamento no grafico para o array de tamanho 64KB, constutamos que dipis do stride 16 há uma estabilização, logo o tamanho de cada cache block é de 16 bytos.

4. What is the L1 cache miss penalty time?

## 3 Procedure

#### 3.1.1 Modeling the L1 Data Cache

a) What are the processor events that will be analyzed during its execution? Explain their meaning.


Os eventos à praexador analizados são as average cache misses por tamanho de stoide para cada tamanho da variavel cache-size, ou seja, consounte o tamanho do salto que se executa, avalia-se para lada cache-size quantas vezes occarrem caches misses em madia por ciclo atravas do PAPI que adiciona a métrica.
PAPI-U-DCM aos eventos por si analisados; além disso, analisa-sa ainda otempo de exaução para cada stoide, para cada tamanho da variariel cache-size, atraves dos cidos de selvigio contabilizados.

b) Plot the variation of the average number of misses (*Avg Misses*) with the stride size, for each considered dimension of the L1 data cache (8kB, 16kB, 32kB and 64kB).

Note that, you may fill these tables and graphics (as well as the following ones in this report) on your computer and submit the printed version.

Array Size	Stride	Avg Misses	Avg Cycl Time
	1	0,000 213	0,00 2141
	2	0,000172	0,00 2143
	4	0,000078	0.00 2135
	8	0,0000 48	900 2062
	16	0,0000 40	0,00 2020
	32	0,0000 45	0,00 1980
8kBytes	64	0,0000 41	900 1414
	128	0,0000 28	900 1926
	256	0,000016	0,00 2003
	512	0,0000 15	0,001780
	1024	0,000009	G00 1782
	2048	0,000010	0,00 1824
	4096	9000001	0,00 1906
	1	0,000 160	0,00 2052
	2	0,000 124	0,00 2055
	4	g 000 153	0,00 2060
	8	0,000 138	900 Jod8
	16	0,000 149	900 2069
	32	0,000 144	0,00 2035
16kBytes	64	0,000 140	0,00 2016
	128	0,000082	0,00 2002
	256	9 000 041	900 1967
	512	0,00003	900 2041
	1024	0,000 015	900 1812
	2048	0,000 006	0,00 1891
	4096	0,000 005	0,00 1978
	8192	0,000 005	0,00 1902

Array Size	Stride	Avg Misses	Avg Cycl Time
	1	0,00 1329	0,001990
	2	0,00 1627	0,001991
	4	0,00 3345	0,0019 94
	8	0,00 7380	0,001954
	16	0,013454	0,001904
	32	0,0 25529	0,001906
32kBytes	64	0,032337	0,00 2007
	128	0,0 6 6756	0,001991
	256	0,000261	0,001932
	512	0,000161	0,001882
	1024	0,000087	0,001992
	2048	0,000 032	0,001816
	4096	0,000016	0,001952
	8192	0,000004	0,001940
	16384	0,000003	0,001861
	1	0,015650	0,001798
	2	0,031277	0,00 1797
	4	0,062666	0,001973
	8	0,125272	0,00 2002
	16	0,250693	0,001483
	32	0,501467	0,00 2615
64kBytes	64	1,000768	0,00 1654
	128	1,00 1182	0,00 1681
	256	1,00 2165	0,00 1646
	512	1,004424	0,00 1681
	1024	1,000003	0,00 1727
	2048	1031697	0,00 2190
	4096	1,031710	0,00 4496
	8192	0,000094	0,00 1987
	16384	0,000001	0,00 1936
	32768	0,00001	0,00 1862



Lab. I - Pág. 12 de 22

- c) By analyzing the obtained results:
  - Determine the **size** of the L1 data cache. Justify your answer.

Como se por observar no gráfico produzido, as average misses por ciclo (eixoy) aumentam substancialmente para um tamanho de cache size de 64kg. Logo, o tamanho acequado de cache li é 32kg, uma vez que e o maior tamanho logo abaixo daquele em que existe um aumento substancial de misses por ciclo, e ele proprio tem uma baixíssima quantidade de misses por ciclo em media segundo o gráfico.

• Determine the **block size** adopted in this cache. Justify your answer.

Com base no gráfico, observamos que para o tamanho de cache-size de 64KB, existe um "plateau" de average misses por ciclo que se inicia no stride 64. Esto sugere que este stride ira aproximar-se do tamanho de bloco adstado ra cache L1, uma vez que, em cada deslacamento, le um novo bloco, resultado em missos corsistentos ao ao los novos blocos. Entro, condui-se que o tamaho de bloco desta cache é 64B.

• Characterize the associativity set size adopted in this cache. Justify your answer.


Analisando e gráfico, observa-se uma queda abrupta de average misses por eiclo para o axiay-size de 64KB postride 8096 para 2000 average misses por cido. Condui-se que o tamanho da cache L1 é 32KB, para os endreção, necessitamos de 15 hits (215-32768), de terminámos ainda que o tamanho do bloco é 64B, postanto necessitamos de 6 bits para apromentos o offset (26-64). Logo, temos 15(total)-6(offset)=9 bits disponíveis no máximo para representax o indice. Umavez que o tamanho de axiay em que se observa a quela é de 64KB, e coxieu no stride 84A, existem (64x624)/8 Hz = 8 acossos liniciando em 0, com sultos de 84A, existem (64x624)/8 Hz = 8 acossos liniciando em 0, com sultos de 842 atri 57344); avalisando as associatividades possiveis, vexificamos que tento mageamento diveto como d way e 4 way associative set size irabo causax conflitos, vma vez que endreção com trago diferentes acedem ao mesmo bloco. Para 8 way associative set size, para um caso em que existissemos a posibilidade a sex 16 may associative set size, para um caso em que existissemb acessos ao ariay reso existriam ranssos também (stride de 4046), o que se para observax podo grafico que noso acontece, uma vez que para um stride de 4096 no ariay de 64KB a average misso raba cido é posixima de 1. Logo, qualquer associativity set size igual ou supenor roso cabando, e condui-se que o associativity set size utilizado nesta cache é 8 way associativity set size.

## 3.1.2 Modeling the L2 Cache

a) Describe and justify the changes introduced in this program.

Alterou-se a instrução PAPL add-event (Eventset, PAPI-11-DCM) para PAPL add-event (Eventset, PAPI-12-DCM) a fim de analisar as acche misses de L2, a métrica velevante para saler o formanho da cache e o block size. Além disso, como a constante CACHE\_MAX (que estava a 64KB) não parmitia concluir o tamanho da cache utilizado, procedimos a quimenta-lo para 512KB, o que produziu um gráfico a partir do qual já podiamos concluir alup.

**b)** Plot the variation of the average number of misses (*Avg Misses*) with the stride size, for each considered dimension of the L2 cache.



• Determine the **size** of the L2 cache. Justify your answer.

Pelo grafico produzido e seguindo o mesmo vaciocinto da cache 11, observa-se um aumento substancial das aurcage misses por ciclo persa um tarnanho de 512 KB. Postanto, o tamanho mais adequado de cache sera 256 KB uma vez que é o maior tamanho testado para o qual existe um ralor baixo do average misses por ciclo, e que se mantám baixo ao longo do aumento do otroide.

• Determine the block size adopted in this cache. Justify your answer.

Com base no grafico groduzido, e gossívil observar para o major temenho testado (512KB) que existe um "plateau" de average misses por ciclo no stride 128.

Pela mesma lógica explicada para a cache L1, privê-se que este se aproxime do tarnanho de bloco utilizado na cache L2, uma vez que em cada deslocamento destes ira ler um bloco novo, resultando em misses consistentos lægo, o tarnanho de bloco adotado nesta Lache é 128B, polas rasors cupresentados.

• Characterize the **associativity set size** adopted in this cache. <u>Justify your answer.</u>

Sequido o mismo saccección que a colon 11, observa-se un quiffico para o maior tamanho de antre si ze testado (saxe) que as average missos por colo distribumblo de colone si ze atrigum o no stride 32,240e. Carllus, deferminámos culha que o tamanho de colone de 12 é 356KB, para es envirtados, neutralinamos de 18 bits (2ª 262144), deferminámos culha que o tamanho de colone de 12 é 356KB, para es envirtados, neutralistados de 18 bits (2ª 262144), deferminámos culha que o tamanho de colone de 15 de 18 d

## 3.2 Profiling and Optimizing Data Cache Accesses

## 3.2.1 Straightforward implementation

a) What is the total amount of memory that is required to accommodate each of these matrices?

Cada uma ins 3 matrizes (mul1, mul3, rs) , são do tamanho: NXN e

N sta definiti no códique como N = 512. Logo pasa descobris o tamanho de

Cada matriz é nelessario: NXN = 262144 bytes e além disso

temos de ter om atunto o tipo de cada matriz (int16-t) po é 2 bytes.

Logo é nelessario alocar para cada matriz 262144 x 2 = 524288 bytes

em memoria.

**b)** Fill the following table with the obtained data.

Total number of L1 data cache misses	135, 040,585	$\times 10^6$
Total number of load / store instructions completed	536,871337	$\times 10^6$
Total number of clock cycles	565,031594	$\times 10^6$
Elapsed time	0,182500	seconds

c) Evaluate the resulting L1 data cache *Hit-Rate*:

Ut lata cache Hit-Rate: L1 Pata cache Hits 
$$\times 100 = \frac{402653286 - 135040585}{402653286} \times 100$$

(16ad inst. - Misses)  $\simeq 66,46\%$ 

## 3.2.2 First Optimization: Matrix transpose before multiplication [2]

a) Fill the following table with the obtained data.

Total number of L1 data cache misses	4,216507	$\times 10^6$
Total number of load / store instructions completed	536, 197497	$\times 10^6$
Total number of clock cycles	486, 176834	$\times 10^6$
Elapsed time	0,157034	seconds

**b)** Evaluate the resulting L1 data cache *Hit-Rate*:

L1 deta cache hit- Yate = 
$$\frac{L1 \text{ Rata cache hits}}{\text{Number load inst.}} \times 100 = \frac{\text{load inst.} - L1_{200}}{\text{load inst.}} \times 100 = \frac{\text{load inst.} - L1_{200}}{\text{load inst.}} \times 100 = \frac{\text{load inst.}}{\text{load inst.}} \times 100 = \frac{\text{load inst.}}{\text{l$$

**c**) Fill the following table with the obtained data.

Total number of L1 data cache misses	4,480143	$\times 10^6$
Total number of load / store instructions completed	537,395803	$\times 10^6$
Total number of clock cycles	476, 946927	$\times 10^6$
Elapsed time	0,154049	seconds

Comment on the obtained results when including the matrix transposition in the execution time:

Ao transpor a segunda matriz antes de etetuax a multiplicação, observa-se que o tempo de execução diminuiu de 0,157034 s para 0,1540495; aposar la ofimização se traduzir numa diminuição pouco significativa do tempo, para matrizes de grande dimensão gode fazer uma diferença substancial.

d) Compare the obtained results with those that were obtained for the straightforward implementation, by calculating the difference of the resulting hit-rates ( $\Delta HitRate$ ) and the obtained speedups.

AHitRate = HitRate<sub>mm2</sub> - HitRate<sub>mm1</sub>: 98,95-66,46=32,49%

Speedup(#Clocks) = #Clocks<sub>mm1</sub>/#Clocks<sub>mm2</sub>: 565,031594x10 /416,946927 ×106=1.18

Speedup(Time) = Time<sub>mm1</sub>/Time<sub>mm2</sub>: 0.182500/0, (54049 ~1.18)

Comment:

(om a transprise da segunda mut (iz antez da multiplicação, observa se que a but rate sole substancialmente (32,49%), e que existe um ligeiro speedup de 1,18, melhorando o tempo de execusão do gagrama.

### 3.2.3 Second Optimization: Blocked (tiled) matrix multiply [2]

a) How many matrix elements can be accommodated in each cache line?

**b)** Fill the following table with the obtained data.

Total number of L1 data cache misses	<b>4,732918</b> ×10 <sup>6</sup>
Total number of load / store instructions completed	537,802089 ×10 <sup>6</sup>
Total number of clock cycles	772,161336 ×10 <sup>6</sup>
Elapsed time	0,007905 seconds

c) Evaluate the resulting L1 data cache *Hit-Rate*:

Hit rate = 
$$\frac{L_1}{\text{vormber lead inst.}} \times 100 = \frac{\text{load inst.}}{\text{load inst.}} \times 100 = \frac{\text{load inst.}}{\text{load inst.}} \times 100 = \frac{\text{load inst.}}{\text{load inst.}} \times 100 = \frac{403,182353 - 4,732918}{403,182353} \times 100 = \frac{98,83}{403,182353}$$

d) Compare the obtained results with those that were obtained for the straightforward implementation, by calculating the difference of the resulting hit-rates ( $\Delta HitRate$ ) and the obtained speedup.

e) Compare the obtained results with those that were obtained for the matrix transpose implementation by calculating the difference of the resulting hit-rates (ΔHitRate) and the obtained speedup. If the obtained speedup is positive, but the difference of the resulting hit-rates is negative, how do you explain the performance improvement? (Hint: study the hit-rates of the L2 cache for both implementations;)

AHitRate = HitRate<sub>mm3</sub> - HitRate<sub>mm2</sub>: 98,83-98,95 = -0,12

Speedup(#Clocks) = #Clocks<sub>mm2</sub>/#Clocks<sub>mm3</sub>: 476,946927 x16/272,161376 x10 = 1,752

Comment: lomo o speedup e pritivo evidos o tempo de exelução melhosou assim como a performance, no evitanto, estado a ocorrer mais cache misses e entrão o hit rata diminui.

Avaliando os rentados obtidos ao usar a cache L2 percebemos que e maior que l1 e es misses no L1 têm um impato mais imediato ma eficiência do programa que os da L1.

### 3.2.3 Comparing results against the CPU specifications

Now that you have characterized the cache on your lab computer, you are going to compare it against the manufacturer's specification. For this you can check the device's datasheet, or make use of the command lscpu. Comment the results.

Utilizando o comando lecque no computador para o qual circulisacimos as caches 11e12 (leb 395), veri ficamos que a soma de tectos as caches 11e 192KB, e existem 6 instalhacias das mesmas. lego, o tamanho de vora cacho individual 11 sever 19276 = 32 KB, o que esta de acordo com o tamanho que indiciómos va sego 3.1.1. para o size of 11 data acho (32 KB). Troica-se ainda que a soma de todas as caches 12 coisosponde a 1.5MB e existem também 6 inestancias das vinemas, pertanto o tamanho o como cacho 12 individual será 1536/5=256 KB, o que também estar de acordo com o taviranho por nos interior no selecció 3.1.2 para o size of 12 da cacho (256 KB), o que também estar de acordo com o taviranho por nos interior no esecución de será size of 12 da cacho (256 KB). O que também estar de acordo com o taviranho por nos interior no analise des graficos graduzidos van de encontro os espainaces do conquitador qua as cachos 110 L2.

## A PAPI - Performance Application Programming Interface

The PAPI project [1] specifies a standard Application Programming Interface (API) for accessing hardware performance counters available in most modern microprocessors. These counters exist as a small set of registers that count *Events*, defined as occurrences of specific signals related to the processor's function (such as cache misses and floating point operations), while the program executes on the processor. Monitoring these events may have a variety of uses in the performance analysis and tuning of an application, since it facilitates the correlation between the source/object code structure and the efficiency of the actual mapping of such code to the underlying architecture. Besides performance analysis, and hand tuning, this information may also be used in compiler optimization, debugging, benchmarking, monitoring and performance modeling.

PAPI has been implemented on a number of different platforms, including: Alpha; MIPS R10K and R12K; AMD Athlon and Opteron; Intel Pentium II, Pentium III, Pentium M, Pentium IV, Itanium 1 and Itanium 2; IBM Power 3, 4 and 5; Cell; Sun UltraSparc I, II and II, etc.

Although each processor has a number of events that are native to that specific architecture, PAPI provides a software abstraction of these architecture-dependent *Native Events* into a collection of *Preset Events*, also known as *predefined events*, that define a common set of events deemed relevant and useful for application performance tuning. These events are typically found in many CPUs that provide performance counters. They give access to the memory hierarchy, cache coherence protocol events, cycle and instruction counts, functional unit, and pipeline status. Hence, preset events may be regarded as mappings from symbolic names (PAPI preset name) to machine specific definitions (native countable events) for a particular hardware resource. For example, Total Cycles (in user mode) is mapped into PAPI\_TOT\_CYC. Some presets are derived from the underlying hardware metrics. For example, Total L1 Cache Misses (PAPI\_L1\_TCM) is the sum of L1 Data Misses and L1 Instruction Misses on a given platform. The list of preset and native events that are available on a specific platform can be obtained by running the commands papi\_avail and papi\_native\_avail, both provided by the papi source distribution.

Besides the standard set of events for application performance tuning, the PAPI specification also includes both a high-level and a low-level sets of routines for accessing the counters. The high level interface consists of eight functions that make it easy to get started with PAPI, by simply providing the ability to start, stop, and read sets of events. This interface is intended for the acquisition of simple but accurate measurement by application engineers [3, 4]:

- PAPI\_num\_counters get the number of hardware counters available on the system;
- PAPI\_flops simplified call to get Mflops/s (floating point operation rate), real and processor time;
- PAPI\_ipc gets instructions per cycle, real and processor time;
- PAPI accum counters add current counts to array and reset counters;
- PAPI\_read\_counters copy current counts to array and reset counters;
- PAPI\_start\_counters start counting hardware events;
- PAPI\_stop\_counters stop counters and return current counts.

The following is a simple code example of using the high-level API [3, 4]:

```
#include <papi.h>
#define NUM_FLOPS 10000
#define NUM_EVENTS 1
int main(){
 int Events[NUM_EVENTS] = {PAPI_TOT_INS};
 long_long values[NUM_EVENTS];
 /* Start counting events */
 if (PAPI_start_counters(Events, NUM_EVENTS) != PAPI_OK)
   handle_error(1);
 do_some_work();
  /* Read the counters */
 if (PAPI_read_counters(values, NUM_EVENTS) != PAPI_OK)
   handle_error(1);
 printf("After reading the counters: %lld\n", values[0]);
 do_some_work();
  /* Add the counters */
 if (PAPI_accum_counters(values, NUM_EVENTS) != PAPI_OK)
   handle error(1):
 printf("After adding the counters: %lld\n", values[0]);
 do_some_work();
  /* Stop counting events */
 if (PAPI_stop_counters(values, NUM_EVENTS) != PAPI_OK)
   handle_error(1);
 printf("After stopping the counters: {ld\n}, values[0]);
```

#### Possible output:

```
After reading the counters: 441027
After adding the counters: 891959
After stopping the counters: 443994
```

The fully programmable low-level interface provides more sophisticated options for controlling the counters, such as setting thresholds for interrupt on overflow, as well as access to all native counting modes and events. Such interface is intended for third-party tool writers or users with more sophisticated needs.

The PAPI specification also provides access to the most accurate timers available on the platform in use. These timers can be used to obtain both real and virtual time on each supported platform: the real time clock runs all the time (e.g., a wall clock), while the virtual time clock runs only when the processor is running in user mode.

In the following code example, PAPI\_get\_real\_cyc() and PAPI\_get\_real\_usec() are used to obtain the real time it takes to create an event set in clock cycles and in microseconds, respectively [3, 4]:

```
#include <papi.h>
int main(){
 long long start_cycles, end_cycles, start_usec, end_usec;
  int EventSet = PAPI_NULL;
 if (PAPI_library_init(PAPI_VER_CURRENT) != PAPI_VER_CURRENT)
  /*Create an EventSet */
 if (PAPI_create_eventset(&EventSet) != PAPI_OK)
   exit(1);
  /\star Gets the starting time in clock cycles \star/
  start_cycles = PAPI_get_real_cyc();
  /\star Gets the starting time in microseconds \star/
  start_usec = PAPI_get_real_usec();
  do_some_work();
  /\star Gets the ending time in clock cycles \star/
 end_cycles = PAPI_get_real_cyc();
  /\star Gets the ending time in microseconds \star/
 end_usec = PAPI_get_real_usec();
 printf("Wall clock cycles: %lld\n", end_cycles - start_cycles);
prinf("Wall clock time in microseconds: %lld\n", end_usec - start_usec);
```

## Possible output:

```
Wall clock cycles: 100173
Wall clock time in microseconds: 136
```