Amplificador de instrumentación para la adquisición de señales de ECG

Ernst Pedro (Leg. 400624), Polizze Tomás (Leg. 400793), Rao Valentino (Leg. 402308)
Electrónica Aplicada 2 4R2, Ingeniería Electrónica, Facultad Regional Córdoba
Universidad Tecnológica Nacional

***Resumen*—En este informe se pone a punto y se caracteriza experimentalmente un amplificador de entrada diferencial para señales de electrocardiograma (ECG). El circuito está formado por un amplificador de instrumentación de tres amplificadores operacionales con un filtro pasabanda integrado en el restador, seguido de una etapa de ganancia ajustable. El circuito se simuló en LTspice y luego se caracterizó en el laboratorio: se midió una ganancia diferencial de 60,3 dB, una frecuencia de corte superior de 116 Hz y una relación de rechazo de modo común (RRMC) de 97,2 dB a 50 Hz, que cumplen las especificaciones de diseño. Por último, se validó el sistema con un simulador de señales biológicas y se obtuvo un trazado P-QRS-T limpio de 1,08 Vpp a partir de una señal de 1 mVpp.**

***Index Terms*—Amplificador de instrumentación, ECG, RRMC, modo común, respuesta en frecuencia, filtro pasabanda, TL084.**

I. Introducción

La señal de ECG que se capta sobre la superficie del cuerpo tiene una amplitud del orden de 1 mV y su contenido espectral útil se concentra entre unas centésimas de hertz y algo más de 100 Hz. Sobre esa señal diferencial se monta una tensión de modo común, inducida principalmente por la red eléctrica de 50 Hz, que puede ser varios órdenes de magnitud mayor. Por eso el amplificador de entrada tiene que amplificar la diferencia entre dos electrodos y, al mismo tiempo, rechazar lo que es común a ambos.

Para este trabajo se utiliza la derivación I de Einthoven: la entrada no inversora se conecta al brazo izquierdo (LA), la inversora al brazo derecho (RA) y la pierna derecha (RL) se usa como referencia. Las especificaciones de diseño se resumen en la Tabla I.

Tabla I
Especificaciones de diseño

Parámetro	Valor
Ganancia diferencial A_{md}	60 dB (1000 V/V)
Frecuencia de corte inferior f_L	0,05 Hz
Frecuencia de corte superior f_H	100 Hz
RRMC	$\gg$ 80 dB
Impedancia de entrada Z_i	$>$ 5 MΩ
Amplitud de la señal de entrada	1 mVpp

II. Descripción del circuito

El diagrama en bloques del sistema se muestra en la Fig. 1, y el esquemático del camino de la señal en la Fig. 2. Se utiliza un único TL084, cuádruple con entrada JFET: su impedancia de entrada del orden de $10^{12}\,\Omega$ y su corriente de polarización de decenas de pA evitan cargar la interfaz electrodo-piel. El offset relativamente alto (hasta algunos mV) no es un problema, porque la segunda etapa está acoplada en alterna.




Figura 1. Diagrama en bloques del amplificador de ECG.




Figura 2. Esquemático del camino de la señal. U1A/U1B forman la etapa de entrada del amplificador de instrumentación, U1C el restador con filtro pasabanda y U1D la etapa de salida. No se muestran la alimentación (±15 V, desacoplada con C1, C2, C5 y C6) ni los conectores.

II-A. Protección de entrada

Cada entrada pasa por una resistencia serie de 10 kΩ (R1, R2) y un par de diodos 1N4148 en antiparalelo a masa (D1–D4), que recortan cualquier tensión que supere unos ±0,6 V. Con esto se protegen las entradas del operacional sin afectar la señal de ECG, que es de algunos mV.

II-B. Etapa de entrada (U1A, U1B)

Los dos seguidores con ganancia comparten la resistencia R3 y forman la primera etapa del amplificador de instrumentación. Su ganancia diferencial es

$$G_1 = 1 + \frac{2R_4}{R_3} = 1 + \frac{2 \cdot 499\,\text{k}\Omega}{10\,\text{k}\Omega} = 100{,}8, \qquad (1)$$

mientras que el modo común pasa con ganancia unitaria. Al estar las entradas sobre las patas no inversoras, la impedancia de entrada queda determinada por el TL084 y supera ampliamente los 5 MΩ requeridos.

II-C. Restador con filtro pasabanda (U1C)

El restador recibe las dos salidas de la primera etapa a través de las impedancias $Z_3 = R_6 + 1/(sC_3)$ y realimenta con $Z_4 = R_{10} \parallel 1/(sC_7)$. La rama no inversora está duplicada (R7, C4, C8) y su resistencia a masa está formada por R8 + R9 + RV1 (98 a 103 kΩ), de modo que el trimmer RV1 permite balancear el puente y maximizar la RRMC. Con $R_6 = R_{10} = R$, la transferencia de la etapa es

$$H_2(s) = \frac{Z_4}{Z_3} = \frac{sRC_3}{(1 + sRC_3)(1 + sRC_7)}, \tag{2}$$

con ganancia unitaria en la banda de paso. El cero en el origen y el polo en $1/(RC_3)$ dan el acoplamiento en alterna, que bloquea los offsets de la primera etapa y la deriva de los electrodos. El polo en $1/(RC_7)$ limita el ancho de banda superior:

$$f_L = \frac{1}{2\pi R C_3} = \frac{1}{2\pi \cdot 100\,\text{k}\Omega \cdot 33\,\mu\text{F}} = 0{,}048\,\text{Hz}, \tag{3}$$

$$f_H = \frac{1}{2\pi R C_7} = \frac{1}{2\pi \cdot 100\,\text{k}\Omega \cdot 15\,\text{nF}} = 106\,\text{Hz}. \tag{4}$$

II-D. Etapa de salida (U1D)

Es un amplificador inversor con

$$G_3 = -\frac{R_{12}}{R_{11} + R_{V2}} = -\frac{100\,\text{k}\Omega}{4{,}7\,\text{k}\Omega + R_{V2}}, \tag{5}$$

ajustable entre $-6{,}8$ y $-21{,}3$. Para una ganancia total de 1000 se necesita $|G_3| = 1000/100{,}8 = 9{,}92$, es decir $R_{V2} \approx 5{,}4\,\text{k}\Omega$. Como el restador invierte la señal y esta etapa la vuelve a invertir, la salida queda en fase con la entrada no inversora. La ganancia total en la banda de paso resulta


$$A_{md} = G_1\,|H_2|\,|G_3| \approx 100{,}8 \cdot 1 \cdot 9{,}92 = 1000\ (60\,\text{dB}). \tag{6}$$

III. Diseño de la placa


El circuito impreso se diseñó en KiCad a partir del esquemático de la Fig. 2. Se eligió una placa **simple faz** de 100×50 mm, con todo el cobre en la cara inferior y sin vías ni puentes, para poder fabricarla en forma casera por transferencia térmica de tóner (planchado). Por el mismo motivo se usaron pistas anchas, de 0,75 mm, y una aislación mínima de 0,6 mm, que toleran las imperfecciones de ese proceso. El área libre de la cara de cobre se rellenó con un plano de masa, que reduce la impedancia del retorno común y ayuda a blindar los nodos de alta impedancia frente al acoplamiento de la red. La Fig. 3 muestra la vista 3D del lado de componentes y la capa de cobre.

La distribución sigue el flujo de la señal de izquierda a derecha:

- en el borde izquierdo están las borneras de entrada (J1: LA, RA y RL) y de alimentación (J3), junto con los electrolíticos de filtrado C1 y C2;
- a continuación, el conector J2 con un jumper permite unir la entrada inversora a masa (ensayos diferenciales) o unir ambas entradas (ensayos de modo común) sin recablear;
- las resistencias serie y los diodos de protección de las dos entradas están dispuestos en forma simétrica, antes de la etapa de entrada;



(a) Vista 3D del lado de componentes



(b) Capa de cobre (cara inferior, vista desde arriba)

Figura 3. Diseño del circuito impreso, 100×50 mm, simple faz.

Tabla II
LISTA DE COMPONENTES

Designador	Valor	Encapsulado
R1, R2, R3	10 kΩ	Axial 1/4 W
R4, R5	499 kΩ	Axial 1/4 W
R6, R7, R10, R12	100 kΩ	Axial 1/4 W
R8	47 kΩ	Axial 1/4 W
R9	51 kΩ	Axial 1/4 W
R11	4,7 kΩ	Axial 1/4 W
RV1	5 kΩ	Trimmer 3296W
RV2	10 kΩ	Trimmer 3296W
C1, C2	47 µF	Electrolítico radial
C3, C4	33 µF	Electrolítico radial
C5, C6	100 nF	Cerámico SMD 0805
C7, C8	15 nF	Poliéster
D1–D4	1N4148	DO-35
U1	TL084	DIP-14 en zócalo
J1, J3	Bornera 3 vías	Paso 5 mm
J2	Pines 1×3 + jumper	Paso 2,54 mm
J4, J5	Pin	Paso 2,54 mm

- el TL084 va montado en un zócalo DIP-14 en el centro de la placa, y lo rodean las redes de las tres etapas;
- los dos trimmers multivuelta (RV1 y RV2, Bourns 3296W) están del lado derecho, accesibles para el ajuste, y la salida se toma de los pines J4 y J5.

Los capacitores de desacople C5 y C6 (100 nF) son SMD 0805 y van soldados del lado del cobre, directamente junto a los pines de alimentación del integrado (4 y 11). El resto de los componentes es de inserción. La lista completa se detalla en la Tabla II.

Tabla III
RESULTADOS DE LA SIMULACIÓN

Magnitud	Valor simulado
Ganancia máxima A_{md}	59,98 dB (997 V/V)
Ganancia a 25 Hz	59,75 dB (972 V/V)
f_L	0,0482 Hz
f_H	106,2 Hz
Transitorio, $V_{in} = 10$ mVpp a 25 Hz:	
V_{pin1} / V_{pin7}	498 / 508 mVpp
V_{pin8}	980 mVpp
V_{out}	9,72 Vpp




Figura 4. Transitorio simulado con 10 mVpp a 25 Hz. Arriba, la entrada y las salidas de la primera etapa. Abajo, la salida del restador (pin 8, escalada) y la salida final.

IV. SIMULACIÓN EN LTSPICE

Antes de comparar con las mediciones, se simuló el circuito completo en LTspice. El esquemático de LTspice reproduce la placa componente por componente, con el modelo macro ADTL084 de Analog Devices para cada sección del TL084, el modelo del 1N4148 para los diodos de protección y la misma alimentación de ± 15 V usada en el laboratorio. Los trimmers se fijaron en sus valores nominales: $R_{V1} = 2\,\text{k}\Omega$, que balancea exactamente el restador ($R_8 + R_9 + R_{V1} = R_{10}$), y $R_{V2} = 5{,}38\,\text{k}\Omega$, que da la ganancia de diseño. Se realizaron tres análisis:

- **AC diferencial**: señal en la entrada no inversora y entrada inversora a masa, entre 1 mHz y 10 kHz;
- **AC de modo común**: ambas entradas unidas, con C8 desbalanceado respecto de C7 en 0, 0,63, 2 y 5 %;
- **Transitorio**: senoidal de 10 mVpp a 25 Hz en modo diferencial.

Los resultados principales se resumen en la Tabla III. Las frecuencias de corte simuladas coinciden con las calculadas en la sección anterior, y la ganancia de la primera etapa es de 40,06 dB (100,7 V/V). La ganancia máxima es levemente menor que 60 dB porque a 25 Hz el polo de 106 Hz ya resta 0,23 dB. La Fig. 4 muestra las formas de onda del transitorio: las salidas de la primera etapa están en contrafase y tienen casi la misma amplitud, y la salida final está en fase con la entrada.

En modo común, con todos los componentes ideales, el restador queda perfectamente balanceado y la ganancia de modo común a 50 Hz es de apenas -133 dB. En un circuito real ese valor no se alcanza, porque el apareamiento de las dos ramas del restador nunca es perfecto. Con RV1 en el balance resistivo exacto, el desbalance que queda proviene de C7 y C8. Para un apartamiento relativo δ entre ambos capacitores, el análisis del restador da

$$A_{mc} \approx |G_3|\,\frac{1}{2}\,\frac{\omega R C_7\,\delta}{\sqrt{1+(\omega R C_7)^2}}, \tag{7}$$

que crece con la frecuencia. La simulación con distintos valores de δ se compara con las mediciones en la Sección IX.

V. PUESTA A PUNTO DE LA PLACA

En la primera prueba con señal, la salida del pin 1 (U1A) saturaba de riel a riel con una onda cuadrada de unos 25 Vpp, mientras que el pin 7 (U1B) reproducía la entrada con ganancia unitaria. Ese comportamiento corresponde a la realimentación de U1A abierta: sin corriente por R4 tampoco circula corriente por R3, U1B queda como seguidor y U1A trabaja a lazo abierto como comparador. La causa era un pad sin soldar en el nodo que une el pin 1 con R4 y R7. Una vez resoldado, la primera etapa respondió con la ganancia esperada.

Con la primera etapa funcionando, la ganancia entre su salida diferencial y la salida final daba ≈ 2 en lugar de ≈ 10. Al revisar la etapa de salida se encontró que R11 era de 47 kΩ en lugar de 4,7 kΩ (los dos valores solo difieren en la banda multiplicadora). Se reemplazó por el valor correcto.

La placa se alimentó con la fuente fija de ± 15 V del laboratorio, en lugar de los ± 12 V de diseño. Esto no modifica las ganancias y solo amplía la excursión de salida a unos $\pm 13{,}5$ V.

VI. INSTRUMENTAL Y MÉTODO

Se utilizó un osciloscopio Rigol DS1052E y un generador de funciones UNI-T UTG1042X con la carga configurada en alta impedancia. El generador se conectó directamente a la placa, sin divisor resistivo, ajustando la amplitud en el propio generador: ≈ 10 mVpp para los ensayos diferenciales y ≈ 520 mVpp para los de modo común. Para los ensayos diferenciales, la entrada inversora se puso a masa con el jumper de la placa. Para los de modo común, ambas entradas se unieron entre sí.

Medir directamente una señal de 10 mVpp resultó poco confiable. Con CH1 en 20 mV/div la señal ocupaba apenas media división, y la lectura de Vpp quedaba dominada por el ruido. Para estimar la amplitud real de entrada se usaron dos métodos:

- medición en CH1 con adquisición promediada (64 muestras), que dio $V_{in} = 11{,}2$ mVpp;
- cálculo a partir de la primera etapa, cuya ganancia la fijan resistencias al 1 %: $V_{in} = (V_{pin1} + V_{pin7})/G_1 = (484 + 492)\,\text{mV}/100{,}8 = 9{,}68$ mVpp.

También se comprobó que el filtro digital del osciloscopio atenuaba las lecturas entre 100 y 500 Hz. Los puntos medidos con ese filtro se descartaron y se repitieron con el filtro desactivado, usando adquisición promediada.

Tabla IV
GANANCIA DIFERENCIAL A 25 Hz

Magnitud	Valor
V_{in} medida (promediada)	11,2 mVpp
V_{pin1} / V_{pin7}	484 / 492 mVpp
V_{in} calculada con la etapa 1	9,68 mVpp
V_{out}	10,8 Vpp
A_{md} con V_{in} medida	964 (59,7 dB)
A_{md} con V_{in} calculada	1116 (61,0 dB)
A_{md} adoptada	**1040 (60,3 dB)**

Tabla V
RESPUESTA EN FRECUENCIA ($V_{in} = 10{,}4$ mVPP)

f (Hz)	V_{out} (Vpp)	G (V/V)	G (dB)
1	11,4	1096	60,8
5	11,2	1077	60,6
10	11,1	1067	60,6
25	10,9	1048	60,4
50	10,0	962	59,7
75	9,04	869	58,8
98,8	8,72	838	58,5
125	7,76	746	57,5
150	7,04	677	56,6
200	5,84	562	55,0
300	4,24	408	52,2
500	2,64	254	48,1
1000	1,44	138	42,8
2000	0,66	63,5	36,1

VII. GANANCIA DIFERENCIAL

Con una señal senoidal de 25 Hz se ajustó RV2 para llevar la ganancia total al valor de diseño. Los resultados se resumen en la Tabla IV. Según cuál de las dos estimaciones de V_{in} se tome, la ganancia queda entre 964 y 1116, es decir entre 59,7 y 61,0 dB. Se adopta el valor medio, $A_{md} \approx 1040$ (60,3 dB), que coincide con la ganancia de 1048 obtenida a 25 Hz en el barrido en frecuencia. Las salidas de la primera etapa son prácticamente iguales en amplitud (484 y 492 mVpp) y están en contrafase, lo que confirma el balance de U1A/U1B.

VIII. RESPUESTA EN FRECUENCIA

Se barrió la frecuencia entre 1 Hz y 2 kHz, con la amplitud del generador fija y sin tocar RV2. Como la lectura directa de la entrada era ruidosa, la ganancia se calculó con un valor constante $V_{in} = 10{,}4$ mVpp, el medido a 25 Hz. La Tabla V muestra los resultados y la Fig. 5 los compara con la simulación.

La banda plana queda en $\approx 60{,}5$ dB entre 1 y 25 Hz. La frecuencia de corte superior, en la que la ganancia cae 3 dB respecto del máximo (57,8 dB), se obtuvo interpolando en escala logarítmica entre 98,8 y 125 Hz:

$$f_H \approx 116\,\text{Hz}. \tag{8}$$

El valor queda un 9 % por encima del simulado (106,2 Hz), lo que se explica por la tolerancia del capacitor C7 de 15 nF, y cumple la especificación de 100 Hz. En la banda plana, la curva medida queda unos 0,8 dB por encima de la simulada: corresponde a la calibración real de RV2, que dejó la ganancia algo por encima del valor nominal usado en la simulación. Por





Figura 5. Respuesta en frecuencia medida y simulada. La línea de trazos marca el nivel de -3 dB respecto del máximo medido (60,8 dB).



(a) 98,8 Hz (b) 1 kHz

Figura 6. Entrada (CH1, gris) y salida (CH2, negro) durante el barrido. La lectura de Vpp de CH1 está dominada por el ruido. Las capturas se pasaron a escala de grises con fondo blanco para impresión.

encima de 200 Hz la diferencia crece a entre 1,6 y 2,4 dB, coherente con un polo algo más alto. Entre 1 y 2 kHz la ganancia cae 6,8 dB por octava, que corresponde a la pendiente de -20 dB/década de un polo simple. La Fig. 6 muestra las capturas a 100 Hz y a 1 kHz.

La frecuencia de corte inferior no llegó a medirse. Se intentó determinarla por la respuesta a una onda cuadrada de muy baja frecuencia (constante de tiempo esperada $\tau = RC_3 = 3{,}3$ s), pero con señales de varios segundos de período el ensayo resultó difícil de capturar con el instrumental disponible y no se completó. El barrido solo permite afirmar que la curva ya es plana a 1 Hz, lo que con la precisión de la medición ($\pm 0{,}2$ dB) implica $f_L < 0{,}2$ Hz. El valor de 0,048 Hz queda verificado únicamente por cálculo.


IX. RELACIÓN DE RECHAZO DE MODO COMÚN

Para medir la ganancia de modo común se unieron ambas entradas y se aplicó una senoidal de 50 Hz, con una amplitud por debajo del umbral de conducción de los diodos de protección. La RRMC se calculó como

$$\text{RRMC} = 20 \log \frac{A_{md}(f)}{A_{mc}(f)}, \qquad A_{mc} = \frac{V_{out,mc}}{V_{in,mc}}, \tag{9}$$

tomando para cada frecuencia la ganancia diferencial del barrido de la Tabla V. Las salidas de la primera etapa (512 y 516 mVpp contra 520 mVpp de entrada) confirmaron que el modo común la atraviesa con ganancia unitaria, como se espera.

Una primera medición dio una salida de 56 a 59 mVpp, equivalente a una RRMC de $\approx$ 79 dB. Se tomó con CH2



(a) Antes de ajustar RV1 (b) Después de ajustar RV1

Figura 7. Ensayo de modo común a 50 Hz: entrada (CH1, gris, 200 mV/div) y residuo de salida (CH2, negro, 10 mV/div).

Tabla VI
RECHAZO DE MODO COMÚN

Condición	f (Hz)	$V_{in,mc}$ (mVpp)	$V_{out,mc}$ (mVpp)	RRMC (dB)
Antes de RV1	50	520	11,6	92,7
Después de RV1	50	512	6,80	**97,2**
RV1 ajustado	10	480	4,20	$\geq 101{,}7$
RV1 ajustado	47	512	6,40	97,8
RV1 ajustado	100	528	11,2	91,9

en 50 y 20 mV/div y sin promediar, por lo que la lectura estaba inflada por la baja resolución y por el ruido. Al repetirla con CH2 en 10 mV/div y adquisición promediada, el residuo bajó a 11,6 mVpp. Además, con el generador conectado y su salida apagada se verificó que la salida no presentaba zumbido apreciable, de modo que el residuo medido corresponde al modo común.

Luego se ajustó RV1 buscando el mínimo de la salida, con lo que el residuo bajó de 11,6 a 6,8 mVpp (Fig. 7). Con RV1 fijo en esa posición, se repitió la medición a otras frecuencias. Los resultados se resumen en la Tabla VI.

A 50 Hz se obtuvo una RRMC de 97,2 dB, 17 dB por encima de la especificación. Del análisis de los resultados se desprende que:

- A 10 Hz, el residuo no es una senoidal a la frecuencia de excitación sino ruido, por lo que el valor obtenido es una cota inferior.
- Los resultados a 47 y 50 Hz son prácticamente iguales, lo que descarta que el zumbido de la red se sumara a la medición a 50 Hz.
- La RRMC cae unos 5 dB entre 50 y 100 Hz, cerca de los 6 dB por octava. Esto indica que el desbalance que queda es reactivo. A 50 Hz la reactancia de C7 y C8 (212 kΩ) es comparable con las resistencias de 100 kΩ, de modo que la tolerancia de esos capacitores desbalancea el restador. El trimmer RV1, al ser resistivo, solo puede compensar la componente en fase del desbalance.

La simulación confirma esta interpretación (Fig. 8). Con C7 y C8 idénticos, la RRMC simulada supera los 190 dB, porque el circuito queda perfectamente balanceado y solo limita el modelo. Con un desbalance de apenas $\delta = 0{,}63$ % entre ambos capacitores, la curva simulada pasa por los puntos medidos: a 50 Hz da $A_{mc} = 0{,}0130$ (medido: 0,0133) y a 100 Hz, 0,0193 (medido: 0,0212). Con la tolerancia típica de los capacitores de poliéster (± 5 %) la RRMC podría caer por debajo de 80 dB,




Figura 8. RRMC simulada para distintos desbalances δ entre C7 y C8, y valores medidos con RV1 ajustado. La línea gris marca la especificación de 80 dB.

por lo que el buen resultado obtenido depende de que C7 y C8 hayan quedado razonablemente apareados.

X. VALIDACIÓN CON EL SIMULADOR DE ECG

Por último, se conectó a la placa el simulador de señales biológicas del laboratorio, con LA en la entrada no inversora, RA en la inversora y RL a masa. Con el simulador configurado en ritmo sinusal normal de adulto, 60 lpm y 1 mVpp, se obtuvo el trazado de la Fig. 9(a): un ECG limpio de 1,08 Vpp, con el complejo QRS hacia arriba, las ondas P y T bien definidas y un intervalo R-R de $\approx 1{,}0$ s. La ganancia efectiva es de 1080, coherente con la calibración, y no se observa interferencia de 50 Hz apreciable sobre el trazado.


Como segunda prueba se aumentó la amplitud del simulador a 2 mVpp con un ritmo más rápido (Fig. 9(b)). Se obtuvieron 2,02 Vpp, es decir una ganancia de 1010, y un intervalo R-R de 0,37 s ($\approx$ 160 lpm, deducido de la propia medición). La morfología se conserva, lo que muestra que el amplificador reproduce correctamente la señal también a mayor amplitud y frecuencia cardíaca.

XI. CONCLUSIONES

El amplificador cumple las especificaciones verificadas experimentalmente (Tabla VII). Una vez corregidas las dos fallas de armado (el pad sin soldar en la salida de U1A y el valor erróneo de R11), el circuito alcanzó una ganancia de 60,3 dB, un ancho de banda superior de 116 Hz y una RRMC de 97,2 dB a 50 Hz. La prueba con el simulador de ECG mostró una señal P-QRS-T limpia, sin necesidad de un filtro de ranura de 50 Hz que deformaría la señal.

La simulación en LTspice reprodujo las ganancias y las frecuencias de corte de diseño, y además permitió explicar el resultado de RRMC. Con componentes ideales el rechazo supera los 190 dB; el valor medido corresponde a un desbalance de solo 0,63 % entre los capacitores C7 y C8, que RV1 no puede compensar.

En cuanto al método, la medición de la RRMC mostró la importancia de la resolución del osciloscopio. La primera medición, hecha con escalas gruesas y sin promediar, subestimaba el rechazo en casi 20 dB. Del mismo modo, para medir la



(a) 1 mVpp, 60 lpm (200 mV/div, 200 ms/div)



(b) 2 mVpp, $\approx$ 160 lpm (500 mV/div, 100 ms/div)

Figura 9. Salida del amplificador con el simulador de ECG.

Tabla VII
ESPECIFICACIONES Y RESULTADOS

Parámetro	Especif.	Simulado	Medido
A_{md}	60 dB	59,98 dB	60,3 dB
f_H	100 Hz	106,2 Hz	116 Hz
f_L	0,05 Hz	0,048 Hz	no medida
RRMC (50 Hz)	$\gg$ 80 dB	96,9 dB*	97,2 dB
Z_i	$> 5\,\mathrm{M}\Omega$	–	$\sim 10^{12}\,\Omega^\dagger$
Salida (1 mVpp)	$\approx$ 1 Vpp	0,97 Vpp	1,08 Vpp

* con $\delta = 0{,}63$ % entre C7 y C8. † según la hoja de datos, no medida.

ganancia con señales de pocos mV conviene usar la punta en $\times 1$ o, como se hizo aquí, inferir la entrada a partir de una etapa de ganancia conocida.

Como mejoras se proponen:

- aparear C7 y C8, o agregar un ajuste capacitivo, para extender el rechazo de modo común hacia frecuencias más altas;
- medir f_L con un instrumento de registro lento, por ejemplo un osciloscopio con mayor memoria o una placa de adquisición;
- reemplazar la etapa de entrada por un amplificador de instrumentación monolítico (por ejemplo INA128 o AD620), cuyas resistencias recortadas por láser permiten superar los 100 dB de RRMC sin ajustes.

REFERENCIAS

[1] Texas Instruments, "TL08xx JFET-input operational amplifiers," hoja de datos.

[2] H. A. González y P. G. Miklosa, "TP3: Aplicaciones lineales de los amplificadores de instrumentación y respuesta en frecuencia," Electrónica Aplicada II, UTN FRC.

[3] J. G. Webster (Ed.), *Medical Instrumentation: Application and Design*. Hoboken, NJ, USA: Wiley.

[4] R. Pallás-Areny y J. G. Webster, "Common mode rejection ratio in differential amplifiers," *IEEE Trans. Instrum. Meas.*, vol. 40, no. 4, pp. 669–676, 1991.