

Module	Design	Verification	DFT	STA	INTEGRATION	LAYOUT
Baud Rate	DA13	DA14	DA9, DA13	DA5, DA11	LDA1, DA10	DA8, DA3
Bus Control	DA2	DA15				
Core	DA3, DA4, DA5	DA8, DA13, DA10, DA9				
Interrupt	DA6, DA7	LDA1, DA2				
Memories	DA8	DA3				
Ports	DA9, DA14	DA4, DA5				
Serial	DA10, DA15	DA11, DA12, (DA3)				
Timers	DA11, DA12, (DA8)	DA6, DA7				
Top	LDA1	DA10				

LDA1	Vinicius
DA2	Jonatas
DA3	Thiago
DA4	Valéria
DA5	Pedro
DA6	Hugo
DA7	Marcelo
DA8	Felipe
DA9	Liz
DA10	Harney
DA11	Eloi
DA12	Inácio
DA13	Dino
DA14	Julierme
DA15	Gabriela

DIGITAL - A	
TEAN LEADER	LDA1