Universidade de Brasília – UNB

Curso: Engenharia de Redes de Comunicação Disciplina: Laboratório de Sistemas Digitais

Turma: 08



Relatório da Disciplina Laboratório de Sistemas Digitais

Tema: Experimento 04 – Projeto

Modular

Aluno: Pedro Henrique Dias Avelar

Matrícula: 241037112 Professor: Eduardo Paiva

Lista de Referências

Figura 1:Representação gráfica do circuito que implementa as funções lógicas X e Y	
Figura 2:Representação gráfica dos sinais e componentes do código que implementa as funções lógicas X e Y	
Figura 3:Resultado da Simulação para o Experimento 01	
Figura 4:Representação gráfica do circuito que implementa a função lógica Z	
Figura 5:Representação gráfica dos sinais e componentes do código que implementa a função lógica Z	
Figura 6:Resultado da simulação do experimento 02	
Figura 7:Resultados para 0000000 a 000111	
Figura 8:Resultados para 0001000 a 0001111	
Figura 9:Resultados para 0010000 a 0010111	
Figura 10:Resultados para 0011000 a 0011111	
Figura 11:Resultados para 0100000 a 0100111	
Figura 12:Resultados para 0101000 a 0101111	
Figura 13:Resultados para 0110000 a 0110111	
Figura 14:Resultados para 0111000 a 0111111	
Figura 15:Resultados para 1000000 a 1000111	
Figura 16:Resultados para 1001000 a 1001111	
Figura 17:Resultados para 1010000 a 1010111	
Figura 18:Resultados para 1011000 a 1011111	
Figura 19:Resultados para 1100000 a 1100111	
Figura 20:Resultados para 1101000 a 1101111	
Figura 21:Resultados para 1110000 a 1110111	
Figura 22:Resultados para 1111000 a 1111111	20
Tabela 1:Tabela Verdade para a função X	
Tabela 2:Tabela Verdade para a função Y	
Tabela 3: Resultado da simulação para o experimento 01	
Tabela 4:Lista de mintermos produzidos pelo decodificador 4x16	
Tabela 5: Relação entre as portas do Multiplexador e as saídas do Decodificador	
Tabela 6:Relação de clocks utilizados na simulação do experimento 02	
Tabela 7:Resultados para 0000000 a 0001111.	
Tabela 8:Resultados para 0001000 a 0001111	
Tabela 9:Resultados para 0010000 a 0010111	
Tabela 10:Resultados para 0011000 a 0011111	
Tabela 11:Resultados para 0100000 a 0100111	
Tabela 12:Resultados para 0101000 a 0101111	
Tabela 13:Resultados para 0110000 a 0110111	
Tabela 14:Resultados para 0111000 a 0111111	
Tabela 15:Resultados para 1000000 a 1000111	
Tabela 17:Resultados para 1010000 a 1001111	
Tabela 18:Resultados para 101000 a 1011111	
Tabela 19:Resultados para 1100000 a 1011111	
Tabela 20:Resultados para 1101000 a 1101111	
Tabela 21:Resultados para 1110000 a 1101111	
Tabela 22:Resultados para 1111000 a 11111111	
Tabela 23:Tabela verdade para a função lógica Z	
Tabela 25. Tabela veruade para a Turição lógica 2	∠1
Código 1: Modelagem das funções lógicas X e Y	1
Código 2:Código do Multiplexador 4 para 1	
Código 3:Código da porta NOT	
Código 4: Modelagem da função lógica Z	
Código 5:Código do Multiplexador 8 para 1	
Código 6:Código do Decodificador 4 para 16	
Código 7:Código da porta OR	
בסמים אינים של אינים של היים	+ +

Introdução

O presente experimento tem os seguintes objetivos:

- Utilizar multiplexadores e decodificadores para implementar circuitos lógicos combinacionais.
- Estudar técnicas de projeto modular em VHDL, desenvolvendo sistemas grandes a partir de circuitos menores interligados entre si

Experimento 01

Escreva em VHDL e simule no ModelSim uma entidade com 3 bits de entrada (A,B,C) e 2 bits de saída (X,Y) que implemente as funções lógicas

$$X = \bar{A}BC + A\bar{B}\bar{C} + AB$$

$$Y = \bar{A}\bar{B} + \bar{A}B\bar{C} + ABC$$

Sua arquitetura poderá usar somente dois multiplexadores 4x1 e uma porta inversora. Os multiplexadores e a porta devem ser incluídos no código da entidade principal como "componente". A arquitetura da entidade principal deve apenas fazer a conexão entre os componentes, sem usar operações lógicas adicionais.

Podemos modelar uma função lógica que envolva uma soma de produtos com 3 variáveis com o uso de um multiplexador 4x1 por meio da técnica de variável induzida. Das duas equações acima, podemos observar que os bits A e B estão presentes em todos os termos. Dessa forma, podemos então montar a tabela verdade para as funções X e Y induzindo o valor de C:

	Α	В	С	ĀBC	$Aar{B}ar{C}$	AB	X	$X_{C\ induzido}$
$ar{A}ar{B}$	0	0	0	0	0	0	0	0
	0	0	1	0	0	0	0]
$ar{A}B$	0	1	0	0	0	0	0	C
AD	0	1	1	1	0	0	1	l c
$Aar{B}$	1	0	0	0	1	0	1	Ē
AD	1	0	1	0	0	0	0] · ·
AB	1	1	0	0	0	1	1	1
	1	1	1	0	0	1	1	1

Tabela 1:Tabela Verdade para a função X

	Α	В	С	$ar{A}ar{B}$	ĀBĒ	ABC	Y	$X_{C\ induzido}$
$ar{A}ar{B}$	0	0	0	1	0	0	1	1
	0	0	1	1	0	0	1] 1
$ar{A}B$	0	1	0	0	1	0	1	Ē
AD	0	1	1	0	0	0	0	· ·
$Aar{B}$	1	0	0	0	0	0	0	0
AD	1	0	1	0	0	0	0	1 '
AB	1	1	0	0	0	0	0	С
	1	1	1	0	0	1	1	L

Tabela 2:Tabela Verdade para a função Y

Assim, podemos então utilizar um multiplexador para modelar as funções acima usando A e B como como os seletores do multiplexador. Representando no Logisim, o circuito teria a seguinte estrutura:




Figura 1:Representação gráfica do circuito que implementa as funções lógicas X e Y

O circuito foi então modelado no ModelSim usando o seguinte código:

```
Experimento 04 - Questão 01
-- Aluno: Pedro Henrique Dias Avelar 241037112
-- Turma 08
-- Data: 27/11/2024
-- Entrada - 3 bits (A,B,C)
-- Saída - 2 bits (X,Y)
-- X = !ABC + A!B!C + AB
-- Y = !A!B + !AB!C + ABC
-- usar APENAS 2 multiplexadores 4x1 e uma porta inversora
LIBRARY IEEE:
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY CIRCUITO E04Q01 IS
           PORT (A,B,C: IN STD_LOGIC;
                        X,Y: OUT STD_LOGIC);
END CIRCUITO E04Q01;
ARCHITECTURE ARC CIRCUITO E04Q01 OF CIRCUITO E04Q01 IS
  -Multiplexador 4x1 do Experimento 02 Questão 02
COMPONENT MUX4X1 IS
           PORT (D: IN STD_LOGIC_VECTOR (3 DOWNTO 0);
S: IN STD_LOGIC_VECTOR (1 DOWNTO 0);
Y_MUX: OUT STD_LOGIC);
                                                                                         --ENTRADA
                                                                                         --SELECÃO
END COMPONENT;
COMPONENT PORTA_NOT IS
           PORT (ENTRADA: IN STD_LOGIC;
                        SAIDA: OUT STD LOGIC);
END COMPONENT;
SIGNAL BARRAMENTOAB: STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL BARRAMENTOC_X: STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL BARRAMENTOC_Y: STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL NOT_C: STD_LOGIC;
UX: MUX4X1 PORT MAP (BARRAMENTOC_X, BARRAMENTOAB, X);
UY: MUX4X1 PORT MAP (BARRAMENTOC_Y, BARRAMENTOAB, Y);
NOT1: PORTA_NOT PORT MAP (C, NOT_C);
BARRAMENTOAB (0) <= B;
BARRAMENTOAB(1) <= A;
BARRAMENTOC X(0) <=
BARRAMENTOC X (1) <= C;
BARRAMENTOC_X(2) <= NOT_C;
BARRAMENTOC X (3) <= '1';
BARRAMENTOC Y (0) <= '1';
BARRAMENTOC Y (1) <= NOT_C;
BARRAMENTOC Y (2) <= '0';
BARRAMENTOC Y (3) <= C;
END ARC_CIRCUITO_E04Q01;
```

Código 1: Modelagem das funções lógicas X e Y

Os componentes MUX4X1 e PORTA_NOT foram modelados com os códigos abaixo:

```
-- Experimento 02 - Questão 02
-- Aluno: Pedro Henrique Dias Avelar 241037112
-- Turma 08
-- Data: 02/11/2024
-- Função lógica do multiplexador 4 para 1:
-- Y = D0!S1!S0 + D1!S1S0 + D2S1!S0 + D3S1S0
-- ALTERADO O NOME DA ENTITY E DA SAIDA Y
LIBRARY IEEE:
USE IEEE.STD LOGIC 1164.ALL;
ENTITY MUX4X1 IS
        PORT (D: IN STD_LOGIC_VECTOR (3 DOWNTO 0);
S: IN STD_LOGIC_VECTOR (1 DOWNTO 0);
Y_MUX: OUT STD_LOGIC);
                                                                        --ENTRADA
                                                                        --SELEÇÃO
                                                                         --SAÍDA
ARCHITECTURE ARC MUX4X1 OF MUX4X1 IS
BEGIN
         Y_MUX \leftarrow (D(0) \text{ AND NOT}(S(1)) \text{ AND NOT}(S(0))) \text{ OR}
                                                                        --D0!S1!S0
               (D(1) AND NOT(S(1)) AND
                                                                        --D1!S1S0
                                               S(0)) OR
                (D(2) AND S(1) AND NOT(S(0))) OR (D(3) AND S(1) AND S(0));
                                                                        --D2S1!S0
                                                                        --D3S1S0
                                                S(0));
END ARC MUX4X1;
```

Código 2:Código do Multiplexador 4 para 1

```
-- Experimento 04 - Porta NOT
-- Aluno: Pedro Henrique Dias Avelar 241037112
-- Turma 08
-- Data: 04/12/2024
-- PORTA NOT
-- ENTRADA X
-- SAIDA !X
LIBRARY IEEE;
USE IEEE.STD LOGIC 1164.ALL;
ENTITY PORTA NOT IS
      PORT(ENTRADA: IN STD_LOGIC;
                 SAIDA: OUT STD_LOGIC);
END PORTA NOT;
ARCHITECTURE ARC PORTA NOT OF PORTA NOT IS
        SAIDA <= NOT ENTRADA;
END ARC PORTA_NOT;
```

Código 3:Código da porta NOT

A componentização envolve a ideia da "caixa preta"; isto é, não nos interessa o funcionamento interno de um determinado componente, e sim que suas entradas e saídas realizem um determinado comportamento esperado. Sua principal vantagem consiste na reutilização de código. No caso do multiplexador por exemplo, a partir do código 3, foi possível criar dois componentes MUX4X1 no código 1.

Observando o código 1, temos os sinais BARRAMENTOAB, BARRAMENTOC_X, BARRAMENTOC_Y e NOT_C. O BARRAMENTOAB consiste na ligação das entradas A e B aos seletores dos dois multiplexadores. Os barramentos BARRAMENTOC_X e BARRAMENTOC_Y consistem nas

entradas dos multiplexadores que irão representar, respectivamente, as funções lógicas X e Y. O sinal NOT_C consiste na ligação entre a entrada C e uma porta NOT.




Figura 2:Representação gráfica dos sinais e componentes do código que implementa as funções lógicas X e Y

Para fazer a simulação no ModelSim, foi utilizado um clock de 100ps para a entrada A, 50ps para a entrada B e 25 os para a entrada C, em um período de 100ps. A simulação teve o seguinte resultado:




Figura 3:Resultado da Simulação para o Experimento 01

A partir do resultado da simulação podemos então montar a tabela verdade:

Α	В	С	Х	XC induzido	Υ	Y _C induzido	
0	0	0	0	0	1	1	
0	0	1	0	U	1	1	
0	1	0	0	C	1	Ē	
0	1	1	1	L	0		
1	0	0	1	Ē	0	0	
1	0	1	0	L	0		
1	1	0	1	1	0	С	
1	1	1	1	1	1		

Tabela 3: Resultado da simulação para o experimento 01

Podemos ver que os resultados para X e Y da tabela 3 são, por indução perfeita, iguais aos respectivos resultados de X na tabela 1 e Y na tabela 2 e, com isso, podemos concluir que o circuito representado pelo código 1 representa com sucesso as funções lógicas X e Y.

Experimento 02

Escreva em VHDL e simule no ModelSim uma entidade com 7 bits de entrada (A,B,C,D,E,F,G) e um bit de saída (Z) que implemente a função lógica

$$Z = FG + ABCD\bar{E}\bar{F}G + \bar{A}\bar{B}\bar{C}\bar{D}\bar{E}\bar{F}G + A\bar{B}CEF\bar{G} + \bar{A}BCD\bar{E}F\bar{G} + ABCDE\bar{F}\bar{G} + A\bar{B}\bar{C}DE\bar{F}\bar{G}$$

Sua arquitetura deve usar somente um decodificador de 4 para 16, um multiplexador de 8 para 1 e quantas portas OU forem necessárias. Mais uma vez, os elementos permitidos devem ser incluídos no código da entidade principal como componentes e a arquitetura da entidade principal deve fazer apenas a conexão entre elas. Dica: use as variáveis E,F,G como entradas de seleção do multiplexador.

Inicialmente precisamos associar as entradas do multiplexador aos respectivos mintermos obtidos pelo decodificador. Seguindo a sugestão do enunciado, as variáveis E,F e G foram utilizadas no seletor do multiplexador; então usaremos as variáveis A,B,C e D no decodificador.

Α	В	С	D	# saída do decodificador	Mintermo
0	0	0	0	d_0	$ar{A}ar{B}ar{C}ar{D}$
0	0	0	1	d_1	ĀĒŪ
0	0	1	0	d_2	$ar{A}ar{B}Car{D}$
0	0	1	1	d_3	$ar{A}ar{B}CD$
0	1	0	0	d_4	$ar{A}Bar{C}ar{D}$
0	1	0	1	d_5	$ar{A}Bar{C}D$
0	1	1	0	d_6	$ar{A}BCar{D}$
0	1	1	1	d_7	ĀBCD
1	0	0	0	d_8	$Aar{B}ar{C}ar{D}$
1	0	0	1	d_9	$Aar{B}ar{C}D$
1	0	1	0	d_{10}	$Aar{B}Car{D}$
1	0	1	1	d_{11}	$Aar{B}CD$
1	1	0	0	d_{12}	$ABar{C}\overline{D}$
1	1	0	1	d_{13}	$AB\bar{C}D$
1	1	1	0	d_{14}	$ABC\overline{D}$
1	1	1	1	d ₁₅	ABCD

Tabela 4:Lista de mintermos produzidos pelo decodificador 4x16

Grifando a equação para visualizar melhor, temos que:

$$Z = \overline{FG} + ABCD\overline{EFG} + \overline{ABCD}\overline{EFG} + A\overline{BCD}\overline{EFG} + ABCD\overline{EFG} + ABCD\overline{EFG} + ABCD\overline{EFG}$$

E usando a propriedade distributiva podemos simplificar a equação:

$$Z = \overline{FG} + \overline{EFG}(ABCD + \overline{A}\overline{B}\overline{C}\overline{D}) + A\overline{B}C\overline{EFG} + \overline{A}BCD\overline{EFG} + \overline{EFG}(ABCD + A\overline{B}\overline{C}D)$$

E com isso podemos então fazer as seguintes relações abaixo:

E	F	G	# entrada	Entrada	Mintermos do Decoder
					associados
0	0	0	m_0	0	-
0	0	1	m_1	$ABCD + \bar{A}\bar{B}\bar{C}\bar{D}$	$d_{15} + d_0$
0	1	0	m_2	ĀBCD	d_7
0	1	1	m_3	1	-
1	0	0	m_4	$ABCD + A\bar{B}\bar{C}D$	$d_{15} + d_9$
1	0	1	m_5	0	-
1	1	0	m_6	$A\bar{B}C$	$d_{10} + d_{11}$
1	1	1	m_7	1	-

Tabela 5: Relação entre as portas do Multiplexador e as saídas do Decodificador

Os termos m_0 e m_5 do multiplexador não estão associados a um termo da função lógica, por isso sempre terão valor zero.

Os termos m₃ e m₇ estão associados ao termo FG. Podemos representar o termo como

$$1 \cdot FG$$
.

Logo os termos m₃ e m₇ sempre serão 1.

Assim, a partir das associações da tabela 5, podemos então modelar o circuito:




Figura 4:Representação gráfica do circuito que implementa a função lógica Z

O circuito foi então modelado no ModelSim com o seguinte código:

```
-- Experimento 04 - Questão 02
-- Aluno: Pedro Henrique Dias Avelar 241037112
-- Turma 08
 -- Data: 02/12/2024
 -- Entrada - 7 bits (A,B,C,D,E,F,G)
-- Saída - 1 bit (Z)
 -- Saída
  -- Função - Z = FG + ABCD!E!FG + !A!B!C!D!E!FG + A!BCEF!G + ABCDE!F!G + A!B!CDE!F!G
 -- Usar apenas UM decoder 4x16, UM mux 8x1 e quantas OU forem necessárias
 -- la etapa - montar o mux 8x1 usando as entradas E,F e G como signal do Mux
 -- S(2)=E:S(1)=F:S(0)=G:
-- D(7)=1 D(6)=A!BC D(5)=0 D(4)=A
-- D(3)=1 D(2)=!ABCD D(1)=ABCD+!A!B!C!D D(0)=0
--
                                                                      D(4) = ABCD + A!B!CD
 -- 2a etapa - associar saidas do decoder com o mux
 -- A(3) = A A(2) = B A(1) = C A(0) = D
                                        Y_DEC(1) =!A!B!CD Y_DEC(2) =!A!BC!D Y_DEC(3) =!A!BCD
Y_DEC(5) =!AB!CD Y_DEC(6) =!ABC!D Y_DEC(7) =!ABCD
Y_DEC(9) =A!B!CD Y_DEC(10) =A!BC!D Y_DEC(11) =A!BCD
Y_DEC(13) =AB!CD Y_DEC(14) =ABC!D Y_DEC(15) =ABCD
 -- Y_DEC(0 )=!A!B!C!D
-- Y_DEC(4 )=!AB!C!D
-- Y DEC(8 )=A!B!C!D
 -- Y_DEC(12)=AB!C!D
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY CIRCUITO E04Q02 IS
               PORT (A,B,C,D,E,F,G: IN STD_LOGIC;
Z: OUT STD_LOGIC);
END CIRCUITO_E04Q02;
ARCHITECTURE ARC_CIRCUITO_E04Q02 OF CIRCUITO_E04Q02 IS
-- Multiplexador 8x1 do Experimento 03 Questão 01
COMPONENT MUX8X1 IS
                  PORT (S: IN STD_LOGIC_VECTOR (2 DOWNTO 0);
D: IN STD_LOGIC_VECTOR (7 DOWNTO 0);
                                                                                                      -- SELETOR 3 BITS
-- ENTRADA 8 BITS
                  Y_MUX: OUT STD_LOGIC);
                                                                                                       -- SAÍDA
END COMPONENT;
--Decodificador 4x16 do Experimento 03 Questão 02

COMPONENT DEC4X16 IS

PORT (A: IN STD_LOGIC_VECTOR (3 DOWNTO 0);

Y_DEC: OUT STD_LOGIC_VECTOR (15 DOWNTO 0));

END COMPONENT;
                                                                                                                          -- ENTRADA 4 BITS
                                                                                                              -- SAÍDA 16 BITS
COMPONENT PORTA_OR IS
       PORT (ENTRADA_1, ENTRADA_2: IN STD_LOGIC;
SAIDA_OR: OUT STD_LOGIC);
SIGNAL SELETOR_MUX: STD_LOGIC_VECTOR(2 DOWNTO 0); -- Seletores do Multiplexador: E,F,G
SIGNAL SELETOR_DEC: STD_LOGIC_VECTOR(3 DOWNTO 0); -- Seletores do Decoder: A,B,C,D
SIGNAL BARRAMENTO_MUX: STD_LOGIC_VECTOR(7 DOWNTO 0);
SIGNAL BARRAMENTO_DEC: STD_LOGIC_VECTOR(15 DOWNTO 0);
SIGNAL D10_OR_D11, D15_OR_D9, D15_OR_D0: STD_LOGIC;
 BEGIN
DECODIFICADOR: DEC4X16 PORT MAP (SELETOR_DEC,BARRAMENTO_DEC);
MULTIPLEXADOR: MUX8X1 PORT MAP (SELETOR_MUX,BARRAMENTO_MUX,Z);
OR01: PORTA_OR PORT MAP (BARRAMENTO_DEC(10), BARRAMENTO_DEC(11), D10_OR_D11);
OR02: PORTA_OR PORT MAP (BARRAMENTO_DEC(15), BARRAMENTO_DEC(3), D15_OR_D9);
OR03: PORTA_OR PORT MAP (BARRAMENTO_DEC(15), BARRAMENTO_DEC(0), D15_OR_D0);
    SELETOR DO DECODER: A,B,C,D
SELETOR_DEC(3) <= A;
SELETOR_DEC(2) <= B;
SELETOR_DEC(1) <= C;
SELETOR_DEC(0) <= D;
    SELETOR DO MUX: E,F,G
SELETOR_MUX(2) <= E;
SELETOR_MUX(1) <= F;
SELETOR_MUX(0) <= G;
BARRAMENTO MUX(7) <= '1';
BARRAMENTO MUX(6) <= D10_OR_D11;
BARRAMENTO MUX(5) <= '0';
BARRAMENTO MUX(4) <= D15_OR_D9;
BARRAMENTO MUX(3) <= '1';
BARRAMENTO MUX(2) <= BARRAMENTO_DEC(7);
BARRAMENTO MUX(2) <= D15_OR_D0;
BARRAMENTO MUX(0) <= '0';
BARRAMENTO MUX(0) <= '0';
 END ARC_CIRCUITO_E04Q02;
```

Código 4: Modelagem da função lógica Z

Os componentes MUX8X1, DEC4X16 e PORTA_OR foram modelados com os seguintes códigos:

```
-- Experimento 03 - Questão 01
-- Aluno: Pedro Henrique Dias Avelar 241037112
-- Turma 08
-- Data: 13/11/2024
-- Multiplexador 8x1
-- Entrada: Vetor S (3 bits) e Vetor D (8 bits)
-- Saída: Y (1 bit)
 --Tabela Verdade:
-- Tabela
-- S
-- 000
-- 001
                           D2
-- 011
-- 100
-- 101
-- 110
-- 111
                           D5
 -- D7: 10000000
-- D6: 01000000
-- D5: 00100000
-- D4: 00010000
 -- D3: 00001000
-- D2: 00000100
-- D1: 00000010
-- D0: 00000001
  -- Usar atribuições condicionais WHEN-ELSE
 -- Alterado o nome da entity e da saida Y
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
PORT (S: IN STD_LOGIC_VECTOR (2 DOWNTO 0);
D: IN STD_LOGIC_VECTOR (7 DOWNTO 0);
Y_MUX: OUT STD_LOGIC);
END MUX8X1;
                                                                                                                         -- SELETOR 3 BITS
-- ENTRADA 8 BITS
-- SAÍDA
 ARCHITECTURE ARC_MUX8X1 OF MUX8X1 IS
                 Y_MUX <= D(0) WHEN (S = "000") ELSE
D(1) WHEN (S = "001") ELSE
D(2) WHEN (S = "010") ELSE
D(3) WHEN (S = "011") ELSE
D(4) WHEN (S = "101") ELSE
D(5) WHEN (S = "101") ELSE
D(6) WHEN (S = "110") ELSE
D(7) WHEN (S = "111") ELSE
                                                                                                      -- S=000 -> Y=D0

-- S=001 -> Y=D1

-- S=010 -> Y=D2

-- S=011 -> Y=D3

-- S=100 -> Y=D4

-- S=100 -> Y=D6

-- S=111 -> Y=D6

-- S=111 -> Y=D7
 END ARC_MUX8X1;
```

Código 5:Código do Multiplexador 8 para 1

```
-- Experimento 03 - Questão 02
-- Aluno: Pedro Henrique Dias Avelar 241037112
-- Turma 08
-- Data: 13/11/2024
-- Decodificador 4x16
-- Entrada: Vetor A (4bits)
-- Saída: Vetor Y (16 bits)
--Tabela Verdade:
-- A
-- 0000
                    0000 0000 0000 0001 -- 1
                    0000 0000 0000 0010 -- 2
0000 0000 0000 0100 -- 3
-- 0001
-- 0010
-- 0011
-- 0100
                    0000 0000 0000 1000
0000 0000 0001 0000
-- 0101
-- 0110
-- 0111
                    0000 0000 0100 0000
0000 0000 1000 0000
-- 1000
-- 1001
                    -- 1010
-- 1011
-- 1100
                    0001 0000 0000 0000
                    0010 0000 0000 0000 -- 14
0100 0000 0000 0000 -- 15
-- 1101
-- 1110
-- 1111
                   1000 0000 0000 0000 -- 16
-- Usar atribuições seletivas WITH-SELECT
-- Alterado o nome da entity e da saida Y
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY DEC4X16 IS
                 PORT (A: IN STD_LOGIC_VECTOR (3 DOWNTO 0);
Y_DEC: OUT STD_LOGIC_VECTOR (15 DOWNTO 0));
                                                                                                                     -- ENTRADA 4 BITS
-- SAÍDA 16 BITS
END DEC4X16;
ARCHITECTURE ARC_DEC4X16 OF DEC4X16 IS
      WITH A SELECT
                  A SELECT

Y_DEC <= "00000000000000001" WHEN "0000", -- 1

"00000000000000010" WHEN "0001", -- 2

"00000000000000100" WHEN "0010", -- 3

"000000000000000000 WHEN "0010", -- 4

"0000000000010000" WHEN "0100", -- 5

"0000000000100000" WHEN "0101", -- 6

"0000000001000000" WHEN "0110", -- 7
                                              "00000000001000000" WHEN "0110", -- 7
"0000000100000000" WHEN "0111", -- 8
"0000001000000000" WHEN "1000", -- 9
"0000010000000000" WHEN "1001", -- 10
"0000010000000000" WHEN "1010", -- 11
"0001000000000000" WHEN "1010", -- 12
"0001000000000000" WHEN "1100", -- 13
"0010000000000000" WHEN "1100", -- 13
"0100000000000000" WHEN "1110", -- 15
"10000000000000000" WHEN "1111", -- 16
                                               "00000000000000000" WHEN OTHERS:
END ARC_DEC4X16;
```

Código 6:Código do Decodificador 4 para 16

Código 7:Código da porta OR

Associamos os sinais SELETOR_DEC e SELETOR_MUX respectivamente as entradas A,B,C,D e E,F,G. Os sinais BARRAMENTO_MUX e BARRAMENTO_DEC foram associados respectivamente a entrada do multiplexador e a saída do decodificador. Os sinais D10 OR D11, D15 OR D9 e

D15_OR_D0 foram utilizados para representar a conexão das saídas do decodificador com as portas OR.




Figura 5:Representação gráfica dos sinais e componentes do código que implementa a função lógica Z

Para realizar a simulação, foram utilizados os seguintes clocks:

Entrada	Clock
Α	1600
В	800
С	400
D	200
E	100
F	50
G	25

Tabela 6:Relação de clocks utilizados na simulação do experimento 02

A configuração acima permite que a simulação itere por todas as combinações possíveis das entradas A,B,C,D,E,F,G iterando do bit menos significativo ao bit mais significativo. A simulação foi realizada com um período de 1600ps e teve o seguinte resultado:




Figura 6:Resultado da simulação do experimento 02

Para facilitar a visualização dos resultados a tabela verdade foi montada para cada período de 100 ps:




Figura 7:Resultados para 0000000 a 000111

#	Α	В	С	D	E	F	G	Z
0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	1	1
2	0	0	0	0	0	1	0	0
3	0	0	0	0	0	1	1	1
4	0	0	0	0	1	0	0	0
5	0	0	0	0	1	0	1	0
6	0	0	0	0	1	1	0	0
7	0	0	0	0	1	1	1	1

Tabela 7:Resultados para 0000000 a 000111




Figura 8:Resultados para 0001000 a 0001111

#	Α	В	С	D	Е	F	G	Z
8	0	0	0	1	0	0	0	0
9	0	0	0	1	0	0	1	0
10	0	0	0	1	0	1	0	0
11	0	0	0	1	0	1	1	1
12	0	0	0	1	1	0	0	0
13	0	0	0	1	1	0	1	0
14	0	0	0	1	1	1	0	0
15	0	0	0	1	1	1	1	1

Tabela 8:Resultados para 0001000 a 0001111




Figura 9:Resultados para 0010000 a 0010111

#	Α	В	С	D	E	F	G	Z
16	0	0	1	0	0	0	0	0
17	0	0	1	0	0	0	1	0
18	0	0	1	0	0	1	0	0
19	0	0	1	0	0	1	1	1
20	0	0	1	0	1	0	0	0
21	0	0	1	0	1	0	1	0
22	0	0	1	0	1	1	0	0
23	0	0	1	0	1	1	1	1

Tabela 9:Resultados para 0010000 a 0010111




Figura 10:Resultados para 0011000 a 0011111

#	Α	В	С	D	Е	F	G	Z
24	0	0	1	1	0	0	0	0
25	0	0	1	1	0	0	1	0
26	0	0	1	1	0	1	0	0
27	0	0	1	1	0	1	1	1
28	0	0	1	1	1	0	0	0
29	0	0	1	1	1	0	1	0
30	0	0	1	1	1	1	0	0
31	0	0	1	1	1	1	1	1

Tabela 10:Resultados para 0011000 a 0011111




Figura 11:Resultados para 0100000 a 0100111

#	Α	В	С	D	E	F	G	Z
32	0	1	0	0	0	0	0	0
33	0	1	0	0	0	0	1	0
34	0	1	0	0	0	1	0	0
35	0	1	0	0	0	1	1	1
36	0	1	0	0	1	0	0	0
37	0	1	0	0	1	0	1	0
38	0	1	0	0	1	1	0	0
39	0	1	0	0	1	1	1	1

Tabela 11:Resultados para 0100000 a 0100111




Figura 12:Resultados para 0101000 a 0101111

#	Α	В	С	D	Е	F	G	Z
40	0	1	0	1	0	0	0	0
41	0	1	0	1	0	0	1	0
42	0	1	0	1	0	1	0	0
43	0	1	0	1	0	1	1	1
44	0	1	0	1	1	0	0	0
45	0	1	0	1	1	0	1	0
46	0	1	0	1	1	1	0	0
47	0	1	0	1	1	1	1	1

Tabela 12:Resultados para 0101000 a 0101111




Figura 13:Resultados para 0110000 a 0110111

#	Α	В	С	D	E	F	G	Z
48	0	1	1	0	0	0	0	0
49	0	1	1	0	0	0	1	0
50	0	1	1	0	0	1	0	0
51	0	1	1	0	0	1	1	1
52	0	1	1	0	1	0	0	0
53	0	1	1	0	1	0	1	0
54	0	1	1	0	1	1	0	0
55	0	1	1	0	1	1	1	1

Tabela 13:Resultados para 0110000 a 0110111



Figura 14:Resultados para 0111000 a 0111111

#	Α	В	С	D	Е	F	G	Z
56	0	1	1	1	0	0	0	0
57	0	1	1	1	0	0	1	0
58	0	1	1	1	0	1	0	1
59	0	1	1	1	0	1	1	1
60	0	1	1	1	1	0	0	0
61	0	1	1	1	1	0	1	0
62	0	1	1	1	1	1	0	0
63	0	1	1	1	1	1	1	1

Tabela 14:Resultados para 0111000 a 0111111




Figura 15:Resultados para 1000000 a 1000111

#	Α	В	С	D	Е	F	G	Z
64	1	0	0	0	0	0	0	0
65	1	0	0	0	0	0	1	0
66	1	0	0	0	0	1	0	0
67	1	0	0	0	0	1	1	1
68	1	0	0	0	1	0	0	0
69	1	0	0	0	1	0	1	0
70	1	0	0	0	1	1	0	0
71	1	0	0	0	1	1	1	1

Tabela 15:Resultados para 1000000 a 1000111




Figura 16:Resultados para 1001000 a 1001111

#	Α	В	С	D	E	F	G	Z
72	1	0	0	1	0	0	0	0
73	1	0	0	1	0	0	1	0
74	1	0	0	1	0	1	0	0
75	1	0	0	1	0	1	1	1
76	1	0	0	1	1	0	0	1
77	1	0	0	1	1	0	1	0
78	1	0	0	1	1	1	0	0
79	1	0	0	1	1	1	1	1

Tabela 16:Resultados para 1001000 a 1001111




Figura 17:Resultados para 1010000 a 1010111

#	Α	В	С	D	E	F	G	Z
80	1	0	1	0	0	0	0	0
81	1	0	1	0	0	0	1	0
82	1	0	1	0	0	1	0	0
83	1	0	1	0	0	1	1	1
84	1	0	1	0	1	0	0	0
85	1	0	1	0	1	0	1	0
86	1	0	1	0	1	1	0	1
87	1	0	1	0	1	1	1	1

Tabela 17:Resultados para 1010000 a 1010111




Figura 18:Resultados para 1011000 a 1011111

#	Α	В	С	D	Е	F	G	Z
88	1	0	1	1	0	0	0	0
89	1	0	1	1	0	0	1	0
90	1	0	1	1	0	1	0	0
91	1	0	1	1	0	1	1	1
92	1	0	1	1	1	0	0	0
93	1	0	1	1	1	0	1	0
94	1	0	1	1	1	1	0	1
95	1	0	1	1	1	1	1	1

Tabela 18:Resultados para 1011000 a 1011111




Figura 19:Resultados para 1100000 a 1100111

#	Α	В	С	D	E	F	G	Z
96	1	1	0	0	0	0	0	0
97	1	1	0	0	0	0	1	0
98	1	1	0	0	0	1	0	0
99	1	1	0	0	0	1	1	1
100	1	1	0	0	1	0	0	0
101	1	1	0	0	1	0	1	0
102	1	1	0	0	1	1	0	0
103	1	1	0	0	1	1	1	1

Tabela 19:Resultados para 1100000 a 1100111




Figura 20:Resultados para 1101000 a 1101111

#	Α	В	С	D	E	F	G	Z
104	1	1	0	1	0	0	0	0
105	1	1	0	1	0	0	1	0
106	1	1	0	1	0	1	0	0
107	1	1	0	1	0	1	1	1
108	1	1	0	1	1	0	0	0
109	1	1	0	1	1	0	1	0
110	1	1	0	1	1	1	0	0
111	1	1	0	1	1	1	1	1

Tabela 20:Resultados para 1101000 a 1101111




Figura 21:Resultados para 1110000 a 1110111

#	Α	В	С	D	E	F	G	Z
112	1	1	1	0	0	0	0	0
113	1	1	1	0	0	0	1	0
114	1	1	1	0	0	1	0	0
115	1	1	1	0	0	1	1	1
116	1	1	1	0	1	0	0	0
117	1	1	1	0	1	0	1	0
118	1	1	1	0	1	1	0	0
119	1	1	1	0	1	1	1	1

Tabela 21:Resultados para 1110000 a 1110111




Figura 22:Resultados para 1111000 a 1111111

#	Α	В	С	D	E	F	G	Z
120	1	1	1	1	0	0	0	0
121	1	1	1	1	0	0	1	1
122	1	1	1	1	0	1	0	0
123	1	1	1	1	0	1	1	1
124	1	1	1	1	1	0	0	1
125	1	1	1	1	1	0	1	0
126	1	1	1	1	1	1	0	0
127	1	1	1	1	1	1	1	1

Tabela 22:Resultados para 1111000 a 1111111

Juntando as tabelas 7 a 22 teremos então a tabela verdade completa para a função lógica Z:

0	#	Α	В	С	D	Е	F	G	Z	#	Α	В	С	D	Е	F	G	Z
22																		
3	1	0	0	0	0	0	0	1	1	65	1	0	0	0	0	0	1	0
4	2	0	0	0	0	0	1	0	0	66	1	0	0	0	0	1	0	0
S	3	0	0	0	0	0	1	1	1	67	1	0	0	0	0	1	1	1
6	4	0	0	0	0	1	0	0	0	68	1	0	0	0	1	0	0	0
T	5	0	0	0	0	1	0	1	0	69		0	0	0	1	0	1	
S				_														
9																		
10	-		_		_		_			_		_	_	_	_		_	_
11				_		_	_		_			_	_				_	
12																		
13				_		_			_			_		_			_	
14	-																	
16				_		_	_		0			_	_					
17	15	0	0	0	1	1	1	1	1	79	1	0	0	1	1	1	1	1
18	16	0	0	1	0	0	0	0	0	80	1	0	1	0	0	0	0	0
19	17	0	0	1	0	0	0	1	0	81	1	0	1	0	0	0	1	0
20	18	0	0	1	0	0	1	0	0	82	1	0	1	0	0	1	0	0
21																		
22	-	_	_	_		_	_		_	_					_			
23	-	_	_	_	_													
24												_		_				
25				_		_			_				_					
26	-									_		_			_		_	_
27	_			_		_	_			_		_			_			
28 0 0 1 1 1 0 0 0 92 1 0 1 1 1 0 0 0 0 1 1 1 0 0 1 1 1 0 1 0 1 1 1 1 0 0 94 1 0 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 1 1																		
29																		
31	_			_		_	_			_		_						_
32	30	0	0	1	1	1	1	0	0	94	1	0	1	1	1	1	0	1
33 0 1 0 0 1 0 97 1 1 0 0 0 1 0 0 1 0 0 98 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0	31	0	0	1	1	1	1	1	1	95	1	0	1	1	1	1	1	1
34 0 1 0 0 98 1 1 0 0 1 0 0 0 1 1 1 99 1 1 0 0 0 1 1 1 1 99 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 1 <td>32</td> <td>0</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>96</td> <td>1</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td>	32	0	1	0	0	0	0	0	0	96	1	1	0	0	0	0	0	0
35 0 1 0 0 0 1 1 1 99 1 1 0 0 0 1 1 0 0 0 1 0 1 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0	33	0	1	0	0	0	0	1	0	97	1	1	0	0	0	0	1	0
36 0 1 0 0 1 0 0 100 1 1 0 0 1 0 1 0 1 0 10 1 0 10 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 <td></td>																		
37 0 1 0 1 0 101 1 1 0 0 1 0 0 1 0 0 102 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 <td></td> <td>_</td> <td>_</td> <td>_</td> <td></td> <td></td> <td>_</td> <td></td>												_	_	_			_	
38 0 1 0 0 102 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 0 0 0 0			_	_	_		_											_
39 0 1 0 0 1 1 1 1 103 1 1 0 0 0 0 0 104 1 1 0 <td>_</td> <td></td> <td></td> <td>_</td> <td>_</td> <td></td> <td>_</td> <td></td> <td>_</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>	_			_	_		_		_									
40 0 1 0 1 0 0 0 104 1 1 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1																		
41 0 1 0 1 0 105 1 1 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 1 1 1 0 0 0 1 1 0 0 0 0 1 0 0 1																		
42 0 1 0 1 0 1 0 106 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 0 0 0 1 1 0				_		_						_			_			
43 0 1 0 1 1 1 107 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1										_					_		_	
44 0 1 0 1 1 0 0 108 1 1 0 1 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1																		
46 0 1 0 1 1 1 0 0 110 1 1 0 0 1 1 1 0 0 0 0 1																		
47 0 1 0 1 1 1 1 1111 0 0 0 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 <td>45</td> <td>0</td> <td>1</td> <td>0</td> <td>1</td> <td>1</td> <td>0</td> <td>1</td> <td>0</td> <td>109</td> <td>1</td> <td>1</td> <td>0</td> <td>1</td> <td>1</td> <td>0</td> <td>1</td> <td>0</td>	45	0	1	0	1	1	0	1	0	109	1	1	0	1	1	0	1	0
48 0 1 1 0 0 0 0 112 1 1 1 0		0	1	0	1		1	0	0	110	1	1	0	1	1	1	0	0
49 0 1 1 0 0 1 0 113 1 1 1 0 0 1 0 0 113 1 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 <td></td>																		
50 0 1 1 0 0 114 1 1 1 0 0 1 0 0 114 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 0 0 0 1 <td>-</td> <td>_</td> <td>_</td> <td>_</td> <td>_</td> <td>_</td> <td>_</td> <td></td> <td>_</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>_</td> <td></td> <td></td> <td>_</td>	-	_	_	_	_	_	_		_						_			_
51 0 1 1 0 0 1 1 1 115 1 1 1 0 0 1 0 0 0 1 1 1 0 0 1 1 1 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1						_	_		_			_		_	_		_	
52 0 1 1 0 1 0 0 0 116 1 1 1 0 0 0 0 0 1 1 0																		_
53 0 1 1 0 1 0 117 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 0 0 0 1																		
54 0 1 1 0 1 1 0 0 118 1 1 1 0 0 55 0 1 1 0 1 <td>_</td> <td></td> <td></td> <td></td> <td>_</td> <td></td> <td>_</td> <td></td> <td>_</td> <td></td> <td></td> <td>_</td> <td></td> <td>_</td> <td>_</td> <td></td> <td>_</td> <td></td>	_				_		_		_			_		_	_		_	
55 0 1 1 0 1 1 1 119 1			_						_					_				
56 0 1 1 1 0 0 0 120 1 1 1 1 0 1																		
57 0 1 1 1 0 0 1 0 121 1 1 1 1 0 0 1 1 58 0 1 1 1 0 1 122 1 1 1 0 0 59 0 1 1 1 0 1 1 1 1 0 1<																		
58 0 1 1 1 0 1 122 1 1 1 0 0 0 0 0 1 0 1 0 0 0 1	_						_		_									
60 0 1 1 1 1 0 0 0 124 1 1 1 1 1 0 0 1 61 0 1 1 1 0 1 0 125 1 1 1 1 1 0 1 0 62 0 1 1 1 1 0 0 126 1 1 1 1 1 0 0													_					
61 0 1 1 1 0 1 0 125 1 1 1 1 0 1 0 62 0 1 1 1 0 0 126 1 1 1 1 1 1 0 0	59	0	1	1	1	0	1	1	1	123	1	1	1	1	0	1	1	1
62 0 1 1 1 1 0 0 126 1 1 1 1 1 0 0	60	0	1	1	1	1	0	0	0	124	1	1	1	1	1	0	0	1
	61	0	1	1	1	1	0	1	0	125	1	1	1	1	1	0	1	0
63 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1																		
	63	0	1	1	1	1	1	1	1	127	1	1	1	1	1	1	1	1

Tabela 23:Tabela verdade para a função lógica Z

Pela tabela verdade, podemos então expressar Z na forma de sua soma canônica:

$$Z(A,B,C,D,E,F,G) = \sum_{A,B,C,D,E,F,G} m(1,3,7,11,15,19,23,27,31,35,39,43,47,51,55,58,59,63,67,71,75,76,79,86,87,91,94,95,99,103,107,111,115,119,121,123,124,127)$$