

```

1  // EXERCICIOS 1
2
3
4  `include "Code_control.v"
5  `include "code_ULA.v"
6  `include "Code_MemoryData.v"
7  `include "Code_Outhers.v"
8  `include "Code_PC.v"
9  `include "Code_REG.v"
10
11 module nRisc(clock,code,address);
12
13     input clock;
14     input [7:0]code;           // linha de codigo a ser executada
15     output [7:0]address;      // ultimo endereco na memoria de programa
16
17     wire zero,negativo,saida_bloco_controle;
18     wire [12:0] controle;
19     wire [7:0] saida1_reg, saida2_reg;           // saidas de banco de registradores
20     wire [7:0] saida_mux_a;                     // mux A
21     wire [7:0] saida_1_demux_b, saida_2_demux_b; // demux b
22     wire [7:0] saida_ula;                       //ULA
23     wire [7:0] saida_memo;                      // saida memoria
24     wire [7:0] saida_demux_ula;                 //demux ula
25     wire [7:0] saida_1_demux_halt, saida_2_demux_halt; //demux HALT
26     wire [7:0] saida_mux_gt;                   //Mux gt
27     wire [7:0] saida_mux_jump;                 // mux jump
28     wire [7:0] saida_somador_jump;             //somador jump
29     wire [7:0] saida_somador_gt;               // somador gt
30     wire [7:0] saida_pc;                       // PC
31
32     assign address = saida_pc;
33
34
35     always @(clock) begin end
36
37     // PC
38     PC          modulo1( saida_2_demux_halt, clock, saida_pc);
39
40
41     // Central de Controle
42     control      modulo2( code, controle);
43
44
45     //Banco de Regsitradores
46     banco_reg    modulo3( code, saida_mux_a, controle[7], clock, saida1_reg,
47                          saida2_reg);
48
49     // ULA
50     ULA          modulo4( controle[8], saida1_reg, saida_demux_ula, saida_ula, zero,
51                          negativo);
52
53     // Memória de Dados
54     memory       modulo5( clock, saida_1_demux_b, controle[6], controle[5],
55                          saida2_reg, saida_memo);
56
57     //DEMAIS COMPONENTES
58     ULA_GT       modulo6( controle[12] , saida_pc, code[3:0], saida_somador_gt); //
59                          Somador gt
60
61     somador_jump modulo7( saida_mux_jump, saida_pc, saida_somador_jump); // Somador GT
62
63
64     mux_gt       modulo8( controle[3], saida_somador_jump, saida_somador_gt,
65                          saida_mux_gt); // MUX gt

```

```

65
66
67     mux_jump      modulo9(  saida_bloco_controle,  saida_mux_jump);  // MUX jump
68
69
70     demux_halt     modulo10(  controle[0],  saida_mux_gt,  saida_1_demux_halt,
71                               saida_2_demux_halt);  //Demux Halt
72
73     mux_a          modulo11(  controle[11:10],  code[3:0],  saida_2_demux_b,  saida_memo,
74                               saida_mux_a);  // Mux A
75
76     demux_b        modulo12(  controle[9],  saida_ula,  saida_1_demux_b,  saida_2_demux_b);
77                               //Demux B
78
79     mux_ula        modulo13(  controle[2:1],  saida2_reg,  code[3:0],  saida_demux_ula);  //
80                               Demux ULa
81
82     bloco_controle modulo14(  zero,  negativo,  controle[4],  saida_bloco_controle);  //
83                               Bloco de Seleção de Jump
84
85     endmodule

```