```
// EXERCICIOS 1
 2
 3
 4
    `include "Code_control.v"
    `include "code_ULA.v"
 5
    `include "Code_MemoryData.v"
 6
    `include "Code_Outhers.v"
 7
    `include "Code_PC.v"
 8
    `include "Code_REG.v"
9
10
11
    module nRisc(clock,code,address);
12
13
        input clock;
14
        input [7:0]code;
                                        // linha de codigo a ser execultada
        output [7:0]address;
15
                                             // ultimo endereço na memoria de programa
16
17
        wire zero,negativo,saida_bloco_controle;
        wire [12:0] controle;
18
        wire [7:0] saida1_reg, saida2_reg;
                                                     // saidas de banco de registradores
19
        wire [7:0] saida_mux_a;
20
                                              // mux A
21
        wire [7:0] saida_1_demux_b, saida_2_demux_b;
                                                          // demux b
        wire [7:0] saida_ula;
                                              //ULA
22
23
        wire [7:0] saida_memo;
                                              // saida memoria
                                                 //demux ula
24
        wire [7:0] saida_demux_ula;
        wire [7:0] saida_1_demux_halt, saida_2_demux_halt; //demux HALT
25
26
        wire [7:0] saida_mux_gt;
                                             //Mux gt
27
        wire [7:0] saida mux jump;
                                              // mux jump
        wire [7:0] saida_somador_jump;
                                                  //somador jump
28
        wire [7:0] saida_somador_gt;
29
                                                  // somador qt
        wire [7:0] saida_pc;
                                              // PC
30
31
32
        assign address = saida pc;
33
34
35
        always @(clock) begin end
36
37
        // PC
38
                      modulo1( saida_2_demux_halt, clock, saida_pc);
        PC
39
40
41
        // Central de Controle
42
                     modulo2( code, controle);
        control
43
44
45
        //Banco de Regsitradores
        banco_reg modulo3( code, saida_mux_a, controle[7], clock, saida1_reg,
46
            saida2_reg);
47
48
        // ULA
49
50
                      modulo4( controle[8], saida1_reg, saida_demux_ula, saida_ula, zero,
        UI A
           negativo);
51
52
53
        // Memória de Dados
                 modulo5( clock, saida_1_demux_b, controle[6], controle[5],
54
        memory
           saida2_reg, saida_memo);
55
56
        //DEMAIS COMPONENTES
57
        58
            Somador at
59
60
61
        somador_jump modulo7( saida_mux_jump, saida_pc, saida_somador_jump); // Somador GT
62
63
                     modulo8( controle[3], saida_somador_jump, saida_somador_gt,
64
            saida_mux_gt); // MUX gt
```

```
65
66
67
                       modulo9( saida_bloco_controle, saida_mux_jump); // MUX jump
        mux_jump
68
69
            ux_halt modulo10( controle[0], saida_mux_gt, saida_1_demux_halt, saida_2_demux_halt); //Demux Halt
70
        demux_halt
71
72
                      modulo11( controle[11:10], code[3:0], saida_2_demux_b, saida_memo,
73
        mux_a
            saida_mux_a); // Mux A
74
75
                       modulo12( controle[9], saida ula, saida 1 demux b, saida 2 demux b);
76
        demux b
            //Demux B
77
78
                       modulo13( controle[2:1], saida2_reg, code[3:0], saida_demux_ula); //
79
        mux_ula
            Demux Ula
80
81
        bloco_controle modulo14( zero, negativo, controle[4], saida_bloco_controle); //
82
             Bloco de Seleção de Jump
83
84
     endmodule
85
```