RESIDÊNCIA EM MICROELETRÔNICA — POLO UFCG

Design Verification

Verification Plan

Fase 2 – PARTE II

Projeto Integrador de Design Verification

planejamento da verificação do sistema de topo com AES

Instrutor e Autor:
Gabriel Villanova

Aluno:
Pedro Macêdo

Documento:
Verification Plan – Fase 2

CONFIDENCIAL
V1.0.0
Setembro/2026

Sumário

1 Introdução e fluxo de planejamento

2 DUT, interfaces e escopo

3 Features e requisitos verificáveis

4 Arquitetura, layers e fases de bring-up

5 Plano de estímulos

6 Plano de checagem

7 Plano de cobertura

8 Testes e cenários

9 Rastreabilidade e critérios de closure

10 Referências

COMO USAR ESTE TEMPLATE

Este documento é um template de trabalho. As caixas azuis contêm orientação didática e devem ser removidas ou convertidas em texto definitivo antes da entrega final. O VPLAN deve ser atualizado durante o projeto: ele é um artefato vivo, não uma lista de testes escrita uma única vez.

1 Introdução e fluxo de planejamento

OBJETIVO DA SEÇÃO

Explicar por que o VPLAN existe e deixar claro que a estratégia nasce da especificação e das features, e não de uma lista arbitrária de testes.

- Escreva o plano antes de implementar a maior parte do testbench, mas atualize-o quando regressão e debug revelarem novos cenários.
- Separe sempre três ideias: o que o DUT deve fazer; como será verificado; qual evidência demonstrará que foi verificado.

O Verification Plan define a estratégia de verificação para o sistema de topo da Fase 2. Ele deve transformar a especificação do DUT em features verificáveis, estímulos, mecanismos de observação e checagem, cobertura, testes, rastreabilidade e critérios objetivos de fechamento.

1.1 Objetivos do VPLAN

- Registrar o escopo funcional a ser verificado e o que está explicitamente fora de escopo.
- Derivar mecanismos de verificação a partir das features do DUT.
- Planejar estímulos, checkers, reference models, assertions e cobertura antes do closure.
- Manter rastreabilidade entre feature → cenário → checker → coverage → teste → evidência.
- Definir quando a verificação poderá ser considerada tecnicamente concluída.

1.2 Fluxo de raciocínio esperado

Etapa	Pergunta que o aluno deve responder	Saída esperada
1. Especificação	O que o sistema promete fazer?	Requisitos e interfaces compreendidos.
2. Features	Quais comportamentos precisam de evidência?	Lista de features com IDs únicos.
3. DITL / cenários	Como o sistema é usado do reset ao processamento?	Fluxos realistas e corner cases.
4. Arquitetura	O que preciso gerar, observar e comparar?	VIPs, monitors, scoreboard/refmodel, assertions.
5. Mecanismos	Como cada feature será estimulada e medida?	Stimuli, checkers, coverage e testes.
6. Regressão	Como repetir e ampliar o espaço exercitado?	Suíte automatizada com seeds e logs.
7. Closure	O que ainda falta e por quê?	Gaps fechados ou waivers justificados.

2 DUT, interfaces e escopo


COMO PREENCHER

Use a especificação e o RTL fornecidos pelo instrutor. Descreva as interfaces em nível funcional; não copie apenas nomes de sinais. A versão desta fase considera a interface MEMORY DATA como caminho de dados do sistema para operações de leitura e escrita, além de RESET, clock/PLL e configuração SPI.

2.1 Visão funcional do DUT

O funcionamento do MiniSoC AES inicia-se com a aplicação do reset ativo em nível baixo (`rst_n`), responsável pela inicialização dos módulos. O clock de referência é fornecido tanto à PLL quanto à lógica de controle e registradores da interface SPI, permitindo que a configuração do sistema seja realizada mesmo antes da estabilização da PLL. Por meio do SPI, são configurados os parâmetros do AES, o controle de acesso à memória e o divisor da PLL. Após a configuração, a PLL gera o clock interno (`sys_clk`) e sinaliza sua estabilização por meio de `locked`. Com esse sinal ativo, o reset interno do AES é liberado após três ciclos de `sys_clk`, habilitando o processamento criptográfico.

Os dados de entrada são inicialmente escritos na memória RAM compartilhada por meio da interface externa de memória. Após o carregamento, o controle de acesso à RAM é transferido ao AES por meio do sinal `MEM_SEL_AES`, configurado via SPI. Com os parâmetros definidos e o sistema habilitado, o comando `START` inicia o processamento criptográfico, durante o qual o sinal `BUSY` indica que o AES está em operação. Os resultados são armazenados na própria RAM, enquanto `BLOCKS_DONE` acompanha a quantidade de blocos processados. Ao término, `DONE` sinaliza a conclusão da operação e, com o AES inativo, o controle da memória pode retornar à interface externa para leitura dos resultados.



"Hard work always pays off."

2.2 Interfaces do DUT

Interface	Função no sistema	O que deve ser verificado	Observabilidade
RESET	Inicialização e recuperação global.	Assert/deassert, duração, reset em operação, estado pós-reset.	Sinais de estado, monitors e assertions.
CLOCK / PLL	Clock interno e indicação de lock.	Clock válido, transição de lock e dependências de configuração.	Clock monitor, locked, efeitos no sistema e assertions,
SPI	Configuração, modos e leitura de status.	Transações válidas, programação e leitura de status como PLL locked.	SPI monitor + estado funcional observado.
MEMORY DATA IF	Interface bidirecional de dados/leitura/escrita.	Protocolo, dados, endereços/controle, backpressure, leitura e escrita e fluxo fim a fim.	Monitor transacional + scoreboard.
AES datapath	Transformação criptográfica principal.	Resultado correto para chave/modo/dado suportados e integração end-to-end.	Reference model + comparação fim a fim.

2.3 Dentro e fora de escopo

Item	Status	Justificativa / observação
Funcionalidade digital top-level	IN	Verificar a integração entre os módulos do MiniSoc. Observando a lógica de reset, PLL, acesso à Memória e às operações presente do AES.
Integração AES	IN	Verificação da expectativa de saída do reference model entre todos os modos de operações possíveis em comparação com os resultados do MINISOC.
Comportamento analógico real do PLL	OUT / MOCK	PLL é modelado para fins de verificação digital. Sem análise de características analógicas.
Funcionalidade do Reset.	IN	Verificar o reset inicial e durante as operações, verificar a recuperação do sistema e reinicialização de alguns módulos, como o de memória.
Timing físico pós-layout	OUT	Não faz parte do objetivo desta fase.
Memory Data	IN	Verificar as operações de leitura, escrita e transferência de dados para RAM.
Comunicação SPI	IN	Verificar configurações, comandos para o PLL, controle do AES e do controle ao acesso à memória.
AES funcional	OUT	A verificação individual do Algoritmo e de suas operações interna não faz parte do escopo.
PLL e Locked	IN	Verificar divisores, clock gerado é igual ao esperado, sinal do lock e liberação do reset para o AES.

3 Features e requisitos verificáveis

REGRA PRINCIPAL

Feature descreve o comportamento esperado do DUT, não o teste. Evite escrever “rodar teste X”. Prefira “o DUT deve...”. Use IDs estáveis (F01, F02...) para permitir rastreabilidade até o report final.

ID	Feature	Descrição comportamental	Prioridade
F01	Reset e inicialização	O DUT deve entrar em estado conhecido após reset e recuperar operação conforme especificação.	Alta
F02	Clock e PLL lock	O sistema deve operar somente sob condições válidas de clock/lock e expor status previsto. Conforme o divisor e o reset interno do AES pós estabilização do PLL.	Alta
F03	Configuração SPI	O DUT deve aceitar configurações suportadas e refletir seus efeitos funcionais. Permitr leitura e escria dos registradores, como a orquestra do SOC.	Alta
F04	Memory read/write path	O DUT deve transferir dados corretamente pela interface MEMORY DATA nos fluxos suportados. Operaçẽos ed leitura e escrita conforme o controle fornecido.	Alta
F05	AES end-to-end	Dados processados devem corresponder ao modelo de referência AES para os casos especificados. Respeitando o os sianis de controle e status, acesso a memória durante a operação vigente.	Alta
F06	Reset em operação	Reset durante atividade deve cancelar/recuperar o fluxo conforme especificado.	Média
F07	Sinal de controle BUSY	O DUT deve respeitar as restrições de configurações e de início de novas operações enquanto o AES estiverocupado.	Alta
F08	Operações Consecutivas	O DUT deve permitir várias operações de cunho aleatório, respeitando a conclusão da anterior, as condições de configurações e as rotinas do módulo para o prosseguimento esperado do SOC.	Alta

3.1 Day-in-the-Life (DITL) / cenários de uso

Escreva de 2 a 5 fluxos realistas que atravessem múltiplas features. Um DITL não substitui os testes;

ID	Fluxo resumido	Features relacionadas
DITL-01	Reset → configuração da PLL via SPI → espera por `LOCKED` → configuração do AES → carregamento da RAM → transferência do controle da memória → `START` → acompanhamento de `BUSY/DONE` → leitura dos resultados.	F01–F05
DITL-02	Operação ativa → reset → reconfiguração → nova transação válida.	F01, F03, F04, F06
DITL-03	Configuração do AES → início do processamento → tentativa de alteração de registradores protegidos durante BUSY → verificação das restrições → conclusão da operação.	F03, F05, F07
DITL-04	Carregamento da RAM → processamento AES → leitura do status DONE → retorno do controle da RAM à interface externa → nova configuração → segunda operação.	F01, F03, F04, F06
DITL-05	Conclusão de uma operação → leitura de `DONE` e `BLOCKS_DONE` → devolução do controle da RAM à interface externa → leitura dos resultados → preparação e execução de uma segunda operação.	F03, F04, F05, F08
DITL-06	Operação AES em andamento → aplicação de reset → reinicialização → reconfiguração SPI → carregamento da memória → execução de uma nova operação.	F01, F03, F04, F05, F06
DITL-07	Configuração da PLL → alteração do divisor via SPI → perda temporária de `LOCKED` → nova estabilização → verificação da liberação do reset interno e retomada da operação.	F02, F03, F05

4 Arquitetura, layers e fases de bring-up

DICA DIDÁTICA

Layers organizam responsabilidades do ambiente; fases descrevem a ordem incremental de bring-up. Não confunda essas fases de planejamento com as runtime phases da UVM.


4.1 Verification layers

Layer	Responsabilidade	Exemplos no projeto
L0 Baseline	Compilar, inicializar e estabelecer as conexões com o DUT.	tb_top, interfaces, config_db, minisoc_envsmoke test.
L1 Stimulus/Monitor	Gerar e observar transações.	VIP CLOCK, RESET, SPI, MEMORY DATA, AES/PLL.
L2 Checkers	Determinar correto/incorreto.	Scoreboard, AES refmodel, SVA e PLL_CHECKER.;
L3 Coverage	Medir o espaço funcional exercitado.	Covergroups, crosses, assertion coverage.
L4 Scenarios	Coordenar estímulos entre interfaces para executar fluxos completos do MiniSoC	Sequences e virtual sequences.
L5 Robsuness	Verificar o comportamento do DUT diante de condições excepcionais e operações não nominais.	Reset durante BUSY, escrita em registradores protegidos, reconfiguração da PLL e recuperação do sistema.

4.2 Bring-up phases

Fase	Capacidade obtida	Critério de pronto
P0	Baseline do TB	Compila e roda smoke test.
P1	Clock + reset	DUT inicializa de forma observável e repetível. Clock de referência estável e reset aplicado e liberado corretamente.
P2	SPI +PLL	Transações SPI válidas, configuração aplicada e comportamento digital da PLL verificado.
P3	MEMORY DATA	Transações de leitura/escrita são geradas e reconstruídas por monitor.
P4	AES self-checking	Fluxo end-to-end compara DUT vs. modelo.
P5	Coverage + regression	Cobertura coletada e suíte automatizada.
P6	Closure	Testes aprovados, cobertura planejada atingida ou justificada e evidências documentadas.
P7	Robustez e recuperação	Restrições respeitadas, estados de controle consistentes e recuperação do sistema conforme a especificação

4.3 Arquitetura do testbench



Nossa arquitetura é baseada em UVM, com VIP da memória, clock, reset, AES, PLL com interfaces próprias, utilizando assertions para conferir algumas condições iniciais, internas e externas (principalmente temporais e de controle) utilizando alguns como passivos (no qual queremos apenas observar o comportamento, como também ativos onde iremos “drivar” os sequences desejados. As informações coletadas pelos monitors são enviados ao scoreboard onde vamos possuir scb (pensando inicialmente) scb próprios como da memória, PLL, e AES para conferência em situações de rotina no DUT, onde também estará conectado ao DUT para realizar comparações. Abaixo segue um resumo de cada VIP.

Os **agentes SPI e MEMORY** possuem *sequencer*, *driver* e *monitor*. O `SPI_AGENT` é responsável pela configuração dos registradores, envio de comandos e leitura dos sinais de status. Já o `MEM_AGENT` realiza operações externas de leitura e escrita na RAM compartilhada. Ambos foram estruturados como agentes ativos porque precisam gerar transações e observar as respostas do DUT.

Os **componentes CLOCK e RESET** são responsáveis pela geração do clock de referência e pela aplicação dos sinais de inicialização e reinicialização. Como suas operações são simples e não exigem reconstrução de transações, optou-se por utilizar drivers específicos, evitando a complexidade de agentes completos.

O **AES_MONITOR** e o **PLL_MONITOR** são componentes passivos. O primeiro observa os sinais de controle e status do processamento criptográfico, enquanto o segundo acompanha o clock interno, o sinal `locked` e a liberação do reset interno. Essa organização foi escolhida porque o AES e a PLL são controlados indiretamente pelas configurações SPI, não necessitando de drivers próprios.

5 Plano de estímulos

COMO DEFINIR ESTÍMULOS

Descreva o espaço que pode ser aplicado ao DUT, não a sequência específica que o gera. Inclua valores legais, limites, dependências, temporização e interações com reset/backpressure.

Os estímulos serão produzidos pelos agentes SPI e MEMORY, pelos drivers de CLOCK e RESET e por sequências coordenadas pelo virtual sequencer. Testes dirigidos exercitarão limites e condições excepcionais; testes aleatórios restritos ampliarão as combinações legais de operação

ID	Interface	Parâmetro / operação	Valores / condições	Objetivo
ST-RST-01	RESET	Reset inicial	Assert/deassert; duração válida.	Inicialização.
ST-RST-02	RESET	Reset em runtime	Durante SPI ou tráfego de dados, se permitido.	Recuperação/cancelamento.
ST-CLK-01	CLOCK	Clock nominal	Conforme especificação.	Operação nominal.
ST-PLL-01	SPI/PLL	Divisor do PLL	Divisores 2,4,8	Exercitar sys_clk
ST-PLL-02	SPI/PLL	Reconfiguração	Observar LOKCED e reset interno.	Transição PLL.
ST-SPI-01	SPI	Acesso aos Registradores	Leitura e escrita dos registros/campos suportados.	Configure e status.
ST-SPI-02	SPI	Acesso ao AES	Modo, direção, chave, IV e num_blocks	Programação de Controle
ST-SPI-03	SPI	Escritad durante BUSY = 1	Tentar escrever durante busy=1	Restrigir acesso.
ST-MEM-01	MEMORY	Read/write	Dados e controles válidos.	Exercitar caminho de dados.
ST-MEM-02	MEMORY	Boundary/backpressure	Limites e espera conforme protocolo.	Corner cases.
ST-MEM-03	MEMORY	Arbitragram da RAM	MEM_SEL_AES = 0/1	Acesso a memória.
ST-AES-01	SPI/AES	START	Comando de configurações e lock válidos	Start.
ST-AES-02	SPI/AES	Status processamento	BUSY_DONE, BLOCKS_DONE, operações válidas	Controle.
ST_INT_01	Integração	Operação consecutivas	Finalizar operação, reconifguração do SOC, e novo START.	Reutilizar reset.

Restrições: a RAM não possui handshake de backpressure previsto neste plano; não serão criados estímulos ready/valid. A memória é inicialmente indefinida, portanto leituras serão confrontadas apenas para posições previamente escritas. A troca de MEM_SEL_AES ocorrerá somente com o AES inativo e sem transações externas pendentes.

6 Plano de checagem

PERGUNTA-CHAVE

Para cada feature, responda: “como saberei automaticamente que o DUT fez a coisa certa?”. Se a resposta for apenas “olhando waveform”, o plano ainda não está self-checking.

Os monitores publicam observações por analysis ports para scoreboards, checkers e coletores de cobertura. A decisão de aprovação considera o protocolo das interfaces, os estados e a integração entre SPI, PLL, AES e RAM, sem comparar o resultado criptográfico a um modelo AES de referência.

ID	Checker / modelo	Entrada observada	Regra de decisão
CHK-01	Reset checker / SVA	reset, estados e outputs relevantes	Confirma estado e sequência pós-reset.
CHK-02	SPI protocol/config checker	Transações SPI + estado observado	Confirma protocolo e efeito da configuração.
CHK-03	AES reference model	input/key/configuração	Calcula expected e compara com resultado do DUT.
CHK-04	Memory data scoreboard	Transações esperadas e observadas	Associa requests/responses e detecta mismatch/perda/duplicação.
CHK-05	AES integration checker	START, BUSY, DONE, BLOCKS_DONE e MEM_SEL_AES	Sequenciamento e estados observáveis coerentes; sem validar cifra
CHK-07	Integration scoreboard	Eventos SPI, MEMORY, PLL e AES	Ordenação e dependências entre interfaces atendidas
CHK-08	Recovery checker	Reset durante atividade e eventos subsequentes	Operação interrompida e novo fluxo válido após reconfiguração
CHK-09	PLL checker	clk, sys_clk, locked e reset interno	Divisor/frequência coerentes; lock e liberação após 3 ciclos de sys_clk

6.1 Assertions planejadas

ID	Propriedade	Quando vale	Falha significa
A-01	Reset	Janela pós-reset.	Violação de inicialização.
A-02	PLL	Durante estabilização PLL	Violação de protocolo, reser interno.
A-03	Memória	Durante Escrita e Leitura	Violação do controle de acesso à memória
A-04	Busy	Durante Busy=1	Restriçaõ de configuração e durante processamento.
A-05	Controle	Durante os comandos inicial com ou sem PLL	Violação das condições de controle.

7 Plano de cobertura

COBERTURA NÃO É UM NÚMERO ISOLADO

Cada coverpoint deve representar comportamento relevante. Não crie bins só para aumentar percentual. Defina bins válidos, crosses úteis e ignore/illegal bins apenas quando houver justificativa técnica.

A cobertura funcional será medida por covergroups, crosses e cobertura de assertions. A meta de closure é 100% dos bins válidos; combinações impossíveis ou não aplicáveis devem ser formalmente justificadas e excluídas do denominador.

Coverage ID	Comportamento medido	Bins / cross planejado	Feature
COV-01	Reset por contexto	initial × idle × active	F01/F06
COV-02	Configuração SPI	modos/campos relevantes × status	F03/F02
COV-03	MEMORY DATA	read/write × tamanho/condição × backpressure	F04
COV-04	AES vectors	classes de dados/chaves/configurações suportadas	F05
COV-05	PLL	Divisor x locked x reset	F02
COV-06	AES vectors	classes de dados/chaves/configurações suportadas	F05
COV-07	Recuperação	Reset x new_execution	F06-F08

7.1 Code coverage e análise de holes

Registre line/block/expression/toggle/FSM quando disponíveis. Holes devem ser classificados: falta de estímulo, código inacessível, comportamento fora de escopo, limitação do modelo ou possível bug. Exclusões/refinements precisam de justificativa e evidência.

8 Testes e cenários

COMO ESCREVER UM TESTE NO VPLAN

O teste é uma composição de estímulos e checkers para cobrir uma intenção verificável. Não replique toda a implementação UVM aqui. Registre objetivo, fluxo, variações/seeds, checkers ativos e coverage esperado.

Test ID	Objetivo / fluxo	Checkers	Coverage principal
T-SMOKE	Reset → configuração mínima → operação curta.	CHK-01/02	COV-01/02
T-AES-E2E	Fluxo completo SPI + MEMORY DATA + AES.	CHK-02/03/04	COV-02/03/04
T-RST-RUN	Aplicar reset durante atividade e reiniciar.	CHK-01/04	COV-01/03
T-RANDOM	Variações constrained-random dentro do espaço legal.	Todos aplicáveis	Closure de bins restantes
T-PLL	Programar divisores → observar LOCKED/sys_clk → reconfigurar	CHK 02/03	COV-02/03
T-SPI	Variações constrained-random dentro do espaço legal.	CHK-02/05	COV-03/05
T-MEM	Escrever/ler na RAM, limites e overwrite	CHK-04/06	COV-04/06
T-AES	Variações constrained-random dentro do espaço legal.	Todos aplicáveis	Closure de bins restantes
T-REPEAT	Operações em sequências	CHK-05/06	COV-05/07
T-RST-RUN	Reset durante a operação	CHK-01/07	COV-01/07
T-RANDOM	Variações constrained-random dentro do espaço legal.	Todos aplicáveis	Closure de bins restantes

8.1 Estratégia de execução

Executar primeiro testes dirigidos por componente e, após o bring-up, cenários integrados e aleatórios restritos. Registrar nome do teste, seed, configuração, resultado, logs e cobertura. Falhas devem ser reproduzidas por seed antes de correção e reexecução da regressão.

9 Rastreabilidade e critérios de closure

O QUE FECHA A VERIFICAÇÃO

Closure não é “todos os testes passaram” isoladamente. O aluno deve mostrar que todas as features planejadas possuem estímulo, checagem, cobertura e evidência; que bugs/mismatches estão resolvidos ou documentados; e que a regressão final é reproduzível.

Feature	Stimuli / Testes	Checker	Coverage	Status final
F01	ST-RST-01/02; T-SMOKE; T-RST-RUN	CHK-01	COV-01	[OPEN/CLOSED]
F03	ST-SPI-01; T-AES-E2E	CHK-02	COV-02	[OPEN/CLOSED]
F04	ST-MEM-01/02; T-AES-E2E	CHK-04	COV-03	[OPEN/CLOSED]
F05	T-AES-E2E / T-RANDOM	CHK-03	COV-04	[OPEN/CLOSED]
F06	ST-CLK-01, ST-PLL-01/02	CHK-03	COV-02	[OPEN/CLOSED]
F07	ST-SPI-01/02	CHK-02	COV-03	[OPEN/CLOSED]
F08	ST-AES-01/02, ST-MEM-03	CHK-05, CHK-06	COV-05/06	[OPEN/CLOSED]
F09	ST-RST-02	CHK-01, CHK-07	COV-01/07	[OPEN/CLOSED]
F10	ST-SPI-03	CHK-05, CHK-06	COV-05/06	[OPEN/CLOSED]
F11	ST-INT-01	CHK-05, CHK-06	COV-7	[OPEN/CLOSED]

9.1 Critérios mínimos de fechamento

- Nenhum mismatch ou assertion failure sem explicação na regressão final.
- Todos os itens do VPLAN possuem status final e evidência correspondente.
- Coverage funcional planejado fechado para bins válidos; waivers documentados quando necessários.
- Code coverage analisado e holes relevantes tratados ou justificados.
- Regressão reproduzível com comandos, seeds e versão/tag registrados.
- Verification Guide e Verification Report consistentes com o estado final do ambiente.

9.2 Limites e premissas

O comportamento analógico da PLL, o timing pós-layout e a validação matemática interna do AES estão fora do escopo. O modelo digital da PLL e os protocolos SPI/MEMORY são considerados conforme as especificações e RTL disponíveis. Qualquer detalhe de temporização, status ou proteção não explicitamente confirmado deverá ser validado na implementação antes de converter o plano em assertions executáveis.

10 Referências

[1] RTL e especificação do sistema de topo fornecidos pelo instrutor.

[2] NIST FIPS 197 – Advanced Encryption Standard (AES).

[3] SystemVerilog Language Reference Manual (LRM).

[4] UVM documentation / simulator documentation adotada no projeto.