DTL

(DAY IN THE LIFE)



Locked & Reset

Caminho externo à memória

SPI

1. O SPI É SINCRONIZADO PELO clk (2GHz - ALWAYS - OU (CLK DEPENDENTE - OSC))
OU SEJA, ESTE ESTÁ SEMPRE ORDENADO MESMO QUE ELE NÃO ESTEJA A LOCKED

- ELE REGISTA O CONTROLO DO AES E MEMÓRIA + DEFINIDOS OS PARÂMETROS DE OPERAÇÃO
- CONTROLA A SELEÇÃO DO MUX (MEMORY E AES)

O SPI CONFIGURA O PLL QUE EM LOCKED (0) - SYS CLK = STOP
O AES NÃO AESTA A MEM
LOCKED (1) - SYS CLK - CORRE
AES PODE COMEÇAR. O

O SPI REGISTA O CONTROLO DA SELEÇÃO DE MEMÓRIA ENTRE A MEMÓRIA EXTERNA (MEMORY/DATA) E AES, COMO TAMBÉM EM QUAL CICLO ESSA ATUAR.

ONDE:
- MEM_SEL_AES = 0 ; MEMORY/DATA CONTROLA A PORTA DA MEMÓRIA (mem_clk) ACESSO
- MEM_SEL_AES = 1 ; AES CONTROLA A PORTA DA MEMÓRIA (SYS CLK) ACESSO

CUIDADO: A SELEÇÃO DE MEM_SEL_AES SE MANTÉM ATÉ O AES ESTIVER EM IDLE + SE A INTERFACE EXTERNA NÃO ESTIVER REALIZANDO UMA TRANSAÇÃO
COM AES_BUSY = 1

MEMÓRIA

OBSERVAÇÕES (SPI)

- O SPI É UM PROTOCOLO DE COMUNICAÇÃO (M/S)
- PODE ENVIAR E RECEBER AO MESMO TEMPO
- COMUNICAÇÃO SÍNCRONA
- 4 FIOS (SPI_CLK, MISO, MOSI, CS)
- MOSI → Host out Slaved = M→S (POSEDGE)
- MISO → Host in Slaved = S→M (NEGEDGE)



MODE	CPOL	CPHA
0	0	0
1	0	1
2	1	0
3	1	1

(POLARIDADE) (FASE)



MISO: (M) LSB → MSB (S)
MOSI: (S) LSB → MSB (M)

MODE 0
CPOL=0 → Clock Low → Comunicação inativa
Clock High → 1 ativa
CPHA=0 → Lido na primeira borda (leem e escrevem)
2ª Borda - Negedge → Desloca mesmo



(B) PLL (CLOCK) (CLK_EN, SELECT_I[1:0], LOCKED, EN)
- MODIFICA INTERNAMENTE DE ACORDO O clk, DEPENDENDO QUE DIVISÃO FOR COLOCADO NO SELECT.
- O PLL LIBERTA O LOCKED (SINALIZA) CONFORME O COMANDO DO SPI
- LIBERTA SYS CLOCK PARA RAM E O AES.

QUE LOCKED SE MANTÉM ATIVO,
- SÓ PODE MANTER EXECUTO O AES TERMINAR OPERAÇÃO.

- O SPI PODE ALTERAR DIVISÃO DURANTE OPERAÇÃO !

CONTINUAMENTE MÍNIMO ABSOLUTO E SE SEJA PARA QUE LOCKED = 0.



① RAM (MEMORY)

- A RAM contém 256 blocos de 128 bits
- 1024 × 32 , 1024 posições de memória no formato de 32 bits = 1024 × 32 = 32768 bits = 4 KiB
- O acesso à memória deve acontecer quando:
  - A troca deve ocorrer quando o ao sinal de escrita é desativado
  - MEM_SEL (CAS) = 0
  - = 1



mem_i_wr_en = 1 ; write mem_i_data em mem_i_addr (mem_clk crescente)
mem_i_wr_en = 0 ; read mem_i_data em mem_i_data (mem_clk)

② Reset (ativo em nível baixo)

- O reset_n é aplicado aos blocos de controle (como ao start inicial)
- O Reset se mantém por algumas

E O Reset interrompe as operações ativo enquanto ODLC não está sincronizado
e por três ciclos mínimos de sistema após ocorrer:
Deverá mudar ao é liberado para operar
Locked = 0 → Reset

- A perda de locked reinicia o Reset?
- Interrupção dados
- Reinicia chave
- Calcula um próximo AES?
- Como garantir que uma transmissão não recebeu erro

AES

- Bloco de 128 bits e key de 128 bits
- AES_busy = 1 → SPI



- O bloco de 128 bits : Ocultando mais processado (16 bytes)
- Chave 128 bits : Os últimos bits/informação secreta utilizada para criptografia.

- O AES não opera em uma única transação. (Será executado várias vezes)
- Ele pode ser examinado (key expansão)
  1 chave criptografada

OBS: blocos ≠ blocks

OBS: cipher → criptografia plaintext → ciphertext
OBS: inverse cipher → chaves para text original

OBS: Como funciona de fato. (No core algoritmo / hardware / soc)

- Os algoritmos → subbyte(), shiftrows(), mix_columns(), addround key/sch, inv shiftrows().
- Carregar o mundo (128) e key (128) → Cypher



Operações: ECB - Blocos isolados. São mais vulneráveis
CBC - Blocos encadeados (IV)



Modos de operação

ECB: Modo mais simples, recebe KEY e BLOCKS → decifrado = $P_1 \rightarrow A_{ES}^{-1} \rightarrow C_1$, $P_2 \rightarrow A_{ES}^{-1} \rightarrow C_2$

CBC: Cada bloco de dados do decifrado é criptograficamente alterado (processamento) = $P_1 \rightarrow XOR + IV \rightarrow A_{ES}^{-1} \rightarrow C_1$, $P_2 \rightarrow XOR + C_1 \rightarrow A_{ES}^{-1} \rightarrow C_2$

CBC: Mesma coisa que CBC + utilizando dados reais = $P_1 \rightarrow XOR + IV \rightarrow A_{ES}^{-1} \rightarrow C_1$, $P_2 \rightarrow XOR\ C_1$ (dados) $\rightarrow A_{ES}^{-1} \rightarrow C_2$

CFB: AES criptografa um valor de feedback, o decifrado é combinado com os dados usando XOR. $IV \rightarrow A_{ES} \rightarrow XOR + P_1 \rightarrow C_1$, $C_i \rightarrow A_{ES} \rightarrow XOR + P_2 \rightarrow C_2$

OFB: AES gera uma sequência de bits independente do conteúdo mensagem. IV → AES → XOR com $P_1 \rightarrow C_1$; AES → IV → XOR com $P_2 \rightarrow C_2$

Cifra IV + Count → AES → XOR + $P_i \rightarrow C_i$

8.2 Modos de operação

MODE	Modo	Comportamento
000 IC	ECB Direta	Cada bloco é cifrado/decifrado independentemente.
001 IC	CBC Direta	Encadeamento por XOR com o vetor de chaining.
010	PCBC	Encadeamento propagado com entrada/saída do bloco anterior.
011 C	CFB	Usa o primitive de encrypt para gerar o fluxo aplicado por XOR.
100 C	OFB	Usa o primitive de encrypt e realimenta a saída criptográfica.
101 C	CTR Direta	Usa AES encrypt sobre IV XOR contador de 64 bits zero-extendido; contador é incrementado por bloco.

SPI configura o PLL, SYS_CLK é liberado

O RESET interno é liberado após 3 ciclos clock (SYS)

SPI configura o AES ativando start, bem KEY, mode, BLOCKS

SPI liberta a memória para o AES selecionando MEM_SEL, AES adquire o controlo

SPI ativa START

AES começa o processamento (BUSY = 1)

Lê 4 palavras de 32 bits na RAM para descriptografia

Chaves expandem em 14 rounds key

Executa 10 rounds do AES-128

Escreve resultado de 128 bits na memória em 4 de 32

Repete o processo continuamente

AES finaliza → BUSY = OFF

IDLE = ON

BLOCK NOW = 0

mem_sel = 0, altera interface memória é do modo processamento

6.1 AES_CONTROL

```
31                              5  4       2      1       0
+-------------------------------+--------+------+-------+
| reserved                      | MODE   | DECRYPT | START |
+-------------------------------+--------+------+-------+
```

START é um comando write-one-pulse: escrever 1 solicita uma nova operação. DECRYPT seleciona decriptação nos modos que utilizam o primitive inverso (DECRYPT = 1 => descriptografia, se DECRIPT = 0 então, o modo é de criptografia). MODE define o modo de operação.

6.2 AES_STATUS

```
31                  12 11             3 2            1      0
+--------------------+-----------------+--------------+------+------+
| reserved           | BLOCKS_DONE     | ERROR        | DONE | BUSY |
+--------------------+-----------------+--------------+------+------+
```

DONE permanece indicado após o término da operação e é limpo quando um novo START válido é aceito. BLOCKS_DONE contabiliza quantos blocos de 128 bits já foram processados.

Evidenciando a ação de clock



CLK (≥ 6MHz) - ALWAYS_ON
↳ Função independente do PLL

SPI_CLK (≥ 5 MHz) → interface

Sys_clk (≥ 6MHz - 250 MHz) → inter (PLL)
↳ só é liberado depois locked
↳ Configurado via SPI

Mem_clk (≥ 200MHz) →

Clock com ritmos e ruídos diferentes, um ruído (glitch) muito curto de "fração de"

Q1 FL

① SPI CONFIGURADO AOS E MEMORY
② MEMÓRIAS DISPONÍVEL
③ PLL LOCKED
④ AGS OPERAM COMO START
⑤ ESCRITA NA MEMÓRIA
⑥ RESET ?

① SPI CONFIGURADO AOS E MEMORY
② PLL LOCKED
③ RESET INTERNO É LIBERADO
④ MEMÓRIAS DISPONÍVEL, MEMÓRIA CARREGADA NA RAM (USE_AGS=0)
⑤ SPI LIBERA MEMÓRIA PARA AGS
⑥ SPI START
⑦ AGS PROCESSA
⑧ AGS FINISHED
⑨ SPI CONSULTA STATUS
⑩ MEMÓRIA PRONTA PARA LEITURA

O QUE ACONTECE MEMORY_INIT CARREGA EXATAMENTE 32 BITS NA RAM, MAS PRECISO DE 512 BITS E NO TOTAL, A INTERFACE ESTÁ LÁ? EXISTE?

Rotina Pedro

① INICIALIZAÇÃO
RESET GLOBAL → SPI OPERACIONAL
② CONFIGURAÇÃO DO PLL
SPI CONFIGURA LOCKED = 1 → RESET INTERNO LIBERADO
③ CARREGAMENTO DA RAM
MEM_SEL_AGS=0 → MEMORY INIT ESCREVE NA RAM
④ CONFIGURAR AGS
SPI → {KEY, MODE, MEM_BLOCK}
⑤ PROCESSAMENTO
MEM_SEL_AGS=1 → START(1) → BUSY=1
⑥ FINALIZAÇÃO
BUSY = 1 → BUSY=0
⑦ LEITURA DO RESULTADO
MEM_SEL_AGS=0 → MEMÓRIA PRONTA (READ)

Rotinas Possíveis

		O QUE FAZER?	O QUE É PRECISO?	
C0	CRIPTOGRAFIA SIMPLES	→ ECB MODE	→ OPERAÇÃO BÁSICA FUNCIONANDO	OPERAÇÕES
C0	DESCRIPTOGRAFIA	→ ECB C	→ RECEBEU CORRETAMENTE?	
C0	MÚLTIPLOS BLOCOS	→ MEM_BLOCKS > 1	→ FUNCIONANDO SEQUENCIAL E PARALELO?	
C0	MODOS ENCADEADOS	→ CBC OU PCBC	→ CBC NO RTL?	
C0	MODO CTR	→ CONTADOR E CIFRA	→ CONTROLE DE LOOP	
C0	MUDANÇA DE CLOCK	→ DIVISOR DE CLK	→ OPERAÇÃO COM DIFERENTE FREQ	
C0	OPERAÇÕES CONSECUTIVAS	→ START E DONE	→ CONSEGUE O AGS SEM PRECISAR RESET	
C0	CONFIGURAÇÕES DURANTE BUSY	→ SPI ESCREVE AGS	→ BLOQUEIA NOVAS CONFIGURAÇÕES DURANTE	
C0	LOCKED PERDIDO	→ PLL PERDE SINAL	→ ?	
C0	RESET DURANTE OPERAÇÃO	→ RST_N=0 ; BUSY=1	→ REINICIA?	

② Rotina Contínua

① CRIPTOGRAFAR
② DESCRIPTOGRAFAR
③ ALTERNAR A CHAVE
④ EXECUTAR OPERAÇÃO (SEM REINICIAR)

③ Operação com Restrições

① INICIAR UMA CRIPTOGRAFIA COM MÚLTIPLOS
② ALTERAR CFG DURANTE O BUSY OU
③ SPI BLOQUEIA, RESULTADO ERRADO

Testes / Observações para Observações

Ⓐ Operação Inválida → Resultados (Verificar como forma de operação)
Ⓑ Operações com Múltiplos Blocos
Ⓒ Testar todos os Operações Utilizando outros Pinos do PLL
Ⓓ O SPI Bloqueia durante BUSY=1 ?
Ⓔ Ruído Bloqueio durante Operação

A nível de SOC
Ⓒ Carregar toda a memória antes de habilitar o PLL
Ⓓ Habilitar o PLL sem carregar nada na memória?
Ⓔ O Reset via pino (RSTN=1) sem chamar o Rst.
Ⓞ Aplicar o Reset Aconteceu? (Existe alguma forma de resetar?)

Pode causar a Falhas durante operação? (durante locked)
O que acontece

Cenários

RST_N = [0, 1] → Pode causar o reset
SPI_CS_N = [0, 1]
MEM_DATA = [0 - 2^64 FFFFFFFFFFFFFFFF]
MEM_ADDR = [0 - 200 - 1000 x 7]
MEM_DATA = [0 - 2^64 FFFFFFFF]

DAY 2

Arquitetura

Regra nomenclatura

- **Idioma:** inglês.
- **Estilo:** `snake_case` (letras minúsculas e `_`).
- **Classes:** terminam com um sufixo que identifica sua função.
- **Arquivos:** devem ter o mesmo nome da classe principal.
- **Instâncias:** nomes curtos e consistentes.
- **Constantes:** `UPPER_SNAKE_CASE`.

2. Nomenclatura das classes UVM

Componente	Sufixo	Exemplo
Interface	`_if`	`spi_if`
Transaction / Sequence Item	`_item`	`spi_item`
Sequence	`_seq`	`spi_write_seq`
Sequencer	`_sequencer`	`spi_sequencer`
Driver	`_driver`	`spi_driver`
Monitor	`_monitor`	`spi_monitor`
Agent	`_agent`	`spi_agent`
Configuration	`_cfg`	`spi_agent_cfg`
Scoreboard	`_scoreboard`	`minisoc_scoreboard`
Coverage	`_coverage`	`aes_coverage`
Environment	`_env`	`minisoc_env`
Test	`_test`	`minisoc_base_test`

```
verif/
├── doc/
└── tb/
    ├── agents/
    │   ├── clk/
    │   │   ├── clk_if.sv
    │   │   ├── clk_cfg.sv
    │   │   ├── clk_driver.sv
    │   │   └── clk_agent.sv
    │   ├── rst/
    │   │   ├── rst_if.sv
    │   │   ├── rst_cfg.sv
    │   │   ├── rst_driver.sv
    │   │   └── rst_agent.sv
    │   ├── spi/
    │   │   ├── spi_if.sv
    │   │   ├── spi_item.sv
    │   │   ├── spi_cfg.sv
    │   │   ├── spi_driver.sv
    │   │   ├── spi_monitor.sv
    │   │   ├── spi_sequencer.sv
    │   │   └── spi_agent.sv
    │   ├── mem/
    │   │   ├── mem_if.sv
    │   │   ├── mem_item.sv
    │   │   ├── mem_cfg.sv
    │   │   ├── mem_driver.sv
    │   │   ├── mem_monitor.sv
    │   │   ├── mem_sequencer.sv
    │   │   └── mem_agent.sv
    │   └── aes/
    │       ├── aes_mon_if.sv
    │       └── aes_monitor.sv
    ├── env/
    │   ├── minisoc_env_cfg.sv
    │   ├── minisoc_env.sv
    │   ├── minisoc_virtual_sequencer.sv
    │   ├── minisoc_scoreboard.sv
    │   └── minisoc_coverage.sv
    ├── refmod/
    │   ├── cpp/
    │   └── aes_lib.svh
    ├── sequences/
    │   ├── spi/
    │   ├── mem/
    │   └── virtual/
    ├── tests/
    │   ├── minisoc_base_test.sv
    │   └── minisoc_nominal_diti_test.sv
    ├── top_assertions.sv
    └── top_tb.sv
```

Item_clk
Item_rst
Assertions
Item_mem
Item_spi

Minisoc_top



spi_sequence
s



Dúvidas





1. Decisões arquiteturais

Item	Definição
SPI	Scoreboard independente alimentado pelo spi_monitor; modelo simples de registradores, sem RAL inicialmente
Comunicação	uvm_analysis_port, analysis_imp e/ou uvm_tlm_analysis_fifo
Timeouts	Global e individual por operação
Tratamento de falhas	UVM_ERROR para divergências; UVM_FATAL para falhas estruturais
Coverage	Componentes por subsistema integrados no minisoc_env
Regressão	Makefile com testes, seeds e relatórios por fase
Metodologia	Implementação incremental por fase; cada fase deve ser executável e verificável

2. Cinco camadas de verificação

Camada	Componentes e função
L1 - BFMs	clk_driver, rst_driver, spi_driver, mem_driver: estímulos físicos
L2 - Geração / Monitoramento	Sequencers SPI e Memory; monitores SPI, Memory, PLL e AES
L3 - Checking	spi_scoreboard, mem_scoreboard, minisoc_scoreboard, pll_checker e SVA
L4 - Coverage	Cobertura SPI, PLL, Memory, AES, integração e robustez
L5 - Harness / Scenarios	top_tb, minisoc_env, virtual sequences e testes

Clock e Reset: drivers diretamente no minisoc_env, sem agentes nem sequencers. PLL e AES: monitoramento passivo.

3. Matriz de fases

Fase	Escopo	Critério principal
F1 - SPI + PLL	Bring-up, registradores SPI, PLL /2, /4, /8, LOCKED, sys_clk e reset interno	Configurações e comportamento temporal verificados
F2 - Memory	Leitura/escrita RAM, limites, padrões, random e scoreboard	Integridade dos dados e cobertura dos acessos
F3 - AES Functional	Cipher, Inverse Cipher, modos implementados, múltiplos blocos	100% dos cruzamentos válidos
F4 - Integration	Back-to-back, reconfiguração, alternância AES/RAM e transições	100% dos bins válidos de transição
F5 - Robustness & Stress	Reset durante BUSY, escritas protegidas, START concorrente, LOCKED e stress random	Fechamento funcional e ausência de falhas

4. Parâmetros já estabelecidos

Subsistema	Parâmetros
Clock / Reset	Clock de referência: 2 GHz (500 ps); reset ativo baixo por 10 ciclos; clk_cfg e rst_cfg via uvm_config_db
SPI	Mode 0 (CPOL=0, CPHA=0); 25 MHz padrão, configurável via spi_cfg
Transação SPI	spi_item: op, addr, write_data e read_data; resposta separada via get_response()
PLL	Divisores /2, /4 e /8; reset interno AES liberado após 3 ciclos de sys_clk depois de LOCKED
AES	AES-128, Cipher, Inverse Cipher, múltiplos blocos e todos os modos efetivamente implementados
RAM	1024 x 32 bits; acesso externo e AES conforme propriedade da memória

6. Ordem de implementação

Ordem	Entrega
1	Clock e Reset: interfaces, configurações e drivers automáticos

Ordem	Entrega
2	SPI Agent: registradores, Mode 0, leitura/escrita e resposta
3	PLL: monitor, checker, SVA, cobertura e teste F1
4	Memory: agente, modelo, scoreboard, cobertura e teste F2
5	AES: monitor, modelo de referência, scoreboard e teste F3
6	Integração: virtual sequences, back-to-back e teste F4
7	Robustez: exceções, stress random, regressão e fechamento F5

7. Pontos a confirmar no RTL antes da codificação

Mapa e larguras dos registradores SPI; formato exato dos quadros; modos AES e codificações; comportamento de condições excepcionais; hierarquia dos sinais internos; temporização e restrições de reconfiguração. Esses pontos não alteram a conclusão do planejamento arquitetural.

Conclusão: Dia 3 concluído em nível de planejamento. Próxima atividade: implementação incremental da F1, iniciando pelos componentes de Clock e Reset.