

Lista de Exercícios de Fixação

Eletrônica Digital

Portas lógicas, desenho e interpretação de circuitos, expressões booleanas e tabelas-verdade

Objetivo do material. Consolidar a leitura, o desenho e a análise de circuitos lógicos combinacionais, exigindo que o estudante relacione situação-problema, expressão booleana, circuito e tabela-verdade.

Convenções adotadas.

- Soma lógica: $+$
- Produto lógico: $\cdot$
- Negação: barra, por exemplo $\overline{A}$
- Os diagramas de portas seguem a notação gráfica ANSI/IEEE mostrada pelo docente para AND, NAND, OR, NOR, XOR, XNOR, BUFFER e NOT.

Orientação didática. Esta lista foi organizada em cinco blocos. Em cada bloco há cinco exercícios. Ao final, o gabarito apresenta a resolução comentada e, nos casos pertinentes, os circuitos desenhados com a simbologia correta.

Sumário

1. Portas Lógicas	2
2. Desenho de Circuitos Lógicos	3
3. Expressões Booleanas Obtidas de Circuitos Lógicos	4
4. Circuitos Obtidos de Expressões Booleanas	6
5. Expressões Booleanas Obtidas de Tabelas-Verdade	8
Gabarito Comentado	10

1. Portas Lógicas

Exercício 1

Função de maioria com três aprovações Em uma sala de controle, três supervisores podem autorizar o acionamento de um sistema de resfriamento de emergência. O sistema deve ligar quando **pelo menos dois** dos três supervisores aprovarem a operação.

Considere A , B e C como os sinais de aprovação e S como a saída do sistema.

- Escreva a expressão booleana de S .
- Indique quais portas lógicas básicas são suficientes para implementar a função.
- Explique por que essa função não é equivalente a uma única porta AND de três entradas nem a uma única porta OR de três entradas.

Exercício 2

Validação por redundância e habilitação global Dois sensores redundantes monitoram a mesma variável física. O sistema só considera a leitura confiável quando os dois sensores apresentam o **mesmo valor**. Além disso, existe um sinal de habilitação global E .

Considere A e B como os sinais dos sensores e S como a saída de validação.

- Qual porta lógica derivada compara adequadamente A e B ?
- Escreva a expressão booleana completa de S .
- Em quais combinações de A , B e E a saída será 1?

Exercício 3

Deteção de exclusividade entre barreiras Em uma área restrita, duas barreiras ópticas independentes detectam passagem. Por exigência de segurança, um evento deve ser registrado somente quando **exatamente uma** delas for interrompida; se nenhuma ou ambas forem interrompidas, o sistema entende que a situação não é válida.

Considere P e Q como os sinais das barreiras e R como o registro do evento.

- Qual porta lógica descreve esse comportamento?
- Monte a tabela-verdade de R .
- Explique a interpretação física da linha $P = 1$, $Q = 1$, $R = 0$.

Exercício 4

Sensores ativo-baixo e bloqueio por inibição Dois sensores de falha trabalham em lógica **ativo-baixo**: quando detectam falha, fornecem 0. Um sinal I coloca o sistema em modo de inibição quando $I = 1$. O alarme deve disparar quando **houver falha em pelo menos um sensor e o sistema não estiver inibido**.

Considere F_1 , F_2 , I e A .

- Escreva a expressão booleana do alarme A .

- b) Quais portas lógicas são necessárias?
- c) Explique por que o tratamento dos sensores exige inversão lógica.

Exercício 5

Combinação de blocos NAND e NOR Um módulo de diagnóstico produz duas saídas intermediárias:

- X_1 é a saída de uma porta NAND com entradas A e B ;
- X_2 é a saída de uma porta NOR com entradas C e D .

A saída final do módulo é $S = X_1 + X_2$.

- a) Escreva S diretamente em função de A , B , C e D .
- b) Em que situação a saída final será 0?
- c) Explique o significado lógico de combinar uma NAND e uma NOR por uma OR.

2. Desenho de Circuitos Lógicos

Exercício 6

Reservatório com nível baixo, teste e bloqueio por transbordamento Um reservatório deve acionar uma bomba quando houver **nível baixo** ou quando o operador ativar o **modo de teste**. Entretanto, a bomba só pode ligar se houver **energia disponível** e se **não houver transbordamento detectado**.

Considere: N (nível baixo), T (modo de teste), E (energia disponível), O (transbordamento) e B (bomba ligada).

- a) Escreva a expressão booleana de B .
- b) Desenhe o circuito lógico correspondente.
- c) Explique a função do sinal O no circuito.

Exercício 7

Controle de acesso com bloqueio administrativo Uma porta de acesso a um laboratório deve ser destravada quando o **crachá for válido** e a **senha estiver correta**, e também pode ser destravada por uma **chave de emergência**. Em ambos os casos, a abertura só é permitida se **não houver bloqueio administrativo**.

Considere: C (crachá), S (senha), B (bloqueio administrativo), E (emergência) e D (porta destravada).

- a) Escreva a expressão booleana de D .
- b) Desenhe o circuito lógico correspondente.
- c) Indique qual parte do circuito implementa a política de bloqueio global.

Exercício 8

Sinalização por exclusividade com travamento mecânico Em uma esteira de separação, a lâmpada de sinalização deve acender somente quando **exatamente um** dos sensores laterais estiver ativo, o sistema mestre estiver habilitado e **não houver travamento mecânico**.

Considere: A , B , M , J e L .

- a) Escreva a expressão booleana de L .
- b) Desenhe o circuito lógico correspondente.
- c) Justifique o uso de XOR.

Exercício 9

Ventilação industrial com modo manual e falha elétrica Um sistema de ventilação industrial deve ligar quando a **temperatura ultrapassar o limite** ou quando o operador acionar o **modo manual**. Entretanto, o acionamento só é permitido se houver **alimentação de potência** e **não houver falha elétrica**.

Considere: T , M , P , F e V .

- a) Escreva a expressão booleana de V .
- b) Desenhe o circuito lógico correspondente.
- c) Explique a diferença funcional entre $T + M$ e $P \cdot \bar{F}$.

Exercício 10

Supressão de incêndio com manutenção Um sistema de supressão de incêndio é habilitado quando pelo menos um entre dois detectores dispara. Porém, o sistema só pode atuar se a **pressão da linha** estiver adequada e se a central **não estiver em manutenção**.


Considere: F_1 , F_2 , P , M e S .

- a) Escreva a expressão booleana de S .
- b) Desenhe o circuito lógico correspondente.
- c) Explique a função lógica do modo manutenção.

3. Expressões Booleanas Obtidas de Circuitos Lógicos

Exercício 11


Circuito com negação em entrada, XOR intermediária e bloqueio final Considere o circuito a seguir e obtenha a expressão booleana da saída S .



- Escreva a expressão booleana de S .
- Simplifique apenas se houver simplificação algébrica evidente.
- Explique o papel da variável E no circuito.

Exercício 12


Circuito com NAND e produto condicionado por entrada negada Considere o circuito a seguir e obtenha a expressão booleana da saída S .



- Escreva a expressão booleana de S .
- Reescreva a expressão substituindo explicitamente a NAND por operações básicas.
- Indique uma condição suficiente para $S = 1$.

Exercício 13


Circuito com NOR implícita e segunda ramificação condicionada Considere o circuito a seguir e obtenha a expressão booleana da saída S .



- Escreva a expressão booleana de S .
- Interprete o bloco $\overline{(A + B)}$.
- Explique por que D aparece negada na segunda ramificação.

Exercício 14


Comparação por XNOR seguida de habilitação por OR condicionada Considere o circuito a seguir e obtenha a expressão booleana da saída S .



- Escreva a expressão booleana de S .
- Substitua a XNOR por sua forma booleana equivalente.
- Explique quando a primeira ramificação produz 1.

Exercício 15

Produto negado em bloco e bypass por OR final Considere o circuito a seguir e obtenha a expressão booleana da saída S .



- Escreva a expressão booleana de S .
- Reescreva a expressão deixando explícita a negação do produto lógico.
- Explique como a entrada E interfere no comportamento final.

4. Circuitos Obtidos de Expressões Booleanas

Exercício 16

Blocos OR precedidos por inversões em duas variáveis Dada a expressão

$$S = (\bar{A} + B) \cdot (C + \bar{D})$$

responda:

- Desenhe o circuito lógico com portas básicas.
- Indique em que pontos ocorrem as inversões.
- Explique qual bloco deve ser implementado primeiro.

Exercício 17

Duas ramificações, sendo uma delas composta Dada a expressão

$$S = \overline{A} \cdot B + C \cdot (\overline{D} + E)$$

responda:

- a) Desenhe o circuito lógico correspondente.
- b) Identifique as duas ramificações principais.
- c) Explique como a segunda ramificação combina condição negada com condição direta.

Exercício 18

Exclusividade condicionada e caminho alternativo por produto Dada a expressão

$$S = (A \oplus B) \cdot \overline{C} + D \cdot E$$

responda:

- a) Desenhe o circuito lógico correspondente.
- b) Indique qual bloco produz exclusividade.
- c) Explique por que a saída pode ser 1 por dois caminhos distintos.

Exercício 19

Parcela NOR implementada com portas básicas Dada a expressão

$$S = \overline{(A + B)} + C \cdot \overline{D}$$

responda:

- a) Desenhe o circuito lógico correspondente.
- b) Implemente o primeiro termo com portas básicas.
- c) Explique quando a primeira parcela já basta para forçar $S = 1$.

Exercício 20

Três produtos com uma variável em forma direta e negada Dada a expressão

$$S = A \cdot B + \overline{A} \cdot C + B \cdot \overline{D}$$

responda:

- a) Desenhe o circuito lógico correspondente.
- b) Indique quantas portas AND serão necessárias na implementação direta.
- c) Explique o papel da variável A em forma direta e negada.

5. Expressões Booleanas Obtidas de Tabelas-Verdade

Exercício 21

Maioria de três variáveis Obtenha a expressão booleana canônica e a forma simplificada da função S .

A	B	C	S
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

Exercício 22

Paridade ímpar de três variáveis Obtenha a expressão booleana canônica e a forma simplificada da função S .

A	B	C	S
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Exercício 23

Função dominante por $\overline{A}$ com exceção final Obtenha a expressão booleana canônica e a forma simplificada da função S .

A	B	C	S
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Exercício 24

Cobertura por dois implicantes principais Obtenha a expressão booleana canônica e a forma simplificada da função S .

A	B	C	S
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

Exercício 25

Forma simplificada não simétrica Obtenha a expressão booleana canônica e a forma simplificada da função S .

A	B	C	S
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

Gabarito Comentado

1. Portas Lógicas

Exercício 1

- a) $S = A \cdot B + A \cdot C + B \cdot C$.
- b) A implementação pode ser feita com três portas AND de duas entradas e uma composição de portas OR.
- c) Não é uma AND de três entradas porque não exige $A = B = C = 1$. Também não é uma OR de três entradas porque uma única aprovação não basta. A função vale 1 quando há **maioria** de entradas em 1.

Exercício 2

- a) A comparação é feita por uma porta XNOR.
- b) $S = (A \odot B) \cdot E = (A \cdot B + \overline{A} \cdot \overline{B}) \cdot E$.
- c) A saída vale 1 quando $E = 1$ e os sensores forem iguais: $(A, B) = (0, 0)$ ou $(1, 1)$.

Exercício 3

- a) A função é descrita por XOR.
- b) Tabela-verdade:

P	Q	R
0	0	0
0	1	1
1	0	1
1	1	0

- c) A linha $P = 1, Q = 1, R = 0$ representa uma interrupção simultânea das duas barreiras. Como o requisito é de **exclusividade**, esse caso não deve gerar registro válido.

Exercício 4

- a) Como os sensores são ativo-baixo, a presença de falha é representada por $\overline{F_1}$ e $\overline{F_2}$. Assim,

$$A = (\overline{F_1} + \overline{F_2}) \cdot \overline{I}.$$

- b) São necessárias duas inversoras, uma OR e uma AND.
- c) A inversão é necessária porque o evento físico *falha detectada* chega codificado por 0. Para tratá-lo como condição lógica positiva no circuito, é preciso inverter o sinal.


Exercício 5

- a) $S = \overline{A \cdot B} + \overline{(C + D)}$.
- b) Para $S = 0$, os dois termos da OR devem ser 0. Logo, $\overline{A \cdot B} = 0 \Rightarrow A = B = 1$ e $\overline{(C + D)} = 0 \Rightarrow C + D = 1$. Portanto, a saída final zero quando $A = 1$, $B = 1$ e pelo menos um entre C e D vale 1.
- c) A NAND fornece um caminho logicamente favorável em quase todos os casos, exceto quando A e B são ambos 1. A NOR fornece um caminho favorável apenas quando $C = 0$ e $D = 0$. A OR final combina esses dois critérios.

2. Desenho de Circuitos Lógicos

Exercício 6


- a) $B = (N + T) \cdot E \cdot \overline{O}$.
- b) Circuito correto:



- c) O sinal O atua como bloqueio. Se houver transbordamento, $O = 1$, então $\overline{O} = 0$ e a bomba é impedida de ligar.

Exercício 7


- a) $D = (C \cdot S + E) \cdot \overline{B}$.
- b) Circuito correto:



- c) O bloqueio global é implementado pelo fator $\overline{B}$ aplicado na etapa final. Se $B = 1$, a porta não destrava em nenhuma hipótese.

Exercício 8


- a) $L = (A \oplus B) \cdot M \cdot \overline{J}$.
- b) Circuito correto:



- c) O uso de XOR é justificado porque a lâmpada deve acender apenas quando **um** sensor estiver ativo e o outro não.

Exercício 9


- a) $V = (T + M) \cdot P \cdot \overline{F}$.
 b) Circuito correto:



- c) O termo $T + M$ representa os pedidos de acionamento; o termo $P \cdot \overline{F}$ representa as condições mínimas de habilitação física e elétrica.

Exercício 10

- a) $S = (F_1 + F_2) \cdot P \cdot \overline{M}$.
 b) Circuito correto:



- c) O modo manutenção entra negado porque, quando $M = 1$, o sistema deve ser obrigatoriamente impedido de atuar.

3. Expressões Booleanas Obtidas de Circuitos Lógicos

Exercício 11

- a) A expressão é

$$S = (A \cdot \overline{B} + (C \oplus D)) \cdot \overline{E}.$$

- b) Não há simplificação algébrica imediata relevante sem expandir a XOR.
 c) A variável E atua como bloqueio global. Se $E = 1$, então $\overline{E} = 0$ e a saída final é anulada.

Exercício 12

a) A expressão é $S = (A \text{ NAND } B) + C \cdot \overline{D}$.

b) Em portas básicas,

$$S = \overline{A \cdot B} + C \cdot \overline{D}.$$

c) Uma condição suficiente é $A \cdot B = 0$, pois isso torna $\overline{A \cdot B} = 1$ e a OR final passa automaticamente a 1.

Exercício 13

a) A expressão é

$$S = \overline{(A + B)} \cdot (C \cdot \overline{D}).$$

b) O bloco $\overline{(A + B)}$ é uma função NOR implementada por OR seguida de NOT. Ele só vale 1 quando $A = 0$ e $B = 0$.

c) A variável D aparece negada porque a segunda ramificação só deve contribuir quando $D = 0$.

Exercício 14

a) A expressão é $S = (A \text{ XNOR } B) \cdot (C + \overline{D})$.

b) Substituindo a XNOR por portas básicas,

$$S = (A \cdot B + \overline{A} \cdot \overline{B}) \cdot (C + \overline{D}).$$

c) A primeira ramificação produz 1 quando A e B assumem o mesmo valor lógico.

Exercício 15

a) A expressão é

$$S = \overline{(A + \overline{B}) \cdot (C + D)} + E.$$


b) A negação do produto lógico está explícita no bloco $\overline{(A + \overline{B}) \cdot (C + D)}$.

c) A entrada E funciona como bypass lógico: sempre que $E = 1$, a saída final é 1 independentemente do primeiro bloco.

4. Circuitos Obtidos de Expressões Booleanas

Exercício 16


a) Circuito correspondente:



- b) As inversões ocorrem em A e D .
- c) Os blocos entre parênteses devem ser construídos primeiro: $(\bar{A} + B)$ e $(C + \bar{D})$.

Exercício 17


- a) Circuito correspondente:



- b) As duas ramificações principais são $\bar{A} \cdot B$ e $C \cdot (\bar{D} + E)$.
- c) Na segunda ramificação, D entra negada enquanto E entra diretamente na OR intermediária.

Exercício 18


- a) Circuito correspondente:



- b) O bloco de exclusividade é $A \oplus B$.
- c) A saída pode ser 1 pelo caminho $(A \oplus B) \cdot \bar{C}$ ou pelo caminho $D \cdot E$.

Exercício 19


- a) Circuito correspondente:



- b) O primeiro termo é implementado por OR seguida de NOT.
- c) Se $A = 0$ e $B = 0$, então $\overline{(A + B)} = 1$ e essa parcela já força a saída final para 1.

Exercício 20

a) Circuito correspondente:



b) São necessárias três portas AND na implementação direta.

c) A variável A participa em forma direta no termo $A \cdot B$ e em forma negada no termo $\bar{A} \cdot C$, produzindo caminhos alternativos dependentes do estado de A .

5. Expressões Booleanas Obtidas de Tabelas-Verdade**Exercício 21**

As linhas com $S = 1$ são 011, 101, 110 e 111. Logo,

$$S = \bar{A} \cdot B \cdot C + A \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C} + A \cdot B \cdot C.$$

Agrupando os mintermos, obtém-se a forma simplificada

$$S = A \cdot B + A \cdot C + B \cdot C.$$

Trata-se da função maioria de três entradas.

Exercício 22

As linhas com $S = 1$ são 001, 010, 100 e 111. Portanto,

$$S = \bar{A} \cdot \bar{B} \cdot C + \bar{A} \cdot B \cdot \bar{C} + A \cdot \bar{B} \cdot \bar{C} + A \cdot B \cdot C.$$

A forma simplificada é

$$S = A \oplus B \oplus C.$$

É a função de paridade ímpar para três variáveis.

Exercício 23

As linhas com $S = 1$ são 000, 001, 010, 011 e 111. Assim,

$$S = \bar{A} \cdot \bar{B} \cdot \bar{C} + \bar{A} \cdot \bar{B} \cdot C + \bar{A} \cdot B \cdot \bar{C} + \bar{A} \cdot B \cdot C + A \cdot B \cdot C.$$

Simplificando,

$$S = \bar{A} + B \cdot C.$$

A leitura lógica é direta: quando $A = 0$, a saída já vale 1; se $A = 1$, resta apenas o caso $B = C = 1$.

Exercício 24

As linhas com $S = 1$ são 010, 011, 100 e 110. Logo,

$$S = \overline{A} \cdot B \cdot \overline{C} + \overline{A} \cdot B \cdot C + A \cdot \overline{B} \cdot \overline{C} + A \cdot B \cdot \overline{C}.$$

A simplificação resulta em

$$S = \overline{A} \cdot B + A \cdot \overline{C}.$$

A primeira parcela cobre os dois mintermos com $A = 0$ e $B = 1$; a segunda cobre os dois mintermos com $A = 1$ e $C = 0$.

Exercício 25

As linhas com $S = 1$ são 011, 100, 101 e 111. Portanto,

$$S = \overline{A} \cdot B \cdot C + A \cdot \overline{B} \cdot \overline{C} + A \cdot \overline{B} \cdot C + A \cdot B \cdot C.$$

A forma simplificada é

$$S = A \cdot \overline{B} + B \cdot C.$$

Essa simplificação mostra uma função não simétrica: um caminho depende de A com $B = 0$; o outro depende da conjunção de B e C .