
Sistemas Digitais


P02 – Multiplexadores e bit_vector Simulando Multiplexadores


MULTIPLEXADOR descrevendo o hardware comutador

- •MUX_{2x1}
- -Entradas de 1 bit
- •Canal₀ \rightarrow C0
- •Canal₁ \rightarrow C1
- •Seletor → SELECT
- -Saída de 1 bit
- Z









ENTIDADE:

```
entity mux2x1 is
```

port(

c0: in bit;

c1: in bit;

sel: in bit;

z : out bit;

);

end entity;

COMPORTAMENTO:

architecture comuta of mux2x1 is

begin

z <= (c0 and not(sel)) or


(c1 and sel);


end architecture;

- $\cdot MUX_{2x1}$
- -Um pouco mais sobre VHDL

- -Seleção entre sinais
- Comando de atribuição condicional
- -<receptor> <= <sinal> when <condição> else <sinal>;







ENTIDADE:

```
entity mux2x1 is
```

port(

c0: in bit;

c1: in bit;

sel: in bit;

z : out bit;

);

end entity;

COMPORTAMENTO:

architecture comuta of mux2x1b is

begin

 $z \le c0$ when sel = '1' else c1;

end architecture;

- •MUX_{2x1}
- -Anexos mux2x1.vhdl e tb_mux2x1.vhdl

- •MUX_{2x4}
- -Entradas de 4 bit
- •Canal₀ \rightarrow C0 = {C03, C02, C01, C00}
- •Canal₁ \rightarrow C1 = {C13, C12, C11, C10}
- •Seletor → SELECT
- -Saída de 1 bit
- $z = \{Z3, Z2, Z1, Z0\}$

```
•MUX<sub>2x4_feio</sub>
```

```
COMPORTAMENTO:
architecture comuta of mux2x1_feio is
begin
  -- usando portas lógicas
  z3 <= (c03 and not(sel)) or (c13 and sel); -- 4 x mux2x1
  Z2 \ll (c02 \text{ and not(sel)}) \text{ or (c12 and sel)};
  z1 <= (c01 and not(sel)) or (c11 and sel);</pre>
  z0 \le (c00 \text{ and not(sel)}) \text{ or } (c10 \text{ and sel});
  -- ou
  z3 \le c03 when sel = '0' else c13;
```

11

- •MUX_{2x4_feio}
- -Anexos mux2x4_feio.vhdl e tb_mux2x4_feio.vhdl

```
    •MUX<sub>2x4</sub>
    -Entradas de 4 bit
    •Canal<sub>0</sub> → C0 = {C03, C02, C01, C00}
```

```
•Canal<sub>1</sub> \rightarrow C1 = {C13, C12, C11, C10}
```

•Seletor → SELECT


-Saída de 1 bit

```
z = \{Z3, Z2, Z1, Z0\}
```

-FEIO?

- •MUX_{2x4}
- -Entradas de 4 bit
- •Canal₀ \rightarrow C0 = {C03, C02, C01, C00}
- •Canal₁ \rightarrow C1 = {C13, C12, C11, C10}
- •Seletor → SELECT
- -Saída de 1 bit

$$z = \{Z3, Z2, Z1, Z0\}$$



bit_vector criando barramentos

- Vetor unidimensional
- -Elementos do tipo bit
- Definição de MSb e LSb (direção e limites)

- •MUX_{2x4}
- -Entradas de 4 bit
- •Canal. \rightarrow C0 = {C03, C02, C01, C00}

Vetor de bits

C03	C02	C01	C00
MSb			

- •MUX_{2x4}
- -Entradas de 4 bit
- •Canal₀ \rightarrow C0 = {C03, C02, C01, C00}

C03 C02 C01 C00

•4 sinais → bit_vector com 4 elementos bit:

•C0 : bit_v Vetor de bits do limite superior direção limite inferior

- Atribuição
- -Sinais bit
- •Usa-se <= '<valorLógico>'
- •Exemplo:

```
•sz <= '1';
```

-- aspas simples

- -Sinais bit_vector
- •Usa-se <= "listaValoresLógicos>"
- •Exemplo:

```
•sz_v <= "10010110";
```

-- aspas duplas

- Atribuição parcial
- -Considere o bit_vector

e

- atribuir único bit
- $\cdot sz_v(3) <= '1';$
- ·resultado: "10011110"

```
Atribuição parcial
Considere o bit_vector
sz_v : bit_vector (7 downto 0);
e
sz_v <= "10010110";</li>
```

atribuir parcial

```
•sz_v(6 downto 4) <= "110";</pre>
```

.resultado: "11101110"

- Leitura e atribuição parcial
- -Considere os bit_vectors

```
sz_v : bit_vector (7 downto 0);
```

```
sx_v : bit_vector (7 downto 0);
```

e

```
sz_v <= "10010110"
```

- Leitura e atribuição parcial
- $\cdot sx_v(3 downto 0) \le sz_v(7 downto 4);$
- •Resultado sx v: "1100**1001**"

EXERCÍCIOS

Exercícios

- Descrever os Multiplexadores:
- $-MUX_{2x1}$
- -MUX_{2x8} (NEANDER)
- $-MUX_{4x1}$
- $-MUX_{8x1}$

Criar os arquivos Testbench e simular.

Dúvidas?