

Circuitos digitais síncronos

João Canas Ferreira

Novembro de 2020



Tópicos

1 Sistemas sequenciais síncronos

2 Elementos de memória

3 Registos e contadores


Contém figuras de “Computer Organization and Design”, D. Patterson & J. Hennessey, 3ª. ed., MKP

Definição de circuito sequencial

- Circuito *combinatório*: o valor da saída depende *apenas* dos valores atuais das entradas.
- Circuito *sequencial*: o valor da saída depende dos valores atuais **e** de todos os valores anteriores das entradas.
- Estado de um circuito: conjunto de *variáveis de estado* que, em cada momento, contêm informação suficiente sobre o passado para permitirem a determinação do comportamento futuro (em conjunto com os valores da entrada).
- Em circuitos digitais, as variáveis de estado são binárias: um circuito com N variáveis de estado pode ter até 2^N estados.
- O valor de uma variável de estado é preservado num *elemento de memória*.
- Nos circuitos digitais *síncronos*, as mudanças de estado ocorrem em instantes de tempo determinados por um sinal periódico: o sinal de relógio.


Sinal de relógio

Sinal de relógio típico:




- Período T : intervalo de repetição
- Frequência F : $F = 1/T$ (Hz)

Organização geral de um sistema sequencial síncrono



- O flanco de relógio determina quando é que os elementos de memória são modificados (transição ativa).
- O período de relógio deve ser longo o suficiente para a saída da lógica combinacional atingir o seu valor final (estabilizar).



➡ Num sistema sensível ao flanco (como todos os que usaremos), o valor da saída de um elemento de memória pode ser usado no cálculo do valor a guardar nesse elemento quando ocorrer a transição ativa seguinte.



Regulação do sinal de relógio

- tempo de *setup*: período de tempo, *anterior* ao flanco ativo do sinal de relógio, em que a entrada de um elemento de memória deve permanecer inalterada [preparação].
- tempo de *hold*: período de tempo, *posterior* ao flanco ativo do sinal de relógio, em que a entrada de um elemento de memória deve permanecer inalterada [permanência].
- tempo de propagação t_{pm} : tempo (máximo) que o elemento de memória demora a reagir ao flanco ativo do relógio.
- tempo de propagação t_{pc} : tempo (máximo) que a saída do circuito combinacional leva a atingir o valor final.

O valor mínimo para o período do sinal de relógio é:

$$T \geq t_{\text{setup}} + t_{pm} + t_{pc}$$

Regulação do sinal de relógio: gráficos



1 Sistemas sequenciais síncronos


2 Elementos de memória

3 Registos e contadores

Realimentação positiva


- Uma forma de “preservar” valores lógicos baseia-se na utilização de “realimentação positiva” (i.e., que reforça o estado atual).
- O elemento de memória tem dois estados: elemento *bi-estável*.

O elemento bi-estável mais simples:



Mas não tem entradas ...


O trinco tipo D




Clk	D	Q	/Q
1	0	0	1
1	1	1	0
0	x	Q anterior	/Q anterior

Clk=1: modo transparente
Clk=0: modo de retenção

O trinco tipo D: formas de onda




O flip-flop tipo D




D	Clk	Q	/Q
0	↑	0	1
1	↑	1	0
x	0	Q anterior	/Q anterior
x	1	Q anterior	/Q anterior

O flip-flop tipo D: formas de onda




O flip-flop tipo T

- O flip-flop tipo T troca de estado a cada ciclo de relógio.




- Por vezes, é útil ter uma entrada de *habilitação* (*enable*). O circuito só reage ao sinal de relógio quando essa entrada está a “1”.




O flip-flop tipo T: formas de onda

■ Flip-flop T sem entrada de *enable*



■ Flip-flop T com entrada de *enable*




1 Sistemas sequenciais síncronos

2 Elementos de memória

3 Registos e contadores


Registos e bancos de registos

- *registo*: grupo de n elementos de memória, que são acedidos como uma única entidade.
- *banco de registos*: conjunto de registos (de capacidade idêntica), em que cada registo individual pode ser selecionado pelo seu número de ordem (0, 1, ...).




Banco de registos multi-porto


- Modelo conceptual de um banco de registos com 2 portos de leitura e 1 porto de escrita (sinal de relógio omitido)




Banco de registos: secção de leitura



Banco de registos: secção de escrita




Contador do tipo *ripple counter*



- Saída: número de quatro bits: $Q_3 Q_2 Q_1 Q_0$.
- Contador muito lento: na pior situação (mudança do bit mais significativo) um contador de n bits demora $n \times T_{pTQ}$ a reagir ao flanco ativo.
[T_{pTQ} é o tempo de propagação da entrada T para a saída Q.]

Formas de onda para *ripple counter*—situação ideal



Referências

COD4 D. A. Patterson & J. L. Hennessey, Computer Organization and Design, 4 ed.

COD3 D. A. Patterson & J. L. Hennessey, Computer Organization and Design, 3 ed.

Os tópicos tratados nesta apresentação são descritos nas seguintes secções de [COD4]:

- apêndice C, secções C.7–C.8

Também são tratados nas seguintes secções de [COD3]:

- apêndice B, secções B.7–B.8