Conjuntos de instruções de microprocessadores

João Canas Ferreira

Novembro de 2015



Tópicos de Arquitetura e Organização de Computadores

Assuntos

Tópicos

- 1 Arquitetura do conjunto de instruções
- 2 Codificação de instruções MIPS-32
- 3 Programação em Assembly

- Arquitetura do conjunto de instruções
- 2 Codificação de instruções MIPS-32
- 3 Programação em Assembly

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

2/2

Arquitetura do conjunto de instruções

Dois princípios

- Os computadores atuais seguem dois princípios-chave:
 - 1 Instruções são representadas como números;
 - 2 Programas (sequências de instruções) são guardados em memória, tal como dados.
- Programas podem ser fornecidos como ficheiros (de dados binários): os dados são as instruções do programa.
- Esses programas podem ser executados em computadores que aceitem o mesmo conjunto de instruções: compatibilidade binária.
- Um programa (A) também pode ser executado por outro programa (V), que *interpreta* as instruções de A: V é um *simulador* ou uma *máquina virtual*.
- **Questão:** Como codificar as instruções?
 - critérios (tipos de instruções, tipos de dados, modelo de execução)
 - formatos

João Canas Ferreira (FEUP/DEEC) Conjuntos de instruções Novembro de 2015 4/36

Código-máquina e código assembly

O código de um programa pode ser representado por números: código-máquina.

Exemplo (em hexadecimal, MIPS-32):

8D2804B0 02484020 AC2804B0

Código simbólico para instruções (mnemónicas): assembly code

O mesmo exemplo:

```
lw $t0, 1200($t1)
add $t0, $s2, $t0
sw $t0, 1200($t1)
```

- Conversão de código assembly para código-máquina também é feita por um programa: assembler
- Cada microprocessador tem o seu código-máquina, definido pela especificação do processador.

loão Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

5/26

Arquitetura do conjunto de instruçõe

Modelo de programação

- O modelo de programação de um microprocessador é definido por:
 - 1 modelo de execução
 - 2 conjunto de instruções
 - 1 classes (ou tipos) de instruções
 - 2 modos de especificação de operandos (endereçamento)
 - g registos
 - 1 de uso geral
 - dedicados (de uso específico)
- Modelo de execução:
 - 1 inicializar PC (program counter)
 - obter instrução da posição PC da memória
 - executar instrução e atualizar PC
 - 4 repetir a partir de 2
- PC é um registo dedicado.

oão Canas Ferreira (FEUP/DEEC) Conjuntos de instruções Novembro de 2015

Classes de instruções

- As classes de instruções mais comuns são:
 - Operações aritméticas com números inteiros
 - adição, subtração, multiplicação, divisão
 - Operações lógicas sobre conjuntos de bits
 - AND, OR, NOR, deslocamentos (shift)
 - Transferências de dados
 - leitura e escrita de dados em memória
 - 4 Alteração do fluxo (sequencial) de execução
 - saltos condicionais e comparações
 - saltos incondicionais
 - execução de subrotinas
- As instruções de salto alteram o PC.
- Existem muitas alternativas...

loão Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

7/26

Arquitetura do conjunto de instruçõe

Modos de endereçamento

Modos de endereçamento = modos de especificação dos operandos

Os mais comuns são:

- **1** imediato: o valor (constante) está incluído na instrução.
- **registo:** o valor está num registo; a instrução inclui a especificação do registo.
- 3 direto: a instrução inclui o endereço da posição de memória.
- 4 indireto (via registo): o registo contém o endereço da posição de memória onde está o valor; a instrução especifica o registo.
- **5 indireto** com deslocamento constante: instrução especifica registo e um valor constante: a posição de memória é obtida por soma do valor constante com o conteúdo do registo. (É uma generalização da categoria anterior.)
- relativo ao PC: a instrução inclui constante a adicionar ao valor de PC.

oão Canas Ferreira (FEUP/DEEC) Conjuntos de instruções Novembro de 2015 8/36

Classificação segundo a origem dos operandos

| Mem. | Max. ops. | Arquitetura | Exemplos |
|------|-----------|-------------|--------------------------|
| 0 | 3 | reg-reg | Alpha, MIPS, SPARC |
| 1 | 2 | reg-mem | IBM 360/370, Intel 80x86 |
| 2 | 2 | mem-mem | VAX |
| 3 | 3 | mem-mem | VAX |

| Tipo | Vantagens | Desvantagens |
|---------|--|---|
| reg-reg | Codificação simples, comprimento único. Geração de código simplificada. Duração similar. | Número de instruções elevado. Programas mais compridos. |
| reg-mem | Acesso a dados sem "load" em separado. Tendem a ter boa densidade de codificação. | Operandos não são equivalentes. Duração varia com a loca- lização dos operandos. Pode restringir o número de registos codificáveis. |
| mem-mem | Programas compactos. Não ocupa registos com resultados temporários. | Comprimento de instruções muito variável. Complexidade de instruções muito variável. Acesso a memória é crítico. |

- As duas principais caraterísticas que dividem arquiteturas com registos de uso genérico são:
 - número de operandos: 2 ou 3;
 - 2 quantos operandos podem residir em memória (de 0 a 3).

loão Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe


Novembro de 2015

9/36

Arquitetura do conjunto de instruçõe

Tipos de operandos

- Tipos comuns de operandos:
 - números inteiros de:
 - 4 bytes (1 palavra)
 - 2 bytes (meia palavra)
 - 1 byte
 - 2 números de vírgula flutuante:
 - 4 bytes (precisão simples)
 - 8 bytes (precisão dupla)
- A interpretação dos dados e o seu tamanho são definidos pela instrução usada para os processar. O programador e/ou o compilador são responsáveis pela utilização coerente das instruções.
- Endereço de memória do item especifica a posição do primeiro byte.



- Regras de alinhamento típicas:
 - palavra: só endereços múltiplos de 4
 - meia palavra: só endereços múltiplos de 2
 - byte: qualquer endereço

- Arquitetura do conjunto de instruções
- 2 Codificação de instruções MIPS-32
- 3 Programação em Assembly

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

11/24

Codificação de instruções MIPS-32

Caraterísticas das instruções MIPS-32

- Organização reg-reg (RISC)
- Acesso a memória: apenas load (leitura) e store (escrita)
- Instruções lógicas e aritméticas com 3 registos (2 operandos e 1 resultado)
- Conjunto de instruções "ortogonal"
 - Onde pode ser usado um registo, pode ser usado qualquer outro.
- Todas as instruções têm 32 bits de comprimento
- Memória endereçável: 2³⁰ palavras (2³² bytes)
- 32 registos de uso geral (0-31) de 32 bits: \$0, \$1, etc. Registo \$0 (\$zero) tem *sempre* o valor zero.
- Convenções de utilização (para garantir interoperabilidade):
 - \$t0-\$t9 e \$s0-\$s7: uso sem restrições [registos 8 a 25].
 - \$at: reservado para assembler [registo 1].
 - Todos os outros registos (salvo \$0) estão reservados para implementação de subrotinas, para o sistema operativo ou para conterem o endereço de zonas especiais de memória.
- Dois registos especiais (multiplicações e divisões): \$lo e \$hi.

João Canas Ferreira (FEUP/DEEC) Conjuntos de instruções Novembro de 2015 12/36

Subconjunto de instruções MIPS-32 (I)

| Instrução | Exemplo | Significado |
|--|--|--|
| add | add \$s1,\$s2,\$s3 | \$s1 = \$s2 + \$s3 |
| subtract | sub \$s1,\$s2,\$s3 | \$s1 = \$s2 - \$s3 |
| add immediate | addi \$s1,\$s2,20 | \$s1 = \$s2 + 20 |
| and or and immediate or immediate shift left logical shift right logical | and \$s1,\$s2,\$s3 or \$s1,\$s2,\$s3 andi \$s1,\$s2,20 ori \$s1,\$s2,20 sll \$s1,\$s2,10 srl \$s1,\$s2,10 | \$s1 = \$s2 AND \$s3 \$s1 = \$s2 OR \$s3 \$s1 = \$s2 AND 20 \$s1 = \$s2 OR 20 \$s1 = \$s2 << 10 \$s1 = \$s2 >> 10 |
| load word | lw \$s1,20(\$s2) | \$s1 = Mem[\$s2 + 20] |
| store word | sw \$s1,20(\$s2) | Mem[\$s2 + 20] = \$s1 |
| load half | lh \$s1,20(\$s2) | \$s1 = Mem[\$s2 + 20] |
| load half unsigned | lhu \$s1,20(\$s2) | \$s1 = Mem[\$2 + 20] |
| store half | sh \$s1,20(\$s2) | Mem[\$s2 + 20] = \$s1 |
| load upper immediate | lui \$s1,20 | \$s1 = 20 × 2 ¹⁶ |

João Canas Ferreira (FEUP/DEEC)

Novembro de 2015 13 / 36

Subconjunto de instruções MIPS-32 (II)

| Instrução | Exemplo | Significado |
|-------------------------|---------------------|---|
| branch on equal | beq \$s1,\$s2,25 | se (\$s1 = \$s2) PC = PC + 4 + 4 × 25 |
| branch on not equal | bne \$s1,\$s2,25 | se ($\$s1 \neq \$s2$) PC = PC + 4 + 4 × 25 |
| set less than | slt \$s1,\$s2,\$s3 | se (\$s2 < \$s3) \$s1=1 senão \$s1 = 0 |
| set less than unsigned | sltu \$s1,\$s2,\$s3 | se (\$s2 < \$s3) \$s1=1 senão \$s1 = 0 |
| set less than immediate | slti \$s1,\$s2,20 | se (\$s2<20) \$s1=1 senão \$s1=0 |
| jump | j 2500 | saltar para 2500×4 (PC=10000) |
| jump register | jr \$s1 | saltar para valor de \$s1 (múl- tiplo de 4) |

As instruções começam *sempre* em posições cujos endereços são **múltiplos de 4**.

João Canas Ferreira (FEUP/DEEC) Novembro de 2015 14 / 36

Subconjunto de instruções MIPS-32 (III)

| Instrução | Exemplo | Significado |
|--------------------------------|------------------------|--|
| multiplicação (com sinal) | mult \$s1,\$s2 | $\{\text{$hi,$lo}\} = \text{$s1} \times \text{$s2}$ |
| multiplicação (sem sinal) | multu \$s1,\$s2 | ${\frac{shi,slo}=ss1\times s2}$ |
| divisão (com sinal) | div \$s1,\$s2 | \$lo = quociente de \$s1/\$s2 \$hi = resto da divisão |
| divisão (sem sinal) | divu \$s1,\$s2 | \$lo = quociente de \$s1/\$s2 \$hi = resto da divisão |
| cópia de \$hi cópia de \$lo | mfhi \$s1 mflo \$s1 | \$s1 = \$hi \$s1 = \$lo |

O resultado da multiplicação de dois números de 32 bits tem 64 bits.

Os bits menos significativos do produto ficam em \$lo, os mais significativos em \$hi.

A divisão de dois números inteiros de 32 bits produz um quociente e um resto, ambos de 32 bits.

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe


Novembro de 2015

15/36

Codificação de instruções MIPS-3

Instruções lógicas e aritméticas

Usam o formato R para instruções com 3 registos



- op: Código básico da operação (opcode).
- rs: O primeiro operando (número do registo).
- rt: O segundo operando (número do registo).
- rd: O destino do resultado (número do registo).
- *shamt*: sempre zero, excepto para instruções de deslocamento (*shift amount*).
- funct: Código da função, que especifica a variante da operação.

add op=0, funct=
$$20_{16}$$
 and op=0, funct= 24_{16} sub op=0, funct= 22_{16} or op=0, funct= 25_{16} slt op=0, funct= $2A_{16}$

oão Canas Ferreira (FEUP/DEEC) Conjuntos de instruções Novembro de 2015 16/3

Codificação de instruções lógicas e aritméticas

■ Exemplo: add \$t0,\$s1,\$s2

Números dos registos: \$t0:8, \$s1:17, \$s2:18



Em binário:

| 000000 | 10001 | 10010 | 01000 | 00000 | 100000 |
|--------|-------|-------|-------|-------|--------|
| ор | rs | rt | rd | shamt | funct |

Código máquina: 0x02324020 (o mesmo que 02324020₁₆ ou 02324020_H).

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

17/3

Codificação de instruções MIPS-3.

Codificação de constantes imediatas

Algumas instruções lógicas ou aritméticas (e outras) requerem um formato com dois registos e uma constante: o **formato I**.

| op | rs | rt | constante |
|--------|--------|--------|-----------|
| 6 bits | 5 bits | 5 bits | 16 bits |

- *op*: Código da operação (**opcode**).
- rs: Um registo (número do registo).
- rt: Outro registo (número do registo).
- constante: Valor imediato.
- Para instruções que usam valores com sinal (como addi) ou para *endereços* (lw e sw), o valor imediato é em complemento para 2.

| addi | op=8 | lw | op=23 ₁₆ |
|------|--------------------|-----|---------------------|
| ori | op=D ₁₆ | SW | op=2B ₁₆ |
| slti | op=A ₁₆ | lui | op=0F ₁₆ |

Instruções de leitura de memória

- Estas instruções usam o formato I.
- Exemplo: lw \$t0,1200(\$t1)
- A constante (aqui: 1200) é interpretada como o deslocamento (com sinal) a somar ao valor do registo de endereçamento (aqui: \$t1).
- Atenção: para acessos a palavras, o endereço final deve ser múltiplo de 4. Para acessos a meias palavras (lh), o endereço final deve ser múltiplo de 2.
- Múmero dos registos: \$t0: 8, \$t1: 9. O campo rs é usado para o endereço de base.

| 31 | 26 | 25 21 | 20 16 | 15 0 |
|----|--------|-------|-------|---------------------|
| | 35 | 9 | 8 | 1200 |
| | 100011 | 01001 | 01000 | 0000 0100 1011 0000 |
| | ор | rs | rt | constante |

- Instrução lh faz expansão de sinal da meia-palavra lida de memória (para preencher o registo de destino, que é de 32 bits).
- Instrução lhu acrescenta 16 zeros à esquerda da meia-palavra lida.

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõ


Novembro de 2015

10/36

Codificação de instruções MIPS-3

Instruções de escrita em memória

- Estas instruções usam o formato I.
- Exemplo: sw \$t0,1200(\$t1)
- A constante (aqui: 1200) é interpretada como o deslocamento (com sinal) a somar ao valor do registo de endereçamento (aqui: \$\psi 1).
- Atenção: para acessos a palavras, o endereço final deve ser múltiplo de 4. Para acessos a meias palavras (sh), o endereço final deve ser múltiplo de 2.
- Múmero dos registos: \$t0: 8, \$t1: 9. **O campo rs é usado para o endereço de base.**



Instrução **sh** guarda os 16 bits menos significativos do registo especificado na memória.

João Canas Ferreira (FEUP/DEEC)Conjuntos de instruçõesNovembro de 201520 / 30

Instruções de deslocamento

- Instruções de deslocamento movem os bits de um registo para a direita ou para a esquerda.
- As posições livres são preenchidas com 0.
- Estas instruções usam o formato R, geralmente com shamt \neq 0.
- **Exemplo: sll \$t2,\$s0,4**
- Estas instruções usam o formato R.
- Número dos registos: \$t2: 10,\$s0:16

| 0 | 0 | 16 | 10 | 4 | 0 |
|----|----|----|----|-------|-------|
| ор | rs | rt | rd | shamt | funct |

- Se \$s0 = 0000 0000 0000 0000 0000 0000 1001, então \$t2 = 0000 0000 0000 0000 0000 0000 1001 0000
- Deslocamento de N posições para a esquerda multiplica um número positivo por 2^N. (Porquê?)

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

21 / 26

Codificação de instruções MIPS-32

Saltos condicionais

- Instruções de comparação (ex. slt) usam o formato R.
- Instruções de salto usam o formato I.
 - O salto é relativo: deslocamento em **relação à instrução seguinte**.
 - O deslocamento é multiplicado por 4 (para contar instruções, que têm 4 bytes).
 - O deslocamento pode ser positivo ou negativo.
- Exemplo: etiqueta: add ... slt \$t0,\$t1,\$t2

beq \$t0,\$zero, etiqueta

| 3 | 1 26 | 25 21 | 20 16 | 15 0 |
|---|--------|-------|-------|---------------------|
| | 4 | 0 | 8 | -3 |
| | 000100 | 01000 | 00000 | 1111 1111 1111 1101 |
| _ | ор | rs | rt | constante |


João Canas Ferreira (FEUP/DEEC)

Instruções de salto incondicional

- A instrução **jr** usa o **formato R** com op=0, funct=8, rt=0, rd=0, rs=registo a usar.
- A instrução j (jump) usa o formato J.



Endereço para onde salta (endereço do destino):



Os 4 bits mais significativos do endereço do destino são iguais aos 4 bits mais significativos do PC.

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

23/36

Codificação de instruções MIPS-3.

Resumo dos modos de endereçamento MIPS-32




FIGURE 2.18 Illustration of the five MIPS addressing modes. The operands are shaded in color. The operand of mode 3 is in memory, whereas the operand for mode 2 is a register. Note that versions of load and store access bytes, halfwords, or words. For mode 1, the operand is 16 bits of the instruction itself. Modes 4 and 5 address instructions in memory, with mode 4 adding a 16-bit address shifted left 2 bits to the PC and mode 5 concatenating a 26-bit address shifted left 2 bits with the 4 upper bits of the PC. Copyright © 2009 Elsevier, Inc. All rights reserved.

Fonte: [COD4]

- Arquitetura do conjunto de instruções
- 2 Codificação de instruções MIPS-32
- 3 Programação em Assembly

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

25/2

Programação em Assembly

Fluxo (simplificado) de criação de programas

- 1 Preparar programa com editor de texto (1 ou mais ficheiros)
- 2 Invocar assembler para converter ficheiros para código-máquina
- 3 "Ligar" programa às subrotinas do sistema (linker)
- Executar (talvez usando um emulador)
 O programa deve ser carregado previamente para memória (loader)
- Oppurar (voltar a 1)
- O que é preciso saber sobre o "sistema":
 - organização de memória (sistema operativo e aplicação)
 - 2 onde fica colocado o código e as zonas de dados
 - 3 subrotinas disponíveis (sistema ou bibliotecas de funções)
 - como invocar serviços do sistema operativo (se existir) e/ou como aceder a periféricos
- Emulador para MIPS-32: MARS

http://courses.missouristate.edu/KenVollmar/MARS/

João Canas Ferreira (FEUP/DEEC) Conjuntos de instruções Novembro de 2015 26/36

Assembler

- Função principal: código assembly \rightarrow código-máquina.
- Facilitar a programação:
 - verificar a "legalidade" das instruções
 - sintaxe das instruções, tamanho das constantes, ...
 - 2 nomes para posições de memória: etiquetas
 - 3 reserva de zonas de memória para dados (alocação de memória)
 - 4 especificação de valores iniciais para zonas de memória
 - síntese de instruções úteis (pseudo-instruções) ou de "sinónimos"
 - MIPS-32 não tem instrução para copiar um valor de um registo para outro, mas o assembler suporta a instrução

move RD, RS

que copia o conteúdo do registo RD para o registo RS.

- 6 ajuste de saltos, dependendo da distância ao destino
- definir procedimentos para geração de grupos de instruções (macro-instruções)
 - O próprio assembler é programável!
- Para além do código-máquina, também pode produzir listagens anotadas do código gerado.

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

27/36

Programação em Assembly

Pseudo-instruções

- Pseudo-instruções são convertidas pelo assembler em uma ou mais instruções nativas.
- Pseudo-instruções servem para colmatar uma desvantagem devida à simplicidade do conjunto de instruções.
- **Exemplo:**

move \$t0, \$t1

é convertida em:

add \$t0, \$zero, \$t1

Pseudo-instrução "branch on less than"

blt \$t0, \$t1, L

é convertida em:

slt \$at,\$t0,\$t1
bne \$at,\$zero,L

Por convenção, o registo \$at está reservado para o assembler.

João Canas Ferreira (FEUP/DEEC) Conjuntos de instruções Novembro de 2015 28/36

Constantes de 32 bits

- Porquê usar apenas valores imediatos de 16 bits?
 - 1 A maior parte das constantes que surge num programa tem um valor pequeno.
 - 2 A maior parte dos destinos dos saltos também está a curta distância.
 - 3 Uma instrução de 32 bits não tem "espaço" para mais (se necessitar de especificar vários registos).
- Instruções com valores imediatos de 16-bits são um bom compromisso.
- Solução para dados:

move \$s0,0xABCDEF98

é transformada em:

lui \$s0,0xABCD
ori \$s0,\$s0,0xEF98

| | 31 16 15 | | | | |
|------|---------------------|---------------------|--|--|--|
| lui: | 1010 1011 1100 1101 | 0000 0000 0000 0000 | | | |
| | | | | | |
| ori: | 1010 1011 1100 1101 | 1110 1111 1001 1000 | | | |

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

00/0

Programação em Assembl

Saltos a grandes distâncias

- Como efectuar saltos para distâncias superiores ao permitido pela codificação de endereços relativos em 16 bits?
- Gama normal de deslocamento: +32767 a -32768 instruções.
- Solução: o assembler converte o salto relativo em salto relativo + salto incondicional.

Para L1 referente a uma posição fora da gama normal de deslocamentos, a instrução

é transformada em:

Para distâncias ainda maiores, o assembler carrega o endereço de destino para um registo e usa a instrução **jr**.

João Canas Ferreira (FEUP/DEEC) Conjuntos de instruções Novembro de 2015 30 / 36

Exemplos: expressões numéricas

Código para calcular a expressão

$$f = (g + h) - (i + j)$$

➡ Atribuição de variáveis a registos: f, ...j →\$s0, ..., \$s4

Código para calcular a expressão

$$f = (g + h - 100) - (i + 320)$$

Atribuição de variáveis a registos: f, ... i \rightarrow \$s0, ..., \$s3

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe


Novembro de 2015

31/36

Programação em Assembl

Armazenamento de sequências em memória

- Sequências homogéneas:
 - Sequência A[] com N elementos: V[0], , ..., V[N-1].
 - 2 Todos os elementos têm o mesmo tamanho S (em bytes).
 - 3 Uma sequência de N elementos, cada um de S bytes, ocupa N×S bytes.
 - Cada elemento de uma sequência pode ser especificado pelo par de números (b, d):
 - 1 endereço-base da sequência b: endereço do primeiro elemento:
 - 2 deslocamento d dentro da sequência.
 - O deslocamento associado a V[i] é: $d = i \times S$
- Exemplo: Disposição de uma sequência de 3 meias-palavras em memória:



b = 102

➡ endereço de V[1]:

 $b + 1 \times 2 = 104$

Exemplos: Acesso a memória

Operandos em memória:

$$g = h + A[8]$$

Atribuição de variáveis a registos: $g \rightarrow \$s1$, $h \rightarrow \$s2$, endereço-base de A $\rightarrow \$s3$

- ➡ Porque é que o deslocamento é 32?
- Código correspondente a:

$$A[12] = h + A[8]$$

Atribuição de variáveis a registos: $h \rightarrow \$s2$, endereço-base de A $\rightarrow \$s3$

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

22/2

Programação em Assembl

Instruções condicionais

Código correspondente a:

se
$$(i = j)$$

 $f = g + h$

Atribuição de variáveis a registos: f, g, ... j \rightarrow \$\$0, \$\$1, ..., \$\$4

Cont: . .

Código correspondente a:

se
$$(i = j)$$

 $f = g + h$

senão

$$f = g - h$$

Atribuição de variáveis a registos: f, g, ... j \rightarrow \$\$0, \$\$1, ..., \$\$4

j Cont

Alt: sub \$s0, \$s1, \$s2

Cont: . . .

João Canas Ferreira (FEUP/DEEC)

Ciclos

Código correspondente a:

enquanto
$$(V[i] = k)$$

 $i = i + 1$

Atribuição de variáveis a registos: i \rightarrow \$s3, k \rightarrow \$s5, base de V[] \rightarrow \$s6

Código-máquina (colocado em memória a partir de 80000):

Cont:

| 80000: | 0 | 0 | 19 | 9 | 2 | 0 |
|--------|--------------------|-------|----|---|---|----|
| 80004: | 0 | 9 | 22 | 9 | 0 | 32 |
| 80008: | 35 | 9 | 8 | 0 | | |
| 80012: | 5 | 8 | 21 | 2 | | |
| 80016: | 8 | 19 | 19 | 1 | | |
| 80020: | 2 | 20000 | | | | |
| 80024: | instrução seguinte | | | | | |

João Canas Ferreira (FEUP/DEEC)

Conjuntos de instruçõe

Novembro de 2015

25/2

Referência

Referências

COD4 D. A. Patterson & J. L. Hennessey, Computer Organization and Design, 4 ed.

MARS K. Vollmar, MARS (MIPS Assembler and Runtime Simulator), http://courses.missouristate.edu/KenVollmar/MARS/

Os tópicos tratados nesta apresentação são abordados nas seguintes secções de [COD4]:

2.1–2.3, 2.5–2.7, 2.10