# AOCO: Questões e exercícios adicionais (soluções)

### Parte II

As questões de escolha múltipla (secção 1) e os problemas de resposta aberta (secção 2) foram retirados ou adaptados de testes de AOCO de anos anteriores.

#### Informação de referência

Field	орс	ode	Rm	shamt		Rn	Rd			
Bit positions	31	:21	20:16	15:10		9:5	4:0			
a. R-type instruction										
Field	1986 d	or 1984	address		0	Rn	Rt			
Bit positions	31	:21	20:12	20:12 13		9:5	4:0			
b. Load or store instruction										
Field	180		address				Rt			
Bit positions	31:24		23:5			4:0				
c. Conditional branch instruction										
	31	26 25				0				
		address								
	مام سمس الم	26 bits								

Instrução	Opcode				
ADD	100	0101	1000		
SUB	110	0101	1000		
AND	100	0101	0000		
ORR	101	0101	0000		
LDUR	111	1100	0010		
STUR	111	1100	0000		
CBZ	101	1010	0		
В	000	101			

d. Branch

ALU trabalha em 3 contextos diferentes.

instruções lógico-aritméticas: ALUOp [1:0] = 10
 cálculo de endereços: ALUOp [1:0] = 00
 comparação: ALUOp [1:0] = 01

Para programação, usar também **a folha de consulta** com as instruções mais comuns.




Figura 1: CPU com "multiplexers" e sinais de controlo

## 1 Questões de escolha múltipla

- 1. Assuma que a saída Read data 2 do banco de registos é sempre 0. Que instrução ARMv8 não é afetada por esta anomalia?
  - A. STUR B. ADD C. CBZ D. LDUR
- 2. Que instrução ARMv8 poderá ser executada se MemtoReg=0, Reg2Loc=1 e ALUSrc=1?
  - A. ORR B. CBZ C. STUR D. LDUR
- 3. Que instrução ARMv8 tem o código 0xCB0201E8?
  - A. ADD X15,X8,X2 B. SUB X2,X15,X8 C. SUB X15,X2,X8 D. SUB X8,X15,X2
- 4. Relativamente a sub-rotinas, qual das seguintes afirmações é falsa?
  - A. Sub-rotinas terminais devem preservar o valor de X30 antes de invocarem outras sub-rotinas.
  - B. Uma sub-rotina do tipo função devolve um valor como resultado.
  - C. Uma sub-rotina do tipo procedimento não devolve resultados.
  - D. Na invocação de uma sub-rotina, o endereço da instrução seguinte é guardado no registo X30.
- 5. Um programa gasta 75 % do tempo em transferências de dados para outro computador via rede sem fios. Quantas vezes é preciso aumentar a velocidade de transferência para obter uma redução do tempo de execução do programa (*speedup*) de duas vezes?
  - A. 4 B. 1,5 C. 3 D. 2

- 6. Para um dado programa, o processador P1 com  $F_1 = 1\,\text{GHz}$  apresenta o mesmo tempo de execução que o processador P2 com  $F_2 = 1,25\,\text{GHz}$ . O tempo de execução de P1 fica maior que o de P2 se:
  - A. passar a usar  $F_2 = 1 \,\text{GHz}$ ;
  - B. aumentar o valor do CPI médio de P2;
  - C. reduzir o valor do CPI médio de P1;
  - D. aumentar 1,3 vezes o período do relógio de P1.
- 7. O tempo de execução de um programa está repartido entre a execução de instruções da classe A (60 % do tempo) e da classe B (40 % do tempo). Qual das seguintes alterações leva ao melhor desempenho?
  - A. diminuir para metade o tempo de execução das instruções de classe A;
  - B. diminuir o tempo de execução das instruções de classe B para um quarto do tempo original;
  - C. reduzir o tempo de execução das instruções de classe A para um terço e aumentar o tempo de execução das instruções de classe B para o dobro;
  - D. reduzir 1,5 vezes o tempo de execução das instruções de classe A e reduzir o tempo de execução das instruções de classe B para metade.
- 8. Um programa de cálculo científico gasta 80 % do seu tempo de execução em operações numéricas. Este tempo está repartido da seguinte forma:
  - operações aritméticas: 40 %
  - operações trigonométricas: 60 %

Um novo método de cálculo das funções trigonométricas reduzirá o respetivo tempo de execução em 4×. Qual dos valores indicados se aproxima mais da melhoria de desempenho (*speedup*) global que esta medida produzirá?

```
A. 1,82 B. 2,40 C. 1,56 D. 2,62
```

9. Um programa gasta 50 %do tempo a executar cálculos de vírgula flutuante. Qual é o ganho de rapidez *(speedup)* que se poderia obter se a unidade de vírgula flutuante fosse 5 vezes mais rápida?

```
A. 2,5 B. 5/3 C. 10/3 D. 2
```

## 2 Problemas de resposta aberta

Nota: Justificar todas as respostas e apresentar todos os cálculos.

- 1. O fragmento de código ARMv8 abaixo aplica a sub-rotina calc aos elementos de uma sequência de "double words" e acumula os resultados das invocações em X21. O endereço-base da sequência está inicialmente em X19 e o número de elementos em X20.
  - (a) Completar o fragmento.

```
mov X21, XZR ciclo: cbz X20, L1 // terminar ciclo ldur X0, [X19] bl calc // invocar sub-rotina
```

```
X21, X21, _X0_ // usar o resultado
         add
                 X19, X19, <u>8</u>
         add
                 X20, X20, __-1__
         add
                 ciclo
          b
L1:
                 // fim da execução do fragmento
 calc:
                X1, X1, X1
                                 // inicializar X1 com zero
         eor
                                  // terminar?
 LC1:
         cbz
                XO, LC2
                X2, X0, 1
         and
         add
                X1, X1, X2
                XO, XO, 1
         lsr
                LC1
         b
                XO, <u>X1</u>
LC2:
         mov
                                   // fim da sub-rotina
         ret
```

- ► Considerar que a sequência processada tem 3 valores: {170, 42, 450}.
- (b) Determinar o número de instruções executadas pela sub-rotina calc quando é chamada pela primeira vez.

Assumindo que as instruções de alteração do fluxo de execução (condicional ou incondicional) têm CPI=2 e todas as outras têm CPI=1, determinar também o valor de CPI médio para este fragmento ao processar a sequência indicada. Mostrar todos os cálculos.

A sub-rotina determina quantos bits 1 compõem a representação binária do argumento que recebe em X0. Para isso possui um ciclo no qual é determinado o valor do bit menos significativo. Em cada iteração o conteúdo de X0 é deslocado um bit para a direita. O ciclo termina quando X0 é zero.

Da primeira vez que a sub-rotina é chamada o argumento é 170 (0..00 1010 1010), pelo que, o ciclo é repetido 8 vezes e o número de instruções executadas é:

$$1(eor) + 8 \times 5(cbz \text{ até b}) + 1(cbz) + 1(mov) + 1(ret) = 1 + 40 + 3 = 44$$

O número de ciclos correspondente é  $1+8 \times (2+1+1+1+2)+2+1+2=1+56+5=62$ .

$$CPI = n^{\circ} \text{ ciclos } / n^{\circ} \text{ instruções} = 62/44 = 1,41$$

(c) Considerar agora o funcionamento da sub-rotina calc quando recebe argumentos de valor  $2^k$  (k inteiro,  $0 \le k \le 63$ ). Explicar o valor do resultado da sub-rotina e determinar o número de instruções executadas (em função de k).

A representação binária de um argumento com o valor  $2^k$  tem um só bit 1. Assim sendo, o resultado da sub-rotina é 1.

O número de iterações realizadas é k+1 e o número de instruções executadas é  $1+(k+1)\times 5+3=5\times k+9$ .

- 2. A sub-rotina substitui procura a primeira ocorrência de um número N numa sequência de "double words", substituindo esse número por 0 (zero). Os parâmetros da sub-rotina são, por ordem, os seguintes:1) endereço-base da sequência; 2) número de elementos da sequência; 3) valor de N.
  - (a) Completar o código da sub-rotina tendo em atenção as convenções relacionadas com o uso de registos.

```
substitui:
           cbz
                 <u>X1</u>, final
                                  // terminar?
           ldur
                 X5, [X0]
                                  // obter um valor da sequência
                 X2 , X5
                                 // é o valor procurado?
           cmp
                  LS1
           b.eq
                 XO, XO, 8 // preparar próxima iteração
           add
                 X1, X1, 1
           sub
                 substitui
                 _XZR_, [X0] // substituir valor na sequência
L1:
           stur
final:
           ret
                                  // retornar
```

(b) Supondo que a sequência é  $\{12, 56, 17, 21, 72, 7\}$  e que N=21, determinar quantas instruções são executadas pela sub-rotina substitui.

Quando o valor do elemento da sequência é diferente de N, uma iteração do ciclo executa 7 instruções. Quando esse valor é igual a N são executadas 6 instruções: 4 para terminar a iteração e as 2 instruções a seguir à etiqueta LS1.

Para N=21, tem-se 3 elementos diferentes de N no início da sequência. Logo, o número de instruções executadas é  $3 \times 7 + 6 = 27$ .

(c) Suponha que o programa a que pertence a sub-rotina anterior é executado em dois computadores A e B. O período do sinal do relógio dos computadores A e B é 300 ps e 400 ps respetivamente. O número de ciclos de relógio consumidos por instrução (CPI) é 4 no computador A e 2,5 no computador B. Determinar qual dos computadores é o mais rápido a executar o programa.

$$t_{\rm exec\_A} = N_{\rm instr} \times 4 \times 300 = 1200 \times N_{\rm instr} \ \rm ps$$
 
$$t_{\rm exec\_B} = N_{\rm instr} \times 2,5 \times 400 = 1000 \times N_{\rm instr} \ \rm ps$$
 Então, 
$$\frac{t_{\rm exec\_A}}{t_{\rm exec\_B}} = \frac{12}{10} = 1,2$$
 O computador  $B$  é o mais rápido.

- 3. A sub-rotina sumsel retorna a soma dos elementos de uma sequência (de N "double words") que pertencem ao intervalo [a;b].Os parâmetros da sub-rotina são, por ordem, os seguintes: 1) endereço-base da sequência; 2) número de elementos da sequência; 3) valor de a; 4) valor de b.
  - (a) Completar a sub-rotina tendo em atenção as convenções relacionadas com o uso de registos.

- (b) Para a sequência {-3, 3, 6, 5, 0, -5, 8, 2, -1} e intervalo [-1;6], determinar quantas instruções são executadas pela sub-rotina sumsel e qual o resultado.
  - Iterações para elementos da sequência inferiores a *a* executam 7 instruções.
  - Iterações para elementos da sequência superiores a *b* executam 9 instruções.
  - Iterações para elementos da sequência dentro do intervalo executam 10 instruções.

Neste caso, temos N=9: Existem 2 elementos na primeira condição, 1 na segunda e 6 na terceira. A primeira e duas últimas instruções do código são executadas apenas 1 vez cada. A instrução cbz é executada ainda uma vez após as 9 iterações.

No total:  $2 \times 7 + 1 \times 9 + 6 \times 10 + 4 = 87$  instruções executadas.

O resultado (valor final de X0) é 15.

(c) O modelo do processador usada para a execução da sub-rotina emprega um sinal de relógio com a frequência de 1 GHz. O tempo de execução da sub-rotina com os dados da alínea (b) é de 170 ns. Determinar o valor médio de ciclos por instrução (CPI).

Usando a fórmula para o desempenho:  $T_{exec} = N \times CPI \times \frac{1}{F}$ , pode determinar-se CPI por  $CPI = F \times T_{exec} \times \frac{1}{N}$ .

Como 
$$N = 87$$
, obtém-se:  $CPI = 1 \times 10^9 \times 170 \times 10^{-9} \times \frac{1}{87} = \frac{87}{43}$ .

4. Considere o CPU ARMv8 simplificado, apresentado na figura 1, e que o valor em cada registo  $X_i$  é i+2. A latência de componentes usados no CPU é a seguinte (componentes não indicados têm latência nula):

I-Mem	Add	Mux	ALU	Regs	D-Mem	Control	ALU control	
400	100	30	130	220	350	80	40	(ps)

(a) Indique o valor dos seguintes sinais de entrada/saída de componentes e sinais de controlo para a execução da instrução CBZ X1, fim:

```
Read register 2 = 1; Write register = 1; Write data de D-Mem = 3
ALUSrc = 0; PCSrc = 0; MemtoReg = X
```

(b) Determine o caminho crítico da instrução STUR X7, [X2, #-4] e a respetiva latência.

A instrução STUR X7, [X2,-4] guarda o conteúdo do registo X7 no endereço de memória dado por X2-4.

A unidade de controlo do CPU recebe o código da instrução ao fim de 400 ps. A sua latência (80 ps) determina que os sinais de controlo ficam disponíveis aos 480 ps.

Para esta instrução há a considerar três caminhos constituídos por componentes importantes para a sua execução.

- Atualização de PC: O cálculo do endereço da próxima instrução utiliza Add e Mux (controlado por PCSrc). A entrada 0 de Mux fica disponível aos 100 ps, mas PCSrc (igual a 0 para esta instrução) só fica pronto aos 480 ps. Logo, o novo valor de PC fica disponível ao fim de 480+30=510 ps.
- Cálculo do endereço de acesso à memória: Este caminho inclui a ALU, pelo que deve verificar-se ao fim de quanto tempo estão disponíveis as suas três entradas:
  - entrada superior (endereço-base): o valor em Read data 1 fica disponível aos 400+220=620 ps;
  - entrada inferior (valor imediato): a entrada 1 de Mux controlado por ALUSrc está pronta aos 400 ps mas ALUSrc=1 só surge aos 480 ps, pelo que a entrada inferior de ALU fica pronta em 480+30=510 ps;
  - entrada proveniente de ALU control: como ALUOp está disponível aos 480 ps então a saída de ALU control fica disponível aos 480+40=520 ps.

Conclui-se desta análise que a entrada mais demorada da ALU é Read data 1, pelo que ALU result é obtido do caminho a que pertencem I-Mem  $\rightarrow$  Regs  $\rightarrow$  ALU e o tempo que demora a ser calculado é 400+220+130=750 ps. Deste caminho resulta uma latência superior à do caminho que implementa a atualização de PC.

 Obtenção do valor a escrever em memória: O valor a escrever é obtido da saída Read data 2, demorando mais 220 ps que a saída de Mux controlado pelo sinal Reg2Loc. Como este está correto aos 480 ps, então Read register 2 fica pronto aos 480+30=510 ps e Read data 2 surge aos 510+220=730 ps. Esta latência é inferior à de ALU result.

Da análise apresentada conclui-se que o caminho crítico para a instrução STUR é  $\texttt{I-Mem} \to \texttt{Regs} \to \texttt{ALU} \to \texttt{D-Mem}$ 

e o valor da latência é 400 ps + 220 ps + 130 ps + 350 ps = 1100 ps

(c) Determine a partir de que valor da latência da unidade de controlo o sinal Write data de D-Mem pertence ao caminho crítico da instrução STUR.

Para que o sinal Write data de D-Mem pertença ao caminho crítico da instrução STUR é necessário que demore mais a ser obtido do que o endereço. Este surge ao fim de 400+220+130=750 ps.

Portanto, Read register 2 deve surgir depois de 750-220=530 ps.

Logo, 400 +  $t_{\rm control}$  + 30 > 530, pelo que  $t_{\rm control}$  > 100 ps.

Fim.