

UNIVERSIDADE DE AVEIRO

DEPARTAMENTO DE ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA

Introdução à Arquitetura de Computadores (2018/2019)

Teste 1 – 3 de Abril de 2019 – Duração: 1h00m

Notas Importantes:

Justifique todas as suas respostas.

O exame é individual e sem consulta. Não é permitida a utilização de calculadora.

Nome: André Almeida Oliveira N° Mec. 107637

Grupo I

1. Assuma uma máquina com palavras de 10 bits. Considerando os diferentes sistemas de representação estudados, preencha a tabela seguinte com o menor e o maior número representável. (apresente os números escritos em base 2 e qual o seu valor no sistema decimal).

Sistema de Representação	Menor Número representável (10 bits)		Maior Número Representável (10 bits)	
	Em binário	Em base 10	Em binário	Em base 10
Sem sinal	0000000000	= 0	1111111111	= 1023
Sinal e Módulo	1111111111	= -511	0111111111	= 511
Complemento para 2	1000000000	= -512	0111111111	= 511

2. Efetue a operação seguinte e apresente o resultado. Considerando números representados em complemento para 2 com 8 bits, comente o resultado obtido:

0x56+0x4C = 01010110 + 01001100 = 10100010₂

5/2 → 2/2 → 1/2 4/2 → 2/2 → 1/2

6/2 → 3/2 → 1/2 12/2 → 6/2 → 3/2 → 1/2

Combinamos que ocorreu overflow, pois o resultado é um número negativo (proximando do zero da direita).

3. Represente o número 9.625 no formato de virgula flutuante IEEE 754 com precisão simples.

9.625₁₀ = 1001,101₂ 1001,101₂ = 1,001101 × 2³ 3 = EXP - 127 → EXP = 130₁₀ = 10000010₂

9/2 → 4/2 → 2/2 → 1/2 130/2 → 65/2 → 32/2 → 16/2 → 8/2 → 4/2 → 2/2 → 1/2

0,625 × 2 = 1,250
0,250 × 2 = 0,500
0,500 × 2 = 1,000

01000001000110100000000000000000

4. Considerando dois números, A e B, representados em complemento para 2 com 4 bits escreva uma equação algébrica que determine a ocorrência de overflow na soma em função dos bits de A, B e do resultado S.

Ov = $\overline{A_3} \overline{B_3} S_3 + A_3 B_3 \overline{S_3}$

A ₃	B ₃	C _{im}	S ₃
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

A ₃	A ₂	A ₁	A ₀	
+	B ₃	B ₂	B ₁	B ₀
C ₀₃	S ₃	S ₂	S ₁	S ₀


Grupo I				Grupo II					Grupo III			Grupo IV
1	2	3	4	5	6	7	8	9	10	11	12	13
1	1	1	2	0,5	1	1	2	1,5	1	1	1	6

Grupo II


Considere a seguinte tabela de verdade da função lógica F.

A	B	C	F
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

5. Usando um decodificador 3:8 e uma porta lógica adicional projete um circuito que implemente a função F.



6. É possível implementar a função F usando um multiplexer 2:1 e algumas portas lógicas adicionais? Se sim esboce esta solução.



7. O que se entende num circuito de lógica combinatória por um *Glitch*? Quais são as causas deste fenómeno?

Um glitch é uma transição indesejada que ocorre devido a uma mudança de estado de um sinal de entrada. Esta mudança de estado é consequência de um atraso de sinal maior numa das vias de comutação que o sinal de entrada pode percorrer. Este atraso de sinal poderá causar um glitch quando as vias de comutação que o sinal de entrada percorre se juntarem numa só mesma via de saída.

8. Considere uma memória com 10 bits de endereço e 16 bits de dados.

- Quantos bytes podem ser armazenados na memória?
- Qual é a endereçabilidade da memória?

$$2^{10} \times 16 = 2^{10} \times 2^4 = 2^{14} = 2^8 \times 2^3 = 256 \times 2^3$$

Podem ser armazenados 2048 bytes na memória.

A endereçabilidade da memória é 16 bits.

- Explique o significado siglas RAM e ROM relativamente às memórias de computadores?
 - Qual a diferença conceptual entre a memória ROM, RAM estática e RAM dinâmica?

RAM: Random Access Memory
ROM: Read Only Memory

Chama-se memória RAM, porque se pode aceder com igual facilidade a qualquer posição de memória e é volátil. Chama-se memória ROM, porque as primeiras memórias eram programadas em fábrica ou escritas in um processo destrutivo e é não volátil. Na memória RAM dinâmica o valor precisa de ser re-escrito periodicamente e também sempre que é lido e na memória RAM estática o valor é mantido enquanto o circuito estiver alimentado.

Grupo I				Grupo II					Grupo III			Grupo IV
1	2	3	4	5	6	7	8	9	10	11	12	13
1	1	1	2	0,5	1	1	2	1,5	1	1	1	6

Grupo III

10. Von Neuman ficou na história dos computadores por uma contribuição revolucionária. Descreva a contribuição dele, a sua vantagem e o modelo funcional dos computadores que ele propôs.

Von Neuman propôs a armazenagem da dados e do programa na mesma memória o que leva a que a programar poderiam ser guardada e executada.

As unidades fundamentais de um computador são as unidades de entrada, as unidades de saída, memória e CPU.

As unidades de entrada permitem a recepção de informação vindo do exterior (dados, programas) e que é armazenada em memória.

As unidades de saída permitem o envio de resultados para o exterior.

A memória armazena programas, dados para processamento e resultados.

A CPU processa informações através da execução do programa armazenado em memória.

No modelo de Von Neumann existe apenas uma memória partilhada por entradas e por dados.

11. Explique o que se entende por instrução e qual a informação que ela deve conter.

Uma instrução deve indicar qual a operação a realizar, qual o localizador da operação (o endereço), onde colocar o resultado e qual a próxima instrução (em condições normais é a instrução seguinte na sequência e, porém, não é, normalmente, explicitamente mencionada, caso contrário, em instruções que alterem a sequência de execução a instrução deverá fornecer o endereço da próxima instrução a ser executada). Assim, torna-se uma instrução é o conjunto de informações necessárias para a realização de uma determinada tarefa.

12. Explique em que consiste o ciclo básico de execução de uma instrução

No primeiro estágio, o processador acede à memória e lê a próxima instrução a ser executada.

No segundo estágio, o processador executa a instrução, acedendo ao endereço, realizando operações sobre eles e guardando o resultado.


Grupo I				Grupo II					Grupo III			Grupo IV
1	2	3	4	5	6	7	8	9	10	11	12	13
1	1	1	2	0,5	1	1	2	1,5	1	1	1	6

Grupo IV

13. Pretende projetar-se uma máquina de estados que implemente um contador binário de 2 bits com a sequência (00, 01, 10, 11, 00, ...).

A máquina deve ter uma entrada de *Enable*, *E*, que quando a 1, permite avançar para o estado seguinte, e, quando igual a 0, mantém o estado atual.

13. a) Desenhe o diagrama de estados e transições da máquina.



13. b) Obtenha a tabela de estados e transições em função do estado atual e da entrada.

Estado atual		Enable <i>E</i>	Estado seguinte	
s_1	s_0		s_1^+	s_0^+
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	1	0
1	0	1	1	1
1	1	0	1	1
1	1	1	0	0

13 c) Escreva as equações do estado seguinte em função do estado atual e das entradas e simplifique-as.


$$s_1^+ = \bar{s}_1 \bar{s}_0 + \bar{s}_1 s_0 + s_1 \bar{s}_0$$

$$s_0^+ = \bar{s}_0 + s_0 = 1$$

Grupo I				Grupo II					Grupo III			Grupo IV
1	2	3	4	5	6	7	8	9	10	11	12	13
1	1	1	2	0,5	1	1	2	1,5	1	1	1	6

Nome: André Almeida OliveiraNº Mec. 107637

13 d) Esboce o circuito que implementa a máquina.



13 e) Adicione à máquina anterior uma saída **Max**, que assume o valor lógico 1 quando o valor da sequência for máximo. Escreva a equação lógica de **Max** em função do estado atual, e junte o circuito no diagrama da resposta anterior.

$$MAX = S_1 S_0$$

Grupo I				Grupo II					Grupo III			Grupo IV
1	2	3	4	5	6	7	8	9	10	11	12	13
1	1	1	2	0,5	1	1	2	1,5	1	1	1	6

Zona de rascunho

Grupo I				Grupo II					Grupo III			Grupo IV
1	2	3	4	5	6	7	8	9	10	11	12	13
1	1	1	2	0,5	1	1	2	1,5	1	1	1	6