### <u>Introdução à Arquitetura de Computadores</u>



### μArquitetura MIPS: Single-cycle - I

### Introdução

 $\mu$ Arquitetura: Definição e Tipos

### A μArquitetura dum CPU

Máquina Síncrona; Arq. Harvard *Datapath* e Controlo Fases de projeto

### Datapath

Subconjunto de Instruções (ISA) Execução de Instruções: Acesso a Dados (lw e sw)

Tipo-R (add, sub)
Branch (beq)

A. Nunes da Cruz / DETI - UA

Jun / 2021

### μArquitetura (1) - Introdução

### μArquitetura

 Como implementar o hardware da Arquitetura dum Processador (Arquitetura = Visão do programador do conjunto instruções, registos e memória).

### **Processador**

• Datapath: Blocos Funcionais

Memórias, registos, ALUs e multiplexers que operam sobre dados (*words* de 32-bits)

Unidade de Controlo:

Determina como a instrução deve ser executada no *Datapath*, gerando sinais de seleção de multiplexers, de *enable* de registos, de *write* de memórias, etc.

Datapath = Caminho de Dados.

Os Blocos Funcionais estão interligados por *Buses* controlados pela Unidade de Controlo.

© A. Nunes da Cruz


IAC - MIPS - Single-cycle -I

1/29

### μArquitetura (2) - Três tipos de Implementações

- Single-cycle: A execução de cada instrução é efectuada num único ciclo de relógio (clock). Todas as instruções ocupam o mesmo intervalo de tempo.
- Multicycle: A execução de cada instrução é dividida numa série de passos mais simples; cada um deles ocupa um ciclo de relógio (de maior frequência). As instruções possuem tempos de execução diferentes (e.g., lw =5 ciclos e beq =3 ciclos).
- Pipelined: A execução de cada instrução é dividida numa série de passos mais simples; o processador executa múltiplas instruções em simultaneo (em paralelo), aumentando, deste modo, a performance.


© A. Nunes da Cruz IAC - MIPS - Single-cycle -I 2/29



### CPU MIPS (1) - Máquina Síncrona

### O CPU é uma máquina de estados síncrona.

- As Memórias, os Registos e outros autómatos definem o estado.
- A execução das instruções dum programa altera o seu estado.




© A. Nunes da Cruz

IAC - MIPS - Single-cycle -I

4/29



### A μArquitetura dum CPU Single-cycle



O CPU MIPS interage com duas memórias.

- Após o Reset, o registo PC (Program Counter) é carregado com o endereço da Memória de Instruções, para ler a primeira Instrução a ser executada pelo CPU.
- O CPU gera os sinais de Controlo necessários à execução da Instrução, a qual pode ou não envolver a Memória de Dados.

\*Harvard = A implementação Single-cycle (Ciclo-único) usa memórias separadas (externas ao CPU) para permitir o acesso a ambas, em simultaneo (i.e., durante o mesmo ciclo) pelo CPU.


© A. Nunes da Cruz

IAC - MIPS - Single-cycle -I

5/29

### CPU MIPS (3) - Datapath e Unidade de Controlo

- Datapath: Componentes que armazenam ou processam dados
  - Registos, ALU, multiplexers, extensão-sinal, etc.



- Controlo: Componentes que 'dizem' ao Datapath o que fazer.
  - Lógica combinatória e/ou sequencial (FSMs).

© A. Nunes da Cruz IAC - MIPS - Single-cycle -I 6/29

### CPU MIPS (4) - Fases de Projeto

- 1. Análise do Conjunto de Instruções (ISA)
  - A execução de cada instrução requere transferências entre registos e/ou memórias;
  - O Datapath deve incluir o hardware necessário para suportar essas transferências.
- 2. Seleção dos Componentes para o Datapath
  - Memórias, Registos, ALU, Multiplexers, etc
- 3. Implementação da Lógica de Controlo
  - Lógica combinatória ou FSMs

**ISA** = <u>Instruction Set Architecture</u>; **FSM** = <u>Finite State Machine</u>.

© A. Nunes da Cruz IAC - MIPS - Single-cycle -I 7/29

### SC Datapath (1) - Instruções (ISA) a Implementar

### ISA: Começamos com um número limitado

- Acesso à Memória
  - lwesw
- Tipo-R
   and, or, add, sub e slt
- Branchbeq
- Instruções adicionais (próx. aula)
   addi
   j

© A. Nunes da Cruz


IAC - MIPS - Single-cycle -I


8/29


### SC Datapath (2) - Elementos de Estado (1)


O *Datapath\** dum CPU é baseado nos seguintes elementos de estado:


- <u>Program Counter</u> (PC)
- Memória de Instruções
- Banco de 32 Registos












# SC Datapath (6) - 1w Fetch

### Passo 1: Leitura da Instrução (Fetch)



1. O PC gera o endereço (A) para a Memória de Instruções.

A Instrução lida (RD) vai, em seguida, ser descodificada (e.g., o campo de bits Instr<sub>31:26</sub> vai ser interpretado).





### SC Datapath (7) - 1w Leitura do Operando


### Passo 2: Leitura do operando (rs) do Reg File (RF)



2. Ligando os bits Instr<sub>25:21</sub>,rs, ao porto A1 do RF, obtemos na saída RD1 (ReadData1) o conteúdo desse registo, (rs).




# Passo 3: Extensão de sinal do valor Imediato 2. Extensão de sinal do valor Imediato 3. Ligando os bits Instr<sub>15:0</sub> ao extensor de sinal, converte-se o valor imm<sub>15:0</sub> em SignImm<sub>31:0</sub> (16 => 32 bits).



### SC Datapath (10) - 1w Leitura da Memória de Dados

### Passo 5: Leitura do valor da Memória e escrita no RF




5. O valor lido da memória (ReadData) é escrito (RegWrite=1) no registo rt (Instr<sub>20:16</sub>) usando o porto A3/WD3 do *Register File*.



## SC Datapath (11) - 1w Incremento do PC

### Passo 6: Calcular PC'




6. Ao valor atual do *Program Counter*, PC, soma-se 4 para obter PC', i.e., o endereço da instrução seguinte a executar.


Acabou a execução da instrução **1**w!

© A. Nunes da Cruz


IAC - MIPS - Single-cycle -1


19/29





### SC Datapath (14) - Tipo-R (1) - add Operações Ex: add rd, rs, rt Usa os registos rs e rt como operandos Executa a operação aritmética/lógica na ALU Escreve o resultado no registo rd (RF) Read register 1 data 1 Register Read numbers register 2 Data ALU ALU Registers Write result register Read data 2 Write Data RegWrite b. ALU a. Registers IAC - MIPS - Single-cycle -I © A. Nunes da Cruz 22/29





```
TipoI
                      SC Datapath (17) - Branch (1) - beg→
                      Operações
                                               Ex: beg rs,rt,imm
                                   • Calcula o endereço-alvo do branch (BTA) = (PC+4) + imm16 x 4

    Obtem o SignImm<sub>32</sub> a partir do Imm<sub>16</sub>

    Multiplica SignImm<sub>32</sub> por 4

                                              (para obter o endereço de byte)
                                         Soma esse valor a 'PC + 4'
                                                  BTA = (SignImm_{32} << 2) + (PC + 4)


    Em paralelo, compara os operandos (rs) e (rt)


    Subtrai-os na ALU e gera a saída Zero;
    Caso Zero=1 então PC' = BTA;
    conta da ALV deu O


                                           caso contrário PC' = PC + 4.
                                                                                       Norma de um simul lógico.
                                                                                        . Se simel "Zino" der 1
                                                                                         significa que a combe deu o!
                                                                                   (rs) = conteúdo do registo rs.
                      BTA = Branch Target Address.
                                                          IAC - MIPS - Single-cycle -I
Termos que força esto comb e BTA = (PE+4)+ironom 16 x 4 decidio se el pose soltan ou moé.
                          beg AS, AT, imm 16
                                                     subtraces e menigraces se den O foi fuito ma ALV logo, RS e PT jei sobo ma embrada da ALV
```


P(=BTA = (PC+4) + imm 16 x4 falso um ciacuito que estado isto &

PC = PC+4











subhai-se e vemos se da zero beg RS, RT, imm 16 BTA = (PC+4) + imm 16 x 4 add RD, RS, RT lu RT, im (RS) imml6 cc2 OO = ADD
O I = SUB
I C = R-Type Opcode RS RT | imm 16 RD Shomt Funct OPcoole RT Hem to Reg Hem Write ALUOP Reg Dot ALU Snc Bronch Instrução Reg Write O 0 1 15:11 0 10 0 R-Type 1 00 020:16 0 0 1 lu 1 X 0 00 1 X 0 aw (O) 0 0 beg 0 00 O 0 0 add i 1 0

addi RT, RS, imm16