Introdução à Arquitetura de Computadores



μArquitetura MIPS: Single-cycle - II

Unidade de Controlo

Entradas e Saídas

Descodificador da ALU

Exemplo de ALU

Descodificador Principal

Instruções de tipo-R: or

Instruções de tipo-I: lw/sw e beq

Exercício


Execução da instrução or

Suporte para instruções Adicionais

addi e jump

A. Nunes da Cruz / **DETI - UA**

Junho / 2021



Penguntar de tate:


Qual a instrucção que esta a ser executado. Dá-nos a imagem de como com celos mos multiplicano. Valores da Fahila para que o datapath execute determinada instruço?

O que julto no detapet pera suportar as instruge ori on a instrução j?

Unidade de Controlo (1) - Entradas e Saídas

A Unidade de Controlo (UC)

Gera os sinais de controlo do *datapath,* usando como entradas os bits de opcode e de funct da instrução.



 A maior parte das saídas de controlo é derivada do opcode; as instruções do tipo-R precisam ainda de usar o campo funct para determinar a operação da ALU.

| 31:26 | 25:21 | 20:16 | 15:11 | 10:6 | 5:0 | _ |
|--------|-------|--------|-------|--------|-------|--------|
| 0 | rs | rt | rd | shamt | funct | Tipo-R |
| 31:26 | 25:21 | 20:16 | | 15:0 | | _ |
| opcode | rs | rt | | Tipo-I | | |
| 31:26 | | _ | | | | |
| opcode | | Tipo-J | | | | |

Retomamos a matéria dada na 1ª aula sobre Assembly (codificação de instruções).

© A. Nunes da Cruz


IAC - MIPS - Single-cycle - II

2/28

Unidade de Controlo (2) - Decoders: Main + ALU

A Unidade de Controlo

Está dividida em dois* blocos de lógica combinatória:





- O Main Decoder usa o Opcode_{5:0} da instrução, para gerar todos os sinais de saída e ainda o código de operação da ALU (ALUOp_{1:0}).
- O ALU Decoder usa o ALUOp_{1:0} juntamente com o campo Funct_{5:0} para gerar o sinal ALUControl_{2:0}, o qual controla a operação da ALU.

*Para simplificar o projeto.

© A. Nunes da Cruz


IAC - MIPS - Single-cycle - II





UC (5) - ALU Decoder (3) - Exemplo de ALU

A ALU (<u>Arithmetic and Logic Unit</u>) é a unidade combinatória que implementa as funções aritméticas e lógicas.



| F _{2:0} | Função (Y) | |
|------------------|------------------|----------------------------------------------------|
| 000 | А & В | |
| 001 | A B | ALUOp _{1:0} |
| 010 | A + B | Funct _{5:0} ALU ALUControl _{2:0} |
| 011 | not used | Decoder |
| 100 | A ^ B | Control Unit 32/ Zero 32/ |
| 101 | ~(A B) | 32/ ALU |
| 110 | A - B | |
| 111 | SLT | |

A ALU pode facilmente ser implementada em linguagens de descrição de hardware (HDL) do tipo VHDL ou Verilog.


© A. Nunes da Cruz

IAC - MIPS - Single-cycle - II

6/28

UC (6) - ALU Decoder (4) - Tabela Verdade

- Quando ALUOp é 00 ou 01, a ALU soma ou subtrai, respectiva/.
- Quando ALUOp é 10, o campo Funct é examinado para determinar o valor de ALUControl.





| ALUOp _{1:0} | Funct _{5:0} | ALUControl _{2:0} |
|----------------------|----------------------|---------------------------|
| 00 | X | 010 (Add) |
| 01 | X | 110 (Subtract) |
| 10 | 100000 (add) | 010 (Add) |
| 10 | 100010 (sub) | 110 (Subtract) |
| 10 | 100100 (and) | 000 (And) |
| 10 | 100101 (or) | 001 (Or) |
| 10 | 101010 (slt) | 111 (SLT) |

(Para as instruções do tipo-R, os dois primeiros bits do campo Funct são sempre 10, podendo ser ignorados aquando da implementação).

© A. Nunes da Cruz

IAC - MIPS - Single-cycle - II






UC (8) - Main Decoder (3) - Tabela de Verdade

Sinais de saída em função do opcode da instrução.


| | 6 6170 | | | | | | | |
|-------------|-----------------------|----------|--------|--------|--------|----------|----------|----------------------|
| Instruction | Opcode _{5:0} | RegWrite | RegDst | AluSrc | Branch | MemWrite | MemToReg | ALUOp _{1:0} |
| R-type | 000000 | 1 | 1 | 0 | 0 | 0 | 0 | 10 |
| lw | 100011 | 1 | 0 | 1 | 0 | 0 | 1 | 00 |
| sw | 101011 | 0 | Χ | 1 | 0 | 1 | X | 00 |
| beq | 000100 | 0 | Χ | 0 | 1 | 0 | Х | 01 |





- tipo-R: Todas as instruções usam os mesmos valores dos sinais, só diferem no código (ALUControl) gerado pelo ALU Decoder.
- 2. Se não escrevem no Banco de Registos: Os sinais RegDst e MemToReg são don't cares (X), dado que o sinal RegWrite é zero. (Exs: sw e beq).


Em seguida, analisamos em detalhe cada tipo de instrução...


© A. Nunes da Cruz IAC - MIPS - Single-cycle - II
























Exercício - OR (6) - Atualização do PC



5. A atualização do valor de PC, i.e., PC' = PC + 4, está indicada com a linha rosa tracejada

Finalmente, é de referir que também há fluxo de dados nas zonas não tracejadas, todavia os sinais de controlo impedem que esses dados tenham qualquer influência no resultado.

© A. Nunes da Cruz

IAC - MIPS - Single-cycle - II

20/28

Mais Instruções (1) - addi e j

Até aqui considerámos um subconjunto limitado de instruções do MIPS.

Como adicionar novas instruções ao CPU (ou ao ISA)?

- Para ilustrar, vamos acrescentar suporte para duas instruções addi e j.
- Veremos que para um tipo de instruções (addi) basta adicionar algo à Tabela de Verdade do Main Decoder, ao passo que para outras (j) o datapath também precisa de ser alterado.

© A. Nunes da Cruz

IAC - MIPS - Single-cycle - II

Mais Instruções (2) - addi (1)

addi, 'add immediate':


- Adiciona o valor imediato ao valor do registo rs e escreve o resultado no registo rt.



O datapath atual já é capaz de executar este tipo de tarefas (i.e., somar e escrever o resultado no RF).

- **P:** Quais as alterações necessárias a introduzir na Unidade de Controlo para suportar addi?
- **R:** Precisamos de acrescentar somente mais uma linha à Tabela de Verdade do *Main Decoder*, para gerar os sinais de controlo necessários à execução da instrução addi.

© A. Nunes da Cruz IAC - MIPS - Single-cycle - II 22/28




Mais Instr. (4) - addi (3) - Unidade de Controlo

addi rt,rs,imm


| Instruction | Op _{5:0} | RegWrite | RegDst | AluSrc | Branch | MemWrite | MemToReg | ALUOp _{1:0} |
|-------------|-------------------|----------|--------|--------|--------|----------|----------|----------------------|
| R-type | 000000 | 1 | 1 | 0 | 0 | 0 | 0 | 10 |
| lw | 100011 | 1 | 0 | 1 | 0 | 0 | 1 | 00 |
| sw | 101011 | 0 | Х | 1 | 0 | 1 | Х | 00 |
| beq | 000100 | 0 | Х | 0 | 1 | 0 | Х | 01 |
| addi | 001000 | 1 | 0 | 1 | 0 | 0 | 0 | 00 |

- 1. O resultado tem de ser escrito no RF, RegWrite = 1.
- 2. O registo destino é especificado no campo rt, RegDst = 0.
- 3. O SrcB da ALU deriva do *immediate*, ALUSrc = 1.
- 4. A ALU deve somar, ALUOp = 00, e o valor de ALUControl = 010 (ver ALU Decoder)
- 5. A instrução não é um *branch*, nem escreve na memória, Branch = MemWrite = 0.
- 6. O resultado vem da ALU, não da memória, MemToReg = 0.

© A. Nunes da Cruz IAC - MIPS - Single-cycle - II 24/28




j torget



Mais Instruções (6) - j (1)

A instrução jump escreve um novo valor (PC') no PC.




- Os dois bits menos significativos são sempre 0, porque o valor do PC é sempre word-aligned, (i.e., é múltiplo de 4 bytes);
- Os 26 bits seguintes são retirados do valor imediato da instrução Instr25:0;
- Os 4 bits mais significativos são iguais aos 4 bits mais significativos do (PC + 4).
- O datapath existente não é capaz de calcular este PC'.

Mais Instruções (7) - j (2) - Datapath

© A. Nunes da Cruz

P: Quais são as modificações a fazer, tanto ao *datapath* como ao *Main Decoder*, para suportar a instrução j?

© A. Nunes da Cruz IAC - MIPS - Single-cycle - II 26/28



IAC - MIPS - Single-cycle - II

JTA = Concatenação de (PC+4)_{31:28} com Imm_{27:0} (note-se o SLL (<<2) extra para gerar Imm_{27:0})

14

| Instrução | jump | Reg Write | Rag Dot | ALU Snc | Bronch | Hem Write | HemtoReg | ALUOP |
|-----------|------|-----------|---------|---------|--------|-----------|----------|----------------|
| R-Type | O | 1 | 1,5:11 | 0 | O | 0 | O | 10 |
| lu | 0 | 1 | 020:16 | 1 | 0 | O | 1 | 00 |
| aw | O | 0 | X | 1 | 0 | 1 | X | 00 |
| beg | 0 | 0 | × | 0 | 1 | 0 | X | (01) (⊗ |
| add i | 0 | 1 | 0 | 1 | 0 | O | O | 00 |
| * | 1 | 1 | 0 | X | X | 0 | X | ×× |
| J | - | 1 | 4 | , , | , | 7 | | |

Os que modom a escrita têm de estor a O!

Mais Instruções (8) - j (3) - Main Decoder

R-2: Alteração à Tabela de Verdade

| Instruction | Op _{5:0} | RegWrite | RegDst | AluSrc | Branch | MemWrite | MemToReg | ALUOp _{1:0} | Jump |
|-------------|-------------------|----------|--------|--------|--------|----------|----------|----------------------|------|
| R-type | 000000 | 1 | 1 | 0 | 0 | 0 | 0 | 10 | 0 |
| lw | 100011 | 1 | 0 | 1 | 0 | 0 | 1 | 00 | 0 |
| sw | 101011 | 0 | Х | 1 | 0 | 1 | Х | 00 | 0 |
| beq | 000100 | 0 | Х | 0 | 1 | 0 | Х | 01 | 0 |
| addi | 001000 | 1 | 0 | 1 | 0 | 0 | 0 | 00 | 0 |
| → j | 000010 | 0 | Х | Χ | Х | 0 | Х | XX | 1 |

Acrescentamos mais uma linha à Tabela de Verdade do *Main Decoder*, com os sinais de controlo para a instrução j, e uma nova coluna para o sinal Jump:

- O sinal Jump é '1' para a instrução j e '0' para as demais.
- A instrução j não escreve no Banco de Registos nem na Memória, logo RegWrite = MemWrite = 0.
- De fato, podemos ignorar o cálculo feito no datapath, donde RegDst = ALUSrc = Branch = MemToReg = ALUOp = X.

© A. Nunes da Cruz IAC - MIPS - Single-cycle - II 28/28