LABORATÓRIO DE CIRCUITOS DIGITAIS

5° Experimento: **Operadores Lógicos em SystemVerilog**

UFERSA – Campus Pau dos Ferros – DETEC

Prof.: **Pedro Thiago Valério de Souza**

DISCENTES: _____

_____

OBJETIVO

Descrever circuitos digitais utilizando a operadores lógicos em SystemVerilog.

COMPONENTES

- FPGA Cyclone DE2-115.

PROCEDIMENTO PRÁTICO

Uma indústria possui quatro máquinas de alta potência, podendo ser ligadas, no máximo, duas delas simultaneamente, conforme apresentado na Figura 1. Projete um circuito lógico para efetuar este controle, respeitando a prioridade de funcionamento da máquina 1 sobre a máquina 2, da máquina 2 sobre a máquina 3 e da máquina 3 sobre a máquina 4, ou seja, quando três ou mais máquinas forem acionadas simultaneamente, as duas de maior prioridade serão ligadas.




Figura 1 – Esquema de ligação de máquinas em uma indústria.

1. Determine a tabela da verdade deste circuito.

Entradas				**Saídas**			
M_4	M_3	M_2	M_1	C_4	C_3	C_2	C_1
0	0	0	0				
0	0	0	1				
0	0	1	0				
0	0	1	1				
0	1	0	0				
0	1	0	1				
0	1	1	0				
0	1	1	1				
1	0	0	0				
1	0	0	1				
1	0	1	0				
1	0	1	1				
1	1	0	0				
1	1	0	1				
1	1	1	0				
1	1	1	1				

2. Obtenha a expressão lógica para C_1, C_2, C_3 e C_4.

3. Descreva o circuito correspondente em SystemVerilog, utilizando somente operadores lógicos.
4. Simule o funcionamento do circuito do QuestaSim ou no ModelSim, considerando todas as possíveis combinações das entradas. Apresente o gráfico da forma de onda.

5. Implemente o circuito na FPGA DE2-115 utilizando o seguinte mapeamento no *Pin Planner*:

Entrada/Saída	Recurso da FPGA	Localização do Pino
M_1	SW0	PIN_AB28
M_2	SW1	PIN_AC28
M_3	SW2	PIN_AC27
M_4	SW3	PIN_AD27
C_1	LEDR0	PIN_G19
C_2	LEDR1	PIN_F19
C_3	LEDR2	PIN_E19
C_4	LEDR3	PIN_F21

Teste para todas as condições de entrada.