LABORATÓRIO DE CIRCUITOS DIGITAIS

6° Experimento: **Circuitos Combinacionais em SystemVerilog**

UFERSA – Campus Pau dos Ferros – DETEC

Prof.: **Pedro Thiago Valério de Souza**

DISCENTES: _____

_____

OBJETIVO

Descrever circuitos combinacionais em SystemVerilog.

COMPONENTES

- FPGA Cyclone DE2-115.

PROCEDIMENTO PRÁTICO

Projete os seguintes componentes combinacionais em SystemVerilog. Para cada um dos circuitos, escreva as expressões lógicas correspondentes às saídas. Cada item deve ser codificado em um arquivo SystemVerilog diferente. Implemente cada circuito na FPGA DE2-115. Deve-se procurar a documentação da placa para realizar o *PinPlanner* de forma adequada. No caso, as entradas devem ser colocadas em chaves e as saídas devem ser visualizadas em *leds* (menos para o circuito do item 4, no qual a saída deve ser visualizada em algum dos *displays* presentes na placa).

1. Somador completo.

2. Multiplexador 4:1.

3. Decodificador 3:8 sem esquemas de prioridades.

4. Decodificador para *display* de sete segmentos do tipo ânodo comum, presente na placa FPGA Cyclone DE2-115. Deve-se apresentar os seguintes dígitos no *display*, de acordo com a número binário de entrada apresentado na Tabela abaixo. Dica: utilize o módulo de projeto combinacional do Logisim para o projeto das expressões lógicas.

Número Binário de Entrada	**Dígito apresentado no *Display***
0000	0
0001	1
0010	2
0011	3
0100	4
0101	5
0110	6
0111	7
1000	8
1001	9
1010	A
1011	B
1100	C
1101	D
1110	E
1111	F

