LABORATÓRIO DE CIRCUITOS DIGITAIS

7° Experimento: **Abordagem Hierárquica no SystemVerilog**

UFERSA – Campus Pau dos Ferros – DETEC

Prof.: **Pedro Thiago Valério de Souza**

DISCENTES: _____

_____

OBJETIVO

Descrever circuitos combinacionais utilizando a abordagem hierárquica de dados em SystemVerilog.

COMPONENTES

- FPGA Cyclone DE2-115.

PROCEDIMENTO PRÁTICO

Nessa prática iremos projetar uma unidade lógica aritmética (ALU) de 4 *bits* e vamos visualizar os resultados dessa ALU em um *display* de sete segmentos. A ALU possui a seguinte tabela de operações:

Opcode		**Operação**
s_1	s_0	
0	0	$X = A + B$
0	1	$X = A - B$
1	0	$X = A$ and B
1	1	$X = A$ or B

Vamos projetar esse circuito seguindo os passos.

1. Inicialmente projete um circuito somador de 4 *bits*. Para isso, realize os seguintes passos:

a. Utilizando a abordagem por fluxo de dados, implemente um somador completo. *Atenção*: esse circuito já foi projetado na prática anterior.

b. Utilizando a abordagem hierárquica, utilize o somador completo projetado no item (a) para descrever um somador de 4 *bits*. Desenhe abaixo o circuito a ser implementado no SystemVerilog (utilize o somador completo como um bloco).

c. Realize a simulação do seu somador de 4 *bits* projetado no item (b). Para isso, atribua alguns valores para as entradas e verifique se a saída está de acordo com o esperado.

2. É conhecido que a operação de subtração pode ser feita através do sistema de complemento à dois. Neste caso:

$$A - B = A + \left(\overline{B} + 1\right)$$

$\overline{B}$ indica a operação NOT *bit-wise*. Utilizando o somador de 4 *bits* projetado no item anterior, juntamente com a abordagem hierárquica, projete um subtrador de 4 *bits*. Realize a simulação do seu subtrator de 4 *bits* projetado. Para isso, atribua alguns valores para as entradas e verifique se a saída está de acordo com o esperado. Desenhe abaixo o circuito a ser implementado no SystemVerilog (utilize o somador de 4 *bits* como um bloco).

3. Projete um circuito que realize as operações *bit-wise* AND com dois números de 4 *bits*. Implemente esse circuito utilizando a abordagem por fluxo de dados. Realize a simulação do circuito projetado. Para isso, atribua alguns valores para as entradas e verifique se a saída está de acordo com o esperado.

4. Projete um circuito que realize as operações *bit-wise* OR com dois números de 4 *bits*. Implemente esse circuito utilizando a abordagem por fluxo de dados. Realize a simulação do circuito projetado. Para isso, atribua alguns valores para as entradas e verifique se a saída está de acordo com o esperado.

5. Implemente um multiplexador 4×1 em que cada uma das entradas de multiplexação possui 4 *bits* de largura. Para isso, siga os passos:

a. Utilizando a abordagem por fluxo de dados, implemente um multiplexador 4×1 de 1 *bit* (ou seja, cada entrada de multiplexação possui apenas 1 *bit* de largura). *Atenção*: esse circuito já foi projetado na prática anterior.

b. Utilizando o multiplexador implementado no item (a) e utilizando a abordagem hierárquica, implemente seu multiplexador 4×1 de 4 *bits*. Desenhe abaixo o circuito a ser implementado no SystemVerilog (utilize o multiplexador 4×1 como um bloco).

c. Realize a simulação do seu multiplexador 4×1 de 4 *bits*. Fixe as entradas de multiplexação em números estabelecidos e modifique os valores das entradas de seleção, observando a saída do multiplexador.

6. Projete um decodificador para *display* de sete segmentos do tipo ânodo comum, de forma a converter um número de quatro *bits* para representação no *display*. Descreva o circuito utilizando a abordagem por fluxo de dados no SystemVerilog. *Atenção*: esse circuito já foi projetado na prática anterior.

7. Finalizado os projetos dos circuitos individuais, agora podemos projetar a nossa Unidade Lógico-Aritmética, conforme apresentado na Figura 1.

a. Utilizando os blocos projetados nos itens anteriores, descreva a sua unidade lógica aritmética conforme apresentado na Figura 1.

b. Utilizando a placa Cyclone DE2-115, implemente a sua ALU na FPGA de forma a verificar o funcionamento de forma visual. Como entrada, utilize chaves e apresente a saída em algum dos *displays* de sete segmentos da placa.




Figura 1 – Diagrama da Unidade Lógica-Aritmética a ser projetada.