LABORATÓRIO DE CIRCUITOS DIGITAIS

12° Experimento: **Máquinas de Estados em SystemVerilog**

UFERSA – Campus Pau dos Ferros – DETEC

Prof.: **Pedro Thiago Valério de Souza**

DISCENTES: _____

_____

OBJETIVO

Projetar e implementar máquinas de estados em SystemVerilog.

COMPONENTES

- FPGA Cyclone DE2-115.

PROCEDIMENTO PRÁTICO

Projete, em FPGA, uma máquina de estados para controlar o indicador de direção (popularmente conhecido como seta) de um carro. O indicador de direção pode ser modelado como uma máquina de estados finitos, que possui dois sinais de controle, designados por *a* e *b*, gerados a partir de um circuito combinacional, cujas entradas são os sinais oriundos da barra de setas, designados por *L*, *R* e *H*. O indicador de direção é formado por seis LEDs, três para cada direção como apresentado na Figura 1 abaixo.




Figura 1 – Indicadores de direção de um carro (o carro em questão é um Ford Thunderbird 1965).

Quando o sinal $L = 1$ deve-se realizar uma conversão para esquerda, fazendo $ab = 10$. Quando o sinal $R = 1$ deve-se realizar uma conversão para direita, fazendo $ab = 01$. Quando $H = 1$ deve-se acionar o pisca-alerta, fazendo $ab = 11$. Caso nenhum sinal esteja ativo, deve-se fazer $ab = 00$. O sinal H é o que possui a maior prioridade, isto é, supondo que HLR=110 deve-se acionar o pisca-alerta. Da mesma forma, o sinal indicador para a direita (R) tem maior prioridade do que para a esquerda (L).

Quando o sinal $ab = 01$, deve-se acionar os LEDs indicadores correspondentes a uma conversão para a direita, conforme apresentado na Figura 2(a). Por sua, quando o sinal $ab = 10$, deve-se acionar os LEDs indicadores correspondentes a uma conversão para esquerda, conforme apresentado na Figura 2(b). Quando $ab = 11$ deve-se acionar os LEDs correspondentes ao estado de alerta, conforme apresentado na Figura 2(c). Por fim, se $ab = 00$ não deve-se acionar os LEDs indicadores de direção ou, se estes já foram acionados anteriormente, deve-se desligara-los no próximo pulso de relógio (voltar ao estado inicial em que todos os LEDs estão desligados).




Figura 2 – Sequência de LEDs correspondentes a um indicador de direção de um carro.

Algumas considerações importantes devem ser feitas:

i. Quando o carro estiver fazendo uma conversão para esquerda e se, por exemplo, os sinais *ab* voltarem ser 00, deve-se imediatamente desligar os indicadores de direção, voltando ao estado inicial em que todos os LEDs estão desligados;

ii. Quando o carro estiver fazendo uma conversão para esquerda e se, por exemplo, os sinais *ab* se tornarem 01 (que corresponde a conversão para direita), deve-se imediatamente ligar os LEDs correspondentes a uma conversão para direita;

iii. Em qualquer um dos estados da máquina de estados se os sinais *ab* = 11, deve-se imediatamente ir para o estado de alerta.

Pede-se para:

1. Projete o circuito combinacional que converte os sinais *HLR* nos sinais *ab*. Escreva abaixo as expressões lógicas deste circuito.

2. Projete a máquina de estados descrita, obtendo o diagrama de estados (atenção: não é necessário obter as expressões de excitação e de saída).

3. Descreva a máquina de estados em SystemVerilog;

4. Após testado, o código em SystemVerilog deverá ser carregado na plataforma de prototipagem DE2-115 da Altera/Terasic. As saídas (correspondentes aos LEDs de indicadores de direção) deverão se visualizadas em LEDs. As entradas HRL deverá ser mapeado em chaves.

Atenção: Para utilizar o sinal de *clock* da sua máquina de estados, busque um ciclo de divisor de *clock* para diminuir a frequência de *clock* da FPGA de 50 MHz para 5 Hz.