

UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO CENTRO MULTIDISCIPLINAR DE PAU DOS FERROS DEPARTAMENTO DE ENGENHARIAS E TECNOLOGIA

LABORATÓRIO DE CIRCUITOS DIGITAIS

Verilog – Abordagem Hierarquica

Prof.: Pedro Thiago Valério de Souza UFERSA – Campus Pau dos Ferros pedro.souza@ufersa.edu.br

- Descreve o circuito pela associação de blocos previamente definidos, permitindo a construção de um sistema maior;
- Declaração:

```
<nome_do_modulo> nome(mapeamento);
```

- nome do modulo: Nome do módulo a ser referenciado;
- nome: nome da instância especifica do módulo;
- mapeamento: forma que as entradas e saídas estão ligadas;
 - Lista;
 - Nome;

Associação por Lista:

- As entradas/saídas são colocadas na ordem no qual foram declaradas no modulo;
- A ordem importa;
- Exemplo:

```
module half_adder(a, b, s, c);
half_adder ha1 (a1, b1, s1, c1);
```

Associação por Nome:

- As entradas/saídas são associadas a pinos específicos do módulo;
- A ordem não importa;
- Exemplo:

```
module half_adder(a, b, s, c);
half_adder ha1 (.a(a1), .b(b1), .s(s1), .c(c1));
half_adder ha1 (.a(a1), .s(s1), .b(b1), .c(c1));
```

Observações:


- Assim como a abordagem estrutural, deve-se utilizar wire para fazer a ligação entre blocos;
- Os módulos primários devem estar:
 - No mesmo projeto do módulo principal;
 - O módulo principal é aquele que é o Top-Level;
 - No mesmo arquivo do módulo principal;
 - O modulo principal é aquele com o nome do arquivo;

Projetos

Projeto 02 – Somador de 4-bits

Projete um somador de 4-bits em Verilog. Para isso, utilize a abordagem estrutural e hierarquia.

- a) Inicie o seu projeto com um somador completo (projeto 01).
- b) Utilizando o somador completo do item (b), implemente o somador de 4-bits.



Referências

- PIMENTA, TALES CLEBER Circuitos Digitais Análise e Síntese Lógica: Aplicações em FPGA. Elsevier, 2017.
- Altera's Verilog HDL Basics (https://www.youtube.com/watch?v=PJGvZSIsLKs)
- VAHID, FRANK Sistemas Digitais Projeto, Otimização e HDLs. Bookman, 2008.