ACM9226 模块使用说明书




一、 模块参数


- 模块型号: ACM9226
- AD 型号: AD9226;
- 通道数: 2 通道;
- AD 位数: 12bit;
- 最高采样率: 65MSPS:
- 输入电压范围: -5V~+5V;
- 模块 PCB 层数: 2 层,资深工程师布线,数字模拟电源和 GND 进行分离:

- 模块接口: 32 针 2.54mm 间距排母,方向向下;
- 输入接口: SMA 接口和 2.54 间距的排针

二、 模块结构



ACM9226 模块使用 32 针排母与开发板母板连接,支持直接连接的开发板包括但不限于小梅哥出品的 AC620 教学板、AC6102、Starter 入门板,友晶科技出品的 DE2、DE1、DE1_SoC、DE0-Nano-SoC 等。




三、 AD9226 简介

双通道 12bit AD 采集模块,采用了两片 ADI 公司的 AD9226,此芯片是一款单芯片、12 位、65 MSPS 模数转换器(ADC),采用单电源供电,内置一个片内高性能采样


保持放大器和基准电压源。它采用多级差分流水线架构,数据速率达 65 MSPS,在整个工作温度范围内保证无失码。该 ADC 采用高速、低成本的 CMOS 工艺及新颖的架构,分辨率和速度可达到现有双极性方案的水平,而功耗成本却低得多。

AD9226 的输入能够与成像、超声和通信系统实现轻松接口。利用真差分输入结构,用户可以选择包括单端应用在内的各种输入范围和偏移。动态性能极为出色。采样保持放大器既适用于在连续通道中切换满量程电平的多路复用系统,也适合采用最高 Nyquist 速率及更高的频率对单通道输入进行采样。

四、 AD9226 功能框图




五、 AD9226 时序图



通过此时序图,我们可以看到,无需对 AD 芯片进行配置,只需要我们提供时钟 CLOCK, 芯片就可以直接进行数据采集了,操作非常简便。也就是说,用户在使用本模块的时候,无需编写任何驱动逻辑,只需要每个时钟上升沿从端口上读取一个 12 位数据,即可传递到应用逻辑进行存储或者运算处理。

六、 AD9226 配置



根据上图所示,我们将 AD9226 配置为单端输入,输入范围 1.0V-3.0V 的 模式,在此模式下,VREF 即基准电压为 2V,VINA 输入范围为 1.0-3.0V。 在此说明一下,在硬件设计的时候,AD9226 的有几点需要注意的地方:

AD9226 这款芯片支持差分输入和单端输入,在使用的时候可以根据设计的需求来进行选择,我们在设计的时候,选择单端输入的模式。其他模式详看 AD9226 芯片手册。

我们设计的电路选择的是 AD9226 内部基准源, VREF 是基准电压输出 端口,可提供 1V 和 2V 两种基准电压。通过 SENSE 来进行选择,当 SENSE 与 GND 连接时,提供 2V 基准电压;当 SENSE 与 VREF 连接时,提供 1V 基准电压。我们选择的接法为提供 2V 基准电压的连接方式。我们在电路中利用了这个 2V 基准电压,来设计衰减电路,具体请看原理图。

VINA 的输入范围由 VREF 决定,当 REF=2V 时,VINA 的输入范围为 2V(3V-1V=2V);当 VREF=1V 时,VINA 的输入范围 1V(1.5V-0.5V=1V)。 引脚 22 MODE 具有数据格式选择功能,AD9226 的输出数据格式有两 种,Binary Output Mode 和 Two's Complement Mode,下表为模式的选择。

Mode	DFS	Clock Duty Cycle Shaping		
DNC	Binary	Clock Stabilizer Disabled		
AVDD	Binary	Clock Stabilizer Enabled		
GND	Two's Complement	Clock Stabilizer Enabled		
$10 \text{ k}\Omega$	Two's Complement	Clock Stabilizer Disabled		
Resistor	To GND			

由有此表我们可以看出,当引脚 22 接 GND 时,选择模式为 Two's Complement Mode,当接 AVDD 时,选择模式为 Binary Output Mode。 我们在设计时,选择了 Two's Complement Mode。

下表是两种模式,输出数据格式的区别

Input (V)	Condition (V)	Binary Output Mode	Two's Complement Mode	OTR
VINA-VINB	< - VREF	0000 0000 0000	1000 0000 0000	1
VINA-VINB	= - VREF	0000 0000 0000	1000 0000 0000	0
VINA-VINB	= 0	1000 0000 0000	0000 0000 0000	0
VINA-VINB	= + VREF - 1 LSB	1111 1111 1111	0111 1111 1111	0
VINA-VINB	≥ + VREF	1111 1111 1111	0111 1111 1111	1

OTR	MSB	Analog Input Is	
0 0		In Range	
0	1	In Range	
1 0		Underrange	
1	1	Overrange	

AD9226 的 OTR 引脚为 Out of Range,即输入电压范围检测功能,通过此引脚,我们可以判断输入的电压是否超过了芯片设计所在量程。下表为真值表。当 OTR 为 1时,说明我们所采集的电压范围超出了设计范围。

七、 衰减电路

衰减电路的作用就是将输入电压按照一定的比例进行减小,使其满足 AD 输入端的输入范围。一般 AD 输入端的输入范围都很小,就拿 AD9226 为例,我们将其电压输入范围为 1.0V-3.0V,而我们需要满足电压输入范围为-5V 到+5V,那么我们就将-5V 到+5V 的电压减小到 1V-3V 这样的范围才可以。ACM9226 模块上设计了一个满足上述要求的衰减电路,他的转换公式为:

$$Vout=(1/5) Vin+2$$

当 Vin=-5V 时, Vout=1V; 当 Vin=5V 时, Vout=3V; 正好满足上述要求。 转换为数字信号以后,将上述转换公式反向运算,将数字信号进行放大,即可得到输入电压的真实数值。注意:信号经过衰减电路以后,会存在一定的误差,我们可以将其误差视为线性误差,对信号进行人工校准,可减小误差范围。

官方网站: www.corecourse.cn

技术群组: 615381411

店铺: https://xiaomeige.taobao.com
技术博客: http://www.cnblogs.com/xiaomeige/

特别说明:模块设计默认输入为+-5V 电压范围,此种模式使用的是普通的高阻抗电阻衰减网络,因此不适用于宽带信号,当信号频率超过 1MHz 时,无源高阻抗衰减电路对高频信号的衰减系数将变大。因此,如果本模块用于高速信号采集,可以通过修改电阻值的方法取消前级无源衰减网络,从而将模块的输入信号范围设定在+-1V,然后用户再自行设计前级有源衰减网络,或者设计无源的50 欧姆阻抗匹配的衰减网络。电赛题目每年都不一样,使用+-1V 的输入范围将更加利于充分利用 ADC 采样精度,避免多级放大和衰减带来的信号失调失真,电赛神器。

八、 AD8065 运算放大器

在衰减电路中,我们采用了一片高性能,145MHz 的运算放大器 AD8065, AD8065 FastFET 放大器为电压反馈型放大器,提供 FET 输入,性能出色、易于使用。AD8065 是单路放大器,采用 ADI 公司的专有 XFCB 工艺制造,工作噪声极低 $(7.0 \text{ nV}/\sqrt{Hz})$ 和 $0.6 \text{ fA}/\sqrt{Hz}$),输入阻抗非常高。

AD8065 具有 5V 至 24V 的宽电源电压范围,可采用单电源供电,带宽为 145 MHz,适合各种应用。此外,这些放大器还具有轨到轨输出,使其功能更加多样化。

尽管成本很低,但这些器件仍能提供出色的整体性能。这些放大器的差分增 益和相位误差分别为 0.02%和 0.02°, 0.1 dB 平坦度为 7 MHz, 堪称视频应用 的理想之选。此外,这些器件具有 180 V/ìs 高压摆率、出色的失真性能(1 MHz 时无杂散动态范围(SFDR)为-88 dBc)、极高的共模抑制(-100 dB)和低输入失 调电压(1.5 mV, 预热条件下最大值)。

AD8065/AD8066 仅采用每个放大器 6.4 mA 的典型电源电流,能够驱动高达 30 mA 的负载电流。

九、ACM9226 与 AC620 开发板连接

下表为 ACM9226 模块和 AC620 连接时候的引脚分配表,其他板卡请参照此表定位信号功能。

GPI00 按照接口物理排序分组				
信号名	FPGA 管脚	信号名	FPGA 管脚	
GPI00-35	PIN_B6	GPI00-34	PIN_F9	
GPI00-33	PIN_C6	GPI00-32	PIN_A5	
GPI00-31	PIN_D5	GPI00-30	PIN_D6	
GPI00-29	PIN_C3	GPI00-28	PIN_D4	_

官方网站: www.corecourse.cn

技术群组: 615381411

店铺: https://xiaomeige.taobao.com
技术博客: http://www.cnblogs.com/xiaomeige/

ADCB_OTR	GPI00-27	PIN_C2	GPI00-26	PIN_B1	ADCB_D0
GND			3. 3V		
ADCB_D1	GPI00-25	PIN_D3	GPI00-24	PIN_E5	ADCB_D2
ADCB_D3	GPI00-23	PIN_D1	GPI00-22	PIN_F1	ADCB_D4
ADCB_D5	GPI00-21	PIN_F5	GPI00-20	PIN_F2	ADCB_D6
ADCB_D7	GPI00-19	PIN_G2	GPI00-18	PIN_G1	ADCB_D8
ADCB_D9	GPI00-17	PIN_F3	GPI00-16	PIN_G5	ADCB_D10
ADCB_D11	GPI00-15	PIN_J6	GPI00-14	PIN_K5	ADCB_CLK
ADCA_OTR	GPI00-13	PIN_L4	GPI00-12	PIN_K6	ADCA_D0
ADCA_D1	GPI00-11	PIN_L3	GPI00-10	PIN_L6	ADCA_D2
GND			5V		
ADCA_D3	GPI00-9	PIN_J1	GPI00-8	PIN_J2	ADCA_D4
ADCA_D5	GPI00-7	PIN_K1	GPI00-6	PIN_K2	ADCA_D6
ADCA_D7	GPI00-5	PIN_L1	GPI00-4	PIN_L2	ADCA_D8
ADCA_D9	GPI00-3	PIN_N1	GPI00-2	PIN_N2	ADCA_D10
ADCA_D11	GPI00-1	PIN_P2	GPI00-0	PIN_R1	ADCA_CLK

十、AD 实验操作步骤

- 1. 首先,关闭开发板供电,将 AD 模块与 FPGA 开发板的 40 针标准扩展口相连接。由于开发板的接口是 40 针,而模块只有 32 个脚,因此涉及到对齐问题,针对所有开发板,都只需靠 40 针接口座的 1 脚(一般有丝印表明,也可以看焊盘形状,一般是方形) 注意,本模块仅支持和小梅哥出品所有 FPGA 开发板以及友晶公司出品所有开发板的 40 针接口,其他开发板的 40 针接口我们不保证能够直接使用,需要客户自行评估。
- 2. 将您的信号源与 AD 输入接口相连(注: AD 口输入范围: -5V~+5V)。
- 3. 利用 Quartus II 软件,将程序下载到 FPGA 中(测试程序在我们论坛中 可以下载)。
- 4. 利用 SignalTap II 对数据进行实时采集。

十一、 SignalTap II 波形


以下为在 AC620 开发板上使用板载 DAC 芯片输出正弦波的实例。

使用时将 DAC 的 DA 和 DB 两个信号脚使用杜邦线分别连接到高速 ADC 的输入端口。

注意,由于 AC620 板载 DAC 属于高精度 DAC、其采样率只有 1M 左右,因此在输出正弦波频率较高时,会有阶梯感,如果使用专用信号发生器或者高速 DAC,就不会有这个效果。


官方网站: <u>www.corecourse.cn</u> 技术群组: 615381411

店铺: https://xiaomeige.taobao.com
技术博客: http://www.cnblogs.com/xiaomeige/



特别说明:

- **1、**AD9226 的数据位是反向的,比如 ADCB_D11 对应数据位 D0,ADCB_D0 对应数据位 D11 千万注意。使用 SignalTap II 抓取波形时,可以使用通过选中信号名,右击选则 MSB on Top 选项或 LSB on Top 来切换数据的显示规则,按照上表进行分配时,应该选择 LSB on Top。
- 2、如果用户手头没有对应的 DAC 输出或者信号发生器模块,则暂时无法观察到上图。 需要用户自行解决信号发生器问题。



十二、 系统组合照片

