



数据采集系统基础知识

ADI 智库

一站式电子技术宝库



简介

我们的世界正在经历信息和通信技术领域的第三波转型，其特点是无处不在的传感和连接，数据在所有的行业中都发挥着越来越重要的作用，ADI 作为一家领先的模拟技术公司，专长就是传感、收集、解译，然后把数据传送到云端，搭建物理世界与数字世界的桥梁。

为此，ADI 智库推出《数据采集系统基础知识》，共 10 篇技术文章，旨在梳理采样系统设计那些重要的基础知识，例如与现代通信系统应用相关的过采样和欠采样示例等，为广大从事该专业的工程师以及电子工程相关学子提供参考指南。

ADI 智库
一站式电子技术宝库

ADI 智库是 ADI 公司面向中国工程师打造的一站式资源分享平台，除了汇聚 ADI 官网的海量技术资料、视频外，还有大量首发的、免费的培训课程、视频直播等。九大领域、十项技术，加入 ADI 智库，您可以尽情的浏览收藏、下载相关资源。此外，您还可一键报名线上线下会议活动，更有参会提醒等贴心服务。

*ADI 智库出版社已推出多本电子书，关注微信公众号『ADI 智库』回复“电子书”，即可查看或下载所有电子本。

目录

揭开一个公式($SNR=6.02N+1.76dB$)的神秘面纱, 以及为什么我们要予以关注.....	3
量化噪声: 公式 $SNR=6.02N+1.76dB$ 的扩展推导	10
数据转换器代码——您能解译这些代码吗?	18
数据转换器静态特性的重要性——千万别忽视基本特性!	30
奈奎斯特准则对数据采集系统设计有何意义.....	40
了解 SINAD、ENOB、SNR、THD、THD+N、SFDR, 不在噪底中迷失.....	53
ADC 输入噪声面面观——噪声是利还是弊?	60
孔径时间、孔径抖动、孔径延迟时间——正本清源	72
将振荡器相位噪声转换为时间抖动.....	80
找出那些难以琢磨、稍纵即逝的 ADC 闪码和亚稳状态	89

揭开一个公式($SNR=6.02N+1.76dB$)的神秘面纱, 以及为什么我们要予以关注

接触 ADC 或 DAC 时您一定会碰到这个经常被引用的公式, 用于计算转换器理论信噪比(SNR)。与其盲目地相信表象, 不如从根本上了解其来源, 因为该公式蕴含着一些微妙之处, 如果不深入探究, 可能导致对数据手册技术规格和转换器性能的误解。记住, 该公式代表的是完美 N 位 ADC 的理论性能。您可以比较 ADC 的实际 SNR 与理论 SNR, 看看二者有何异同。

本教程首先推导 N 位模数转换器(ADC)的理论量化噪声, 知道均方根量化噪声电压后, 就可以计算理论信噪比(SNR)。此外还会分析过采样对 SNR 的影响。

量化噪声模型

理想转换器对信号进行数字化时, 最大误差为 $\pm\frac{1}{2}LSB$, 如图 1 的一个理想 N 位 ADC 的传递函数所示。对于任何横跨数个 LSB 的交流信号, 其量化误差可以通过一个峰峰值幅度为 q (一个 LSB 的权重) 的非相关锯齿波形来近似计算。对该近似法还可以从另一个角度来看待, 即实际量化误差发生在 $\pm\frac{1}{2}q$ 范围内任意一点的概率相等。虽然这种分析不是百分之百精确, 但对大多数应用是足够准确的。




图1：理想N位ADC的量化噪声

贝尔实验室的 W.R.Bennett1948 年发表的经典论文中，分析了量化噪声的实际频谱。采用上述简化假设，他的详细数学分析可以简化为图 1 所示。继 Bennett 的经典论文之后，还有其它一些关于转换器噪声的重要论文和著作。

图 2 更详细地显示了量化误差与输入电压的关系。同样，一个简单的锯齿波形就能提供足够准确的分析模型。锯齿误差的计算公式如下：

$$e(t) = st, -q/2s < t < +q/2s. \quad \text{等式1}$$

$e(t)$ 的均方值可以表示为：

$$\overline{e^2(t)} = \frac{s}{q} \int_{-q/2s}^{+q/2s} (st)^2 dt. \quad \text{等式2}$$

进行简单的积分和简化可得：

$$\overline{e^2(t)} = \frac{q^2}{12}. \quad \text{等式3}$$

因此，均方根量化误差为：

$$\text{均方根量化噪声} = \sqrt{e^2(t)} = \frac{q}{\sqrt{12}}. \quad \text{等式4}$$




图2：量化噪声与时间的关系

锯齿误差波形产生的谐波远远超过 DC 至 $f_s/2$ 的奈奎斯特带宽，然而，所有这些高阶谐波必须折回（混叠）到奈奎斯特带宽并相加，产生 $q/\sqrt{12}$ 的均方根噪声。

正如 Bennett 所指出的，量化噪声近似于高斯分布，几乎均匀地分布于从 DC 至 $f_s/2$ 的奈奎斯特带宽。这里假设量化噪声与输入信号不相关。在某些条件下，当采样时钟等式 1 等式 2 等式 3 等式 4 图 2：量化噪声与时间的关系 MT 和信号通过谐波相关时，量化噪声将与输入信号相关，能量集中在信号的谐波中，但均方根值仍然约为 $q/\sqrt{12}$ 。

理论信噪比现在可以通过一个满量程输入正弦波来计算：

$$\text{满量程输入正弦波} = v(t) = \frac{q2^N}{2} \sin(2\pi ft). \quad \text{等式5}$$

因此，输入信号的均方根值为：

$$\text{满量程输入的均方根值} = \frac{q2^N}{2\sqrt{2}}. \quad \text{等式6}$$

因此，理想 N 位转换器的均方根信噪比为：

$$\text{SNR} = 20 \log_{10} \frac{\text{rms value of FS input}}{\text{rms value of quantization noise}} \quad \text{等式7}$$

$$\text{SNR} = 20 \log_{10} \left[\frac{q2^N/2 \sqrt{2}}{q/\sqrt{12}} \right] = 20 \log_{10} 2^N + 20 \log_{10} \sqrt{\frac{3}{2}} \quad \text{等式8}$$

$$\text{SNR} = 6.02N + 1.76\text{dB}, \quad \text{DC至}f_s/2\text{带宽范围} \quad \text{等式9}$$

Bennett 论文说明：虽然量化噪声的实际频谱相当复杂，难以分析，但推导出等式 9 的简化分析对大多数应用足够准确。然而，必须再次强调，均方根量化噪声是在 DC 至 $f_s/2$ 的完整奈奎斯特带宽范围内进行测量。

量化噪声模型

许多应用中，实际目标信号占用的带宽 BW 小于奈奎斯特带宽（参见图 3）。如果使用数字滤波来滤除带宽 BW 以外的噪声成分，则等式中必须包括一个校正系数（称为“处理增益”），以反映 SNR 的最终提高，如等式 10 所示。

$$\text{SNR} = 6.02N + 1.76 \text{ dB} + 10 \log_{10} \frac{f_s}{2 \cdot \text{BW}}, \quad \text{带宽BW范围.} \quad \text{等式10}$$

以两倍以上信号带宽的速率对信号进行采样的过程称为“过采样”。过采样、量化噪声整形和数字滤波均是 $\Sigma\text{-}\Delta$ 型转换器的重要概念，不过任何 ADC 架构都可以采用过采样技术。




图3: 显示处理增益的量化噪声频谱

处理增益的意义可以通过下例说明。在许多数字基站或其它宽带接收机中，信号带宽由许多独立的通道组成，一个 ADC 对整个带宽进行数字化处理。例如，美国的模拟蜂窝无线电系统(AMPS)由 416 个 30kHz 带宽通道组成，占用的带宽约为 12.5MHz。假设采样速率为 65MSPS，并且使用数字滤波来分离各个 30kHz 通道。在这些条件下，过采样导致的处理增益为：

$$\text{处理增益} = 10\log_{10} \frac{f_s}{2 \cdot BW} = 10\log_{10} \frac{65 \times 10^6}{2 \times 30 \times 10^3} = 30.3 \text{ dB.} \quad \text{等式11}$$

将处理增益加入 ADC SNR 规格，便得到 30kHz 带宽内的 SNR。上例中，如果 ADC SNR 规格为 65dB（DC 至 $f_s/2$ ），则 30kHz 通道带宽内的 SNR 提高到 95.3dB（经过适当的数字滤波后）。

图 4 显示了一个结合过采样和欠采样的应用。目标信号的带宽为 BW ，以载波频率 f_c 为中心。采样频率可以远低于 f_c ，所选的采样频率使得目标信号位于其奈奎斯特区的中心。通过模拟和数字滤波消除目标信号带宽以外的噪声，从而获得等式 10 所示的处理增益。




图4：欠采样和过采样结合所产生的处理增益

量化噪声与输入信号之间的相关性容易令人误解

虽然噪声的均方根值可通过 $q/\sqrt{12}$ 计算精确近似值，但在某些条件下，频域成分可能与交流输入信号高度相关。例如，低幅度周期性信号的相关度大于高幅度随机信号的相关度。通常假设理论量化噪声表现为白噪声，均匀地分布在 DC 至 $f_s/2$ 的奈奎斯特带宽范围。但是，事实并非全然如此。在强相关的情况下，量化噪声集中在输入信号的各次谐波上，这正是我们不希望看到的。

在多数实际应用中，ADC 的输入是一段频率（总是会与一些不可避免的系统噪声相加），因此量化噪声往往是随机的。然而，在频谱分析应用中（或者使用频谱纯净的正弦波作为输入对 ADC 执行 FFT），量化噪声与信号的相关度取决于采样频率与输入信号的比值。

图 5 的示例说明了这种情况，其中使用一个 4096 点 FFT 来分析一个理想 12 位 ADC 的输出。在左边的 FFT 图(A)中，采样频率(80.000MSPS)与输入频率(2.000MHz)的比值恰好选择为 40，最差谐波比基波低大约 77dB。右图(B)显示了将输入频率略微偏移到 2.111MHz 的效果，表现出随机性相对较高的噪声频谱，此时 SFDR 约为 93dBc，受 FFT

噪底尖峰限制。两种情况下，所有噪声成分的均方根值均近似于 $q/\sqrt{12}$ （理论 SNR 因此为 74dB），但在第一种情况下，噪声因为相关性而集中在基波谐波上。




图5：采样时钟与输入频率的比值对理想12位ADC量化噪声频谱的影响，4096点FFT。
(A) 相关噪声，(B) 非相关噪声

注意，从 ADC 看到的谐波失真的这种变化是采样过程的伪像，由量化误差与输入频率的相关性引起。在实际 ADC 应用中，量化误差一般表现为随机噪声，原因是宽带输入信号具有随机性，而且通常会有少量的系统噪声充当“扰动”信号，使量化误差频谱进一步随机化。

理解上述原理非常重要，因为 ADC 的单音正弦波 FFT 测试是公认的性能评估方法之一。为了精确测量 ADC 的谐波失真，必须采取措施确保测试设置能够真正测量 ADC 失真，而不是量化噪声相关性引起的伪像。因此，必须正确选择频率比，有时还要将少量噪声（扰动）与输入信号相加。利用模拟频谱分析仪测量 DAC 失真时，也应采取同样的防范措施。

SNR、处理增益和 FFT 噪底的关系图

图 6 显示了一个理想 12 位 ADC 的 FFT 输出。注意，FFT 噪底的平均值约为满量程以下 107dB，但 12 位 ADC 的理论 SNR 为 74dB。FFT 噪底并非 ADC 的 SNR，因为 FFT 像是一个带宽为 f_s/M 的模拟频谱分析仪，其中 M 为 FFT 中的点数。由于 FFT 的处理增益，理论 FFT 噪底因而比量化噪底低 $10\log_{10}(M/2)$ dB。

对于 SNR 为 74dB 的理想 12 位 ADC，4096 点 FFT 将产生 $10\log_{10}(4096/2)=33\text{dB}$ 的处理增益，因此总 FFT 噪底为 $74+33=107\text{dBc}$ 。事实上，FFT 噪底可以通过提高 FFT 点数来进一步降低，就像模拟频谱分析仪的噪底可以通过缩小带宽来降低一样。因此，利用 FFT 测试 ADC 时，必须确保 FFT 足够大，使得失真能够与 FFT 噪底本身区别开。多次 FFT 的平均值无法进一步降低噪底，只能减小各个噪声谱成分幅度之间的差异。




图6：理想12位ADC的噪底，使用4096点FFT

量化噪声：公式 $\text{SNR}=6.02N+1.76\text{dB}$ 的扩展推导

本文描述了推导过程的三个不同阶段：

1. 理想的模数转换器(ADC)传递函数公式和操作。
2. 基于积分法的均方根(rms)推导。
3. SNR 公式推导，以获得 $\text{SNR}=6.02N+1.76\text{dB}$ 值。

$\text{SNR} = 6.02 N + 1.76 \text{ dB value.}$

本文是对上一篇中文中所示推导的扩展和增强。

理想的 ADC 传递函数公式和操作

理想的 ADC 传递函数如图 1(A)所示。数字（二进制）输出值表示为 y 轴，模拟输入则表示为 x 轴。对角线阶梯表示模拟输入信号的量化值。穿过阶梯的虚线表示其中点。

图 1(B)表示采用斜坡输入信号时理想 N 位 ADC 的量化噪声。1LSB 峰峰值量化误差可以通过一个最大峰峰值摆幅为 q（范围为 $q/2$ 至 $-q/2$ ）的非相关锯齿波形来近似计算。请注意， t_1 和 t_2 为时间点，将用在稍后的推导阶段。该信号为量化输出信号（实线）与模拟输入信号（虚线）之差，如图 1(A)所示。




图1. 理想的ADC传递函数(A)与理想的N位ADC量化噪声(B)

直线的公式为

$$y = mx + c$$

其中：

y 表示 y 轴值。

m 为斜率。

x 为 x 轴值。

c 为直线在 $x=0$ 时穿过 y 轴的交点。

因此，若将直线的公式代入图 2，则当 c 为 $x=0$ 时， $y=0$ （即原点）。 $e(t)$ 的误差公式为

$$e_{(t)} = st + 0 \text{ 或者 } e_{(t)} = st \quad (1)$$

其中：

$e_{(t)}$ 为量化误差。

s 为斜率。

t 为时间。

这就是一条直线的公式

$$y = mx + c$$

其中：

$$y = e_{(t)}$$

$$m = s$$

$$x = t$$

$$c = 0$$

对于 $t_1 < t < t_2$ ，误差 $e(t)$ 在 $-q/2$ 与 $+q/2$ 之间变化。

在图 1 中，在时间 t_1 和 t_2 时，误差 $e(t)$ 为

$$\begin{aligned} e(t_1) &= \frac{-q}{2} = st_1 \\ t_1 &= \frac{-q}{2s} \end{aligned} \quad (2)$$

$$\begin{aligned} e(t_2) &= \frac{q}{2} = st_2 \\ t_2 &= \frac{q}{2s} \end{aligned} \quad (3)$$

代入公式 2 和公式 3, $e(t)$ 图形变为图 2。




图2. 代入 t_1 和 t_2 值

RMS 推导

现在, 可以借助积分法和置换法进行均方根(rms)推导。图 3(A)所示为进行积分的时段 T 。 $e(t)$ 的均方值如图 3(B)所示。




图3. 定义时段 T (A) 和对误差 $e(t)$ 函数求平方 (B)

均方误差 $e(t)$ 在时段 T 内进行计算, 其中, 时间 t 由公式 2 和公式 3 定义

$$t_1 = \frac{-q}{2s}, \quad t_2 = \frac{+q}{2s},$$

图 3 中时段 T 的底数的等化和定义如下

$$\begin{aligned} T &= t_2 - t_1 \\ T &= \frac{q}{2s} + \frac{q}{2s} \\ \therefore T &= \frac{q}{s} \end{aligned} \quad (4)$$

均方误差

$$\bar{e}^2_{(t)} = \int_{t_1}^{t_2} \frac{(st)^2}{T} dt = \frac{q^2}{12} \quad (5)$$

通过以下方式推出，即用积分法求出均方误差：

$$\begin{aligned} \bar{e}^2_{(t)} &= \int_{t_1}^{t_2} \frac{(st)^2}{\frac{q}{s}} dt = \int_{t_1}^{t_2} \frac{(st)^2}{1} \times \frac{s}{q} dt \\ \bar{e}^2_{(t)} &= \frac{s}{q} \int_{t_1}^{t_2} (st)^2 dt \\ &= \frac{s}{q} \int_{t_1}^{t_2} s^2 t^2 dt = \frac{s^3}{q} \int_{t_1}^{t_2} t^2 dt \\ &= \frac{s^3}{q} \left[\frac{t^3}{3} \right]_{t_1}^{t_2} \\ &= \frac{s^3}{q} \left[\frac{t^3}{3} \Big|_{t_1}^{t_2} - \frac{t^3}{3} \Big|_{t_1} \right] \end{aligned} \quad (6)$$

代入 t_2 和 t_1 的上、下限

$$\begin{aligned}
&= \frac{s^3}{q} \left[\frac{\left(\frac{q}{2s}\right)^3}{3} + \frac{\left(\frac{q}{2s}\right)^3}{3} \right] = \frac{s^3}{q} \left[2 \frac{\left(\frac{q}{2s}\right)^3}{3} \right] \\
&= \frac{s^3}{q} \times 2 \left[\frac{\frac{q^3}{8s^3}}{\frac{1}{1}} \right] = \frac{s^3}{q} \times 2 \left[\frac{q^3}{8s^3} \times \frac{1}{3} \right] \\
&= \frac{s^3}{q} \times 2 \times \frac{q^3}{8s^3} \times \frac{1}{3} \\
&= \frac{s^3}{q} \times 2 \times \frac{q^2}{8s^3} \times \frac{1}{3} \\
&= \frac{q^2}{4} \times \frac{1}{3}
\end{aligned}$$

由此得到均方误差

$$\bar{e}^2_{(t)} = \frac{q^2}{12} \quad \text{QED}$$

均方根误差 $e(t)$ 的值可从以下公式求出

$$\sqrt{(\bar{e}^2_{(t)})} = \sqrt{\frac{q^2}{12}} = \frac{q}{\sqrt{12}} = \frac{q}{\sqrt{4 \times 3}} = \frac{q}{2\sqrt{3}}$$

因此，均方根量化误差 $e(t)$ 为

$$\sqrt{(\bar{e}^2_{(t)})} = \frac{q}{2\sqrt{3}} \quad (7)$$

假设输入信号为平均满量程(FS)正弦波 $\overline{V_{(t)}}$ ，则可计算出理论信噪比，其中

$$\overline{V_{(t)}} = \frac{q2^N}{2} \sin(2\pi ft) \quad (8)$$

要将正弦波转换成均方根值，只需乘以 $\frac{1}{\sqrt{2}}$ 或 0.707 即可。也即， $\overline{V(t)} \times \frac{1}{\sqrt{2}}$ 。因此，输入正弦波的均方根为

$$\sqrt{\overline{V^2(t)}} = \frac{q2^N}{2\sqrt{2}} \sin(2\pi ft) \quad (9)$$

SNR 推导

在此基础上，可以推导出以 dB 为单位的 SNR 公式，其中 $6.02N+1.76\text{dB}$ 。

根据公式 9，最大幅度出现在正弦 $(90^\circ)=1$ 时。均方根(FS)正弦波输入 $V(t)$ 信号则可表示为

$$\sqrt{\overline{V^2(t)}} = \frac{q2^N}{2\sqrt{2}} \quad (10)$$

对于理想的 N 位转换器（如公式 10），相对于量化噪声的均方根值（如公式 7），其均方根信噪比（即公式 10/公式 7）可通过以下公式计算出（单位为 dB）

$$SNR = 20 \log_{10} \frac{\text{RMS value of FS input}}{\text{RMS value of quantization noise}} \quad (11)$$

$$SNR = 20 \log_{10} \left[\frac{\sqrt{\overline{V^2(t)}}}{\sqrt{\overline{e^2(t)}}} \right]$$

$$= 20 \log_{10} \left[\frac{\frac{q2^N}{2\sqrt{2}}}{\frac{q}{2\sqrt{3}}} \right]$$

$$= 20 \log_{10} \left[\frac{q2^N}{2\sqrt{2}} \times \frac{2\sqrt{3}}{q} \right]$$

$$= 20 \log_{10} \left[\frac{q2^N}{2\sqrt{2}} \times \frac{2\sqrt{3}}{q} \right]$$

$$= 20 \log_{10} \left[\frac{2^N}{1} \times \frac{\sqrt{3}}{\sqrt{2}} \right]$$

$$= 20 \log_{10} \left[2^N \times \sqrt{\frac{3}{2}} \right]$$

$$= 20 \log_{10} [2]^N + 20 \log_{10} \left[\frac{3}{2} \right]^{\frac{1}{2}}$$

$$= N \times 20 \log_{10} (2) + \frac{1}{2} \times 20 \log_{10} \left(\frac{3}{2} \right)$$

$$= N \times 20 \times 0.301 + 10 \times 0.176$$

$$\therefore SNR = \underline{6.02 N + 1.76 \text{ dB}} \quad \text{QED}$$

其中，N 为 ADC 的分辨率（单位为位）。

推导过程显示，公式中的系数6.02来自 $20\log_{10}(2)$ ，项1.76 dB来自 $10\log_{10}\left(\frac{3}{2}\right)$ 。

总结

该公式只是一种近似表示，其假定量化误差与输入信号无关。多数情况下，当 $N > 6$ 且输入信号并非精确地为采样频率的约数时，该假设是成立的。

公式中用来确定 SNR 的噪声项是在奈奎斯特带宽范围内测得的噪声，即从 DC 至采样频率的一半。如果目标带宽小于采样频率的一半，则必须应用校正系数。

数据转换器代码——您能解译这些代码吗？

模数转换器(ADC)将模拟量——现实世界中绝大部分现象的特征——转换为数字语言，以便用于信息处理、计算、数据传输和控制系统。数模转换器(DAC)则用于将发送或存储的数据，或者数字处理的结果，再转换为现实世界的变量，以便控制、显示信息或进一步进行模拟处理。DAC 和 ADC 的输入与输出之间的关系如图 1 所示。




图1：数模转换器(DAC)和模数转换器(ADC)的输入和输出定义

无论其来源如何，模拟输入变量通常都是由传感器转换成电压或电流。这些电气量可以表现为以下形式：(1)在时域中对某一现象的快速或慢速直流连续直接测量；(2)经调制的交流波形（使用各种调制技术）；(3)或者某种组合形式，用相关变量的空间配置来代表轴角。第一种形式的例子有热电偶、直流基准源上的电位计和模拟运算电路的输出；“斩波”光学测量、交流应变计或电桥输出、噪声中嵌入的数字信号等属于第二种；自整角机和旋变器属于第三种。

本文讨论的模拟变量是那些用电压或电流来表示实际模拟现象的变量。它们可以是宽带，也可以是窄带；可以是直接测量的缩放形式，或者经过某种形式的模拟预处理，如线性化、组合、解调、滤波、采样保持等。

在处理过程中，电压和电流被“归一化”到与指定 ADC 输入范围兼容的范围。DAC 的模拟输出电压或电流是归一化的直流信号，但随后可能会进行后处理（如调整、滤波、放大等）。

数字形式的信息一般用参考“地”的任意固定电压电平表示，或者出现在逻辑门的输出端，或者施加于其输入端。所用的数字值基本上是二进制，即每个“比特”（信息单位）有两种可能的状态：一种是“关”、“假”或“0”，另一种是“开”、“真”或“1”。这两种逻辑状态也可以用两种不同的电流水平来表示，但使用电流远不如使用电压普遍。另外，并不存在任何特殊原因要求电压必须参考地，发射极耦合逻辑(ECL)、正发射极耦合逻辑(PECL)和低压差分信号逻辑(LVDS)等就不是参考地。

“字”是一组表示数字值的电平，这些电平可以多种方式出现：“并行”同时出现在一条总线或一组门输入/输出上，“串行”（按照某一时间顺序）出现在一条线路上，或者作为一系列并行字节（即“字节串行”）/半字节（小字节）出现。例如，一个 16 位字可以占用一条 16 位总线的 16 位，也可以分为两个字节相继出现在一条 8 位总线上，或者分为四个 4 位半字节相继出现在一条 4 位总线上。

虽然有多种逻辑系统，但使用最广泛的是 TTL（晶体管对晶体管逻辑），其中“真”或 1 对应于最小+2.4V 的输出电平（对于 2.0V 以上的电平，输入明确地响应为 1），

“假”或 0 对应于最大+0.4V 的输出电平（对于+0.8V 以下的电平，输入明确地响应为 0）。应当注意，如今虽然 CMOS 比 TTL 更受欢迎，但 CMOS 逻辑电平一般与较早的 TTL 逻辑标准兼容。

对于每个经量化的模拟电平，都会指定一组独特的并行或串行数字电平（或者称为数值、代码，表示模拟范围的一个独特部分）。一个典型的数字代码如下面的数组所示：

$a_7a_6a_5a_4a_3a_2a_1a_0=10111001$

它由 8 位组成，最左边的“1”称为最高有效位（MSB 或第 1 位），最右边的“1”称为最低有效位（LSB 或第 N 位，本例中为第 8 位）。该代码可能表示一个数值、一个字符或者一个模拟变量，要知道其确切含义，必须对代码和转换关系加以定义。注意，切勿混淆特定位的名称（即第 1 位、第 2 位等）与“a”数组的下标；下标对应于 2 的幂，它与序列中特定位的权重相关。

为大家所熟悉的编码方式（十进制以外）是自然或标准二进制。二进制代码最常用于表示整数；在一个 N 位自然二进制整数代码中，LSB 的权重为 2^0 （即 1），下一位的权重为 2^1 （即 2），依此类推直到 MSB，其权重为 2^{N-1} （即 $2^N/2$ ）。二进制数的值是将所有非零位的权重相加而得。加权的位相加后，产生一个值在 0 到 2^N-1 范围内的独特数字。每增加一个尾随零位（如有），该数字的大小便加倍。

在转换器技术中，满量程（简称 FS）与分辨率位数 N 无关。更有用的编码方式是小数二进制，它总是被归一化到满量程。整数二进制可以转译为小数二进制，方法是将所有整数值除以 2^N 。例如，MSB 的权重为 $1/2$ （即 $2^{(N-1)}/2^N=2^{-1}$ ），下一位的权重为 $1/4$ （即 2^{-2} ），依此类推直到 LSB，其权重为 $1/2^N$ （即 2^{-N} ）。加权的位相加后，产生一个值在 0 到满量程的 $(1-2^{-N})$ 范围内的 2^N 数字。附加位只会提供更精密的结构，而不影响满量程范围。十进制数与二进制数之间的关系以及各自的示例如图 2 所示。

WHOLE NUMBERS:

$$\text{Number}_{10} = \underset{\substack{\uparrow \\ \text{MSB}}}{a_{N-1}} 2^{N-1} + a_{N-2} 2^{N-2} + \dots + a_1 2^1 + \underset{\substack{\uparrow \\ \text{LSB}}}{a_0} 2^0$$

Example: $1011_2 = (1 \times 2^3) + (0 \times 2^2) + (1 \times 2^1) + (1 \times 2^0)$
 $= 8 + 0 + 2 + 1 = 11_{10}$

FRACTIONAL NUMBERS:

$$\text{Number}_{10} = \underset{\substack{\uparrow \\ \text{MSB}}}{a_{N-1}} 2^{-1} + a_{N-2} 2^{-2} + \dots + a_1 2^{-(N-1)} + \underset{\substack{\uparrow \\ \text{LSB}}}{a_0} 2^{-N}$$

Example: $0.1011_2 = (1 \times 0.5) + (0 \times 0.25) + (1 \times 0.125) + (1 \times 0.0625)$
 $= 0.5 + 0 + 0.125 + 0.0625 = 0.6875_{10}$

图2：用二进制数表示十进制数

单极性代码在数据转换系统中，编码方法必须与 ADC 的模拟输入范围或 DAC 的模拟输出范围相关。最简单的情况是 ADC 的输入或 DAC 的输出始终为单极性正电压（DAC 最常用的是电流输出，ADC 则很少使用电流输入）。对于这类信号，最常用的编码方式是标准二进制，图 3 显示了一个 4 位转换器的例子。它有 16 种可能的电平，从全 0 代码 0000 到全 1 代码 1111。必须注意，全 1 代码所代表的模拟值并不是满量程（简称 FS），而是 FS-1LSB。这是数据转换表示法的一个惯例，适用于 ADC 和 DAC。图 3 给出了十进制等价数、二进制代码相对于满量程(FS)的值，以及各代码对应的电压水平（假设转换器满量程为+10V）。图中还给出了等价格雷码，稍后将会讨论。

BASE 10 NUMBER	SCALE	+10V FS	BINARY	GRAY
+15	+FS - 1LSB = +15/16 FS	9.375	1 1 1 1	1 0 0 0
+14	+7/8 FS	8.750	1 1 1 0	1 0 0 1
+13	+13/16 FS	8.125	1 1 0 1	1 0 1 1
+12	+3/4 FS	7.500	1 1 0 0	1 0 1 0
+11	+11/16 FS	6.875	1 0 1 1	1 1 1 0
+10	+5/8 FS	6.250	1 0 1 0	1 1 1 1
+9	+9/16 FS	5.625	1 0 0 1	1 1 0 1
+8	+1/2 FS	5.000	1 0 0 0	1 1 0 0
+7	+7/16 FS	4.375	0 1 1 1	0 1 0 0
+6	+3/8 FS	3.750	0 1 1 0	0 1 0 1
+5	+5/16 FS	3.125	0 1 0 1	0 1 1 1
+4	+1/4 FS	2.500	0 1 0 0	0 1 1 0
+3	+3/16 FS	1.875	0 0 1 1	0 0 1 0
+2	+1/8 FS	1.250	0 0 1 0	0 0 1 1
+1	1LSB = +1/16 FS	0.625	0 0 0 1	0 0 0 1
0	0	0.000	0 0 0 0	0 0 0 0

图3：单极性二进制代码（4位转换器）

图 4 显示了一个采用标准二进制输入编码的理想 3 位 DAC 的传递函数。注意，全 0 输入代码对应的模拟输出为 0。随着数字输入代码递增，模拟输出递增 1LSB/代码（本例中为 1/8 刻度）。最大输出电压为 7/8FS，对应 FS-1LSB 的值。当数字输入代码为 100 时，产生 1/2FS 的中量程输出。

图 5 显示了一个理想 3 位 ADC 的传递函数。对于一定范围内的模拟输入电压，ADC 都会产生给定的输出代码；该范围就是所谓“量化不确定性”，等于 1LSB。注意，对于理想 ADC，相邻代码之间的过渡区宽度为 0。但实际上，这些电平始终都有相关联的过渡噪声，因此宽度不为 0。通常，用“代码中心”来定义给定代码对应的模拟输入，它位于两个相邻过渡区的中间位置（如图中的黑点所示）。这就要求第一过渡区出现在 1/2LSB 处。满量程模拟输入电压定义为 7/8FS，即(FS-1LSB)。




图4：理想单极性3位DAC的传递函数




图5：理想单极性3位ADC的传递函数

格雷码

还有一种编码方式值得说明，它就是格雷码（或反射二进制），由 Elisha Gray 于 1878 年发明，后由 Frank Gray 于 1949 年重新发明。图 3 最后一栏显示了 4 位标准二进制代码的等价格雷码。虽然它很少用于计算机运算，但它的一些有用特性对于模数转换很有吸引力。在格雷码中，当数值改变时，从一个代码跃迁到下一个代码只涉及到一位。二进制代码则不同，当从 0111 跃迁到 1000 时，所有位都要改变。某些 ADC 在内部使用格雷码，然后将格雷码转换为二进制代码供外部使用。

如上所述，采用格雷码时，相邻电平对应的格雷码字仅有一位之差。因此，如果针对特定电平的位判断有误差，则转换为二进制代码后的对应误差仅为 1LSB。对于中间电平，仅 MSB 改变。值得注意的是，基于比较器的现代 Flash 型转换器也可能由于比较器亚稳态而出现同样的现象。在少量过驱情况下，如果采用标准二进制解码技术，则比较器的输出可能会在其锁存输出中产生错误的判断，从而出现同样的现象。许多情况下，格雷码或伪格雷码用来解码比较器库。然后锁存格雷码输出，转换为二进制，并在最终输出时再次锁存。

轴编码器（角度转数字）和光学编码器等例子也常常在转换过程中使用格雷码来减小误差。

内部使用格雷码的 ADC 几乎都会将格雷码输出转换为二进制，供外部使用。利用图 6 所示的异或逻辑函数，很容易实现格雷码与二进制的互相转换。




图6：利用异或逻辑函数实现二进制与格雷码的互相转换

双极性

代码在许多系统中，正负模拟量都需要用二进制代码来表示。偏移二进制、二进制补码、二进制反码或符号幅度码都可以实现这一点，但偏移二进制和二进制补码是目前最常用的编码方式。图 7 显示针对一个 4 位系统这两种编码的关系。注意，图中的值经过调整，以符合±5V 满量程输入/输出电压范围。

BASE 10 NUMBER	SCALE	±5V FS	OFFSET BINARY	TWOS COMP.	ONES COMP.	SIGN MAG.
+7	+FS - 1LSB = +7/8 FS	+4.375	1 1 1 1	0 1 1 1	0 1 1 1	0 1 1 1
+6	+3/4 FS	+3.750	1 1 1 0	0 1 1 0	0 1 1 0	0 1 1 0
+5	+5/8 FS	+3.125	1 1 0 1	0 1 0 1	0 1 0 1	0 1 0 1
+4	+1/2 FS	+2.500	1 1 0 0	0 1 0 0	0 1 0 0	0 1 0 0
+3	+3/8 FS	+1.875	1 0 1 1	0 0 1 1	0 0 1 1	0 0 1 1
+2	+1/4 FS	+1.250	1 0 1 0	0 0 1 0	0 0 1 0	0 0 1 0
+1	+1/8 FS	+0.625	1 0 0 1	0 0 0 1	0 0 0 1	0 0 0 1
0	0	0.000	1 0 0 0	0 0 0 0	*0 0 0 0	*1 0 0 0
-1	-1/8 FS	-0.625	0 1 1 1	1 1 1 1	1 1 1 0	1 0 0 1
-2	-1/4 FS	-1.250	0 1 1 0	1 1 1 0	1 1 0 1	1 0 1 0
-3	-3/8 FS	-1.875	0 1 0 1	1 1 0 1	1 1 0 0	1 0 1 1
-4	-1/2 FS	-2.500	0 1 0 0	1 1 0 0	1 0 1 1	1 1 0 0
-5	-5/8 FS	-3.125	0 0 1 1	1 0 1 1	1 0 1 0	1 1 0 1
-6	-3/4 FS	-3.750	0 0 1 0	1 0 1 0	1 0 0 1	1 1 1 0
-7	-FS + 1LSB = -7/8 FS	-4.375	0 0 0 1	1 0 0 1	1 0 0 0	1 1 1 1
-8	-FS	-5.000	0 0 0 0	1 0 0 0		

NOT NORMALLY USED
IN COMPUTATIONS (SEE TEXT)

* 0+	0 0 0 0	0 0 0 0
0-	1 1 1 1	1 0 0 0

图7：双极性代码（4位转换器）

对于偏移二进制，零电平信号值对应代码 1000。代码顺序与标准二进制相同。标准二进制与偏移二进制系统的唯一区别在于模拟信号相关的半量程偏移不同。最小的负值 (-FS+1LSB) 对应代码 0001，最大的正值 (+FS-1LSB) 对应代码 1111。注意，为了保持关于中间电平的完美对称性，计算中一般不使用代表负满量程 (-FS) 的全 0 代码 (0000)。它可以用来代表负超量程条件，或者简单地为其指定 0001 (-FS+1LSB) 的值。

一个双极性 3 位 DAC 的偏移二进制代码与模拟输出范围的关系如图 8 所示。对于 0 值输入代码 100，DAC 的模拟输出为 0。最小的负输出电压一般对应于代码 001 (-FS+1LSB)，最大的正输出电压一般对应于代码 111 (+FS-1LSB)。需要时，可以使用 000 输入代码对应的输出电压，但这会使输出丧失关于 0 的对称性，数学计算将变得复杂。




图8：理想双极性3位DAC的传递函数




图9：理想双极性3位ADC的传递函数

一个双极性 3 位 ADC 的偏移二进制输出代码与其模拟输入的关系如图 9 所示。注意，模拟输入 0 对应中间电平代码 100。像双极性 DAC 一样，最小的负输入电压一般对应于代码 001(-FS+1LSB)，最大的正输入电压一般对应于代码 111(+FS-1LSB)。如上所述，需要时，可以使用 000 输出代码，但这会使输出丧失关于 0 的对称性，数学计算将变得复杂。

二进制补码与 MSB 为补码（反转）的偏移二进制相同。显而易见，这在转换器中非常容易实现，只需使用一个变换器或取得 D 型正反器的互补输出。

二进制补码编码方式之所以颇受欢迎，是因为利用它很容易在计算机和 DSP 中执行数学运算。就转换而言，二进制补码包括表示正幅度（0 符号位）的二进制代码，各正数的二进制补码表示其负值。产生二进制补码的数学方法是求一个数的补数并加上 1LSB。例如，通过求取 $+3/8FS$ 的二进制补码，便可获得 $-3/8FS$ 。具体做法是：首先求取 $+3/8FS$ 对应的代码 0011 的补码，得到 1100；然后加上 1LSB，得到 1101。二进制补码使减法运算变得容易。例如，若要从 $4/8FS$ 中减去 $3/8FS$ ，则将 $4/8$ 与 $-3/8$ 相加，即 0100 加上 1101，结果为 0001 或 $1/8$ ，不用考虑进位。二进制反码也可以用来表示负数，但它远不如二进制补码那样受欢迎，如今鲜有使用。二进制反码的获得方法是求取正数所有位的补数。例如， $3/8FS(0011)$ 的二进制反码是 1100。各正值的补数的二进制反码表示其相应的负值。这包括 0，表示 0 的有两个代码：0000（称为 0+）或 1111（称为 0-）。这种非单值性必须通过数学方法消除，显然会给只有一个代码表示 0 的 ADC 和 DAC 带来问题。符号幅度码似乎是用数字方式表示带符号模拟量的最简单方式，它只需确定与幅度相称的代码并加上一个极性位。

符号幅度 BCD 在双极性数字电压表中很常用，但存在 0 对应两个代码的问题。因此，对于涉及到 ADC 或 DAC 的大多数应用，这种方法并不受欢迎。

图 10 总结了各种双极性代码（偏移二进制、二进制补码、二进制反码和符号幅度码）之间的关系，并给出了互转方法。

To Convert From To	Sign Magnitude	2's Complement	Offset Binary	1's Complement
Sign Magnitude	No Change	If MSB = 1, complement other bits, add 00...01	Complement MSB If new MSB = 1, complement other bits, add 00...01	If MSB = 1, complement other bits
2's Complement	If MSB = 1, complement other bits, add 00...01	No Change	Complement MSB	If MSB = 1, add 00...01
Offset binary	Complement MSB If new MSB = 0 complement other bits, add 00...01	Complement MSB	No Change	Complement MSB If new MSB = 0, add 00...01
1's Complement	If MSB = 1, complement other bits	If MSB = 1, add 11...11	Complement MSB If new MSB = 1, add 11...11	No Change

图10: 各种双极性代码之间的关系

本部分需要考虑的最后一类代码是二进制编码的十进制码(BCD)，它将十进制数的每个十进制位（0 到 9）表示为相应的 4 位标准二进制字，如图 11 所示。最小数字 0 表示为 0000，数字 9 表示为 1001。这种代码的效率相对较低，因为在每个十进制位的 16 种代码状态中，只有 10 种状态得到利用。然而，当与数字电压表等十进制显示器接口时，它是一种非常有用的代码。

BASE 10 NUMBER	SCALE	+10V FS	DECADE 1	DECADE 2	DECADE 3	DECADE 4
+15	+FS - 1LSB = +15/16 FS	9.375	1 0 0 1	0 0 1 1	0 1 1 1	0 1 0 1
+14	+7/8 FS	8.750	1 0 0 0	0 1 1 1	0 1 0 1	0 0 0 0
+13	+13/16 FS	8.125	1 0 0 0	0 0 0 1	0 0 1 0	0 1 0 1
+12	+3/4 FS	7.500	0 1 1 1	0 1 0 1	0 0 0 0	0 0 0 0
+11	+11/16 FS	6.875	0 1 1 0	1 0 0 0	0 1 1 1	0 1 0 1
+10	+5/8 FS	6.250	0 1 1 0	0 0 1 0	0 1 0 1	0 0 0 0
+9	+9/16 FS	5.625	0 1 0 1	0 1 1 0	0 0 1 0	0 1 0 1
+8	+1/2 FS	5.000	0 1 0 1	0 0 0 0	0 0 0 0	0 0 0 0
+7	+7/16 FS	4.375	0 1 0 0	0 0 1 1	0 1 1 1	0 1 0 1
+6	+3/8 FS	3.750	0 0 1 1	0 1 1 1	0 1 0 1	0 0 0 0
+5	+5/16 FS	3.125	0 0 1 1	0 0 0 1	0 0 1 0	0 1 0 1
+4	+1/4 FS	2.500	0 0 1 0	0 1 0 1	0 0 0 0	0 0 0 0
+3	+3/16 FS	1.875	0 0 0 1	1 0 0 0	0 1 1 1	0 1 0 1
+2	+1/8 FS	1.250	0 0 0 1	0 0 1 0	0 1 0 1	0 0 0 0
+1	1LSB = +1/16 FS	0.625	0 0 0 0	0 1 1 0	0 0 1 0	0 1 0 1
0	0	0.000	0 0 0 0	0 0 0 0	0 0 0 0	0 0 0 0

图11: 二进制编码的十进制(BCD)代码

补码

某些形式的数据转换器（例如早期使用单片 NPN 四通道电流开关的 DAC）要求自然二进制或 BCD 等标准代码，但所有位都用补码表示。这种代码称为“补码”。目前讨论的所有代码的补码都可以通过这种方法获得。注意不要混淆补码与二进制反码或二进制补码。

在一个 4 位补码二进制转换器中，0 用 1111 表示，半量程用 0111 表示，FS-1LSB 用 0000 表示。实践中，补码通常用寄存器的负输出获得，而不使用其正输出（寄存器可同时提供正负输出）。

某些情况下，可以利用补码来使 DAC 的模拟输出反相。如今有许多 DAC 提供差分输出，因而不需更改输入代码即可实现极性反转。同样，有许多 ADC 提供差分逻辑输出，利用这些输出也可以实现极性反转。

数据转换器静态特性的重要性——千万别忽视基本特性！

上世纪 50、60 年代，积分非线性度、差分非线性度、单调性、无失码、增益误差、失调误差、漂移等直流性能规格主要用于表示数据转换器的性能特性。在当时，这些规格数据就足够了，因为多数早期应用（PCM 和雷达除外）都仅涉及工业测量和过程控制等应用中的直流或低频信号。到了 70、80 年代，随着微处理器和数字信号处理(DSP)技术的出现，为了满足更加复杂的信号处理应用的需要，转换器需要测定信噪比(SNR)、无杂散动态范围(SFDR)等动态性能规格。

现代的数据转换器应用覆盖从低频工业测量到宽带无线电接收器的整个频谱。虽然直流特性的重要性随着信号频率的增加而降低，但在许多应用中仍然占有重要地位。例如，在 IF 采样应用中，较大的增益和/或失调误差可能导致信号削波，从而降低 SNR 和 SFDR 性能。在要求匹配转换器的应用中，如交错、同步采样、I/Q 信号处理等，各

转换器之间的相对增益和失调相匹配显得至关重要。

本文旨在说明数据转换器的各项直流性能特性，便于读者了解 ADC 或 DAC 数据手册中相应部分的重要性。

数据转换器的分辨率和量化

需要注意的是，对于 DAC 和 ADC 来说，要么输入要么输出为数字信号，因此其信号具有量化性质。换言之，一个 N 位字代表了 2^N 种可能状态之一，因此，一个 N 位 DAC（具有固定基准电压）只能有 2^N 个可能模拟输出，一个 N 位 ADC 只能有 2^N 个可能数字输出。如前所述，模拟信号一般为电压或电流。

数据转换器的分辨率有几种不同的表述方式：最低有效位(LSB)、满量程百万分率(ppm FS)、毫伏(mV)等。不同的器件（即使来自同一制造商）采用不同的特性规格方式，因此，转换器用户必须了解如何在不同规格间进行转换，才能对不同器件进行有意义的比较。各种分辨率的最低有效位大小如图 1 所示。

RESOLUTION N	2^N	VOLTAGE (10V FS)	ppm FS	% FS	dB FS
2-bit	4	2.5 V	250,000	25	- 12
4-bit	16	625 mV	62,500	6.25	- 24
6-bit	64	156 mV	15,625	1.56	- 36
8-bit	256	39.1 mV	3,906	0.39	- 48
10-bit	1,024	9.77 mV (10 mV)	977	0.098	- 60
12-bit	4,096	2.44 mV	244	0.024	- 72
14-bit	16,384	610 μ V	61	0.0061	- 84
16-bit	65,536	153 μ V	15	0.0015	- 96
18-bit	262,144	38 μ V	4	0.0004	- 108
20-bit	1,048,576	9.54 μ V (10 μ V)	1	0.0001	- 120
22-bit	4,194,304	2.38 μ V	0.24	0.000024	- 132
24-bit	16,777,216	596 nV*	0.06	0.000006	- 144

*600nV is the Johnson Noise in a 10kHz BW of a 2.2k Ω Resistor @ 25°C

Remember: 10-bits and 10V FS yields an LSB of 10mV, 1000ppm, or 0.1%.
All other values may be calculated by powers of 2.

图1：量化：最低有效位(LSB)的大小

理想数据转换器的传递函数图

图 2 显示了一个 3 位单极 DAC 和一个 3 位单极 ADC 的理想传递特性。在 DAC 中，输入和输出都经过量化处理，其图形由 8 个点构成——虽然可以探讨这些点形成的直线，但必须记住，实际的传递特性并非直线，而是多个离散的点。




图2：理想3位DAC和ADC的传递函数

ADC 的输入为模拟性质，未经过量化处理，但其输出却具有量化属性。因此，传递特性由 8 个水平阶梯构成。在考虑 ADC 的失调、增益和线性度时，我们会关注这些阶梯中点的连线——通常称为码中心。

对于 DAC 和 ADC，数字满量程（全“1”）相当于比模拟满量程(FS)低 1 个 LSB。（理想）ADC 转换发生在比零高 $\frac{1}{2}$ LSB 时，其后，每增加 1LSB，就转换一次，直到比模拟满量程低 $\frac{1}{2}$ LSB 时。由于 ADC 的模拟输入可以接受任何值，然而数字输出经量化处理，所以，实际模拟输入与数字输出的确切值之间可能存在最高 $\frac{1}{2}$ LSB 的误差。这称之为量化误差或量化不确定性，如图 2 所示。在交流（采样）应用中，这种量化误差会导致量化噪声，其他文章对此有详细描述。

数据转换器有多种可能的数字编码方案：直接二进制、偏移二进制、一的补码、二的补码、符号幅度、格雷码、BCD 等。由于本文主要探讨数据转换器相关的模拟问题，

因此，我们将使用二进制和偏移二进制举例说明，而不考虑这些以及其他数字代码的优缺点。

图 2 中的示例采用单极转换器，其模拟端口仅有单一极性。这属于最简单的类型，但双极性转换器一般在现实应用中更有效。双极性转换器分为两类：较简单的一类只是一种单极性转换器，负失调正好为 1MSB（许多转换器采用特别设计，可以根据需要开启或关闭该失调，从而可以当作单极性或双极性转换器使用）；另一类称为符号幅度转换器，更加复杂，具有 N 位幅度信息，另有一位相当于模拟信号的符号位。符号幅度 DAC 非常罕见，符号幅度 ADC 主要用于数字电压表(DVM)中。单极性、偏移二进制和符号幅度如图 3 所示。




图3：单极性和双极性转换器

数据转换器的增益和失调误差

数据转换器的四项直流误差为失调误差、增益误差和两种线性度误差（差分 and 积分）。失调误差和增益误差类似于放大器中的失调误差和增益误差，如图 4 所示，图中为双极性输入范围。（尽管失调误差和零误差在放大器和单极性数据转换器中相等，但在双极性转换器中并不相等，必须仔细区别。）




图4：双极性数据转换器失调误差和增益误差

DAC 和 ADC 的传递特性可以表示为由 $D=K+GA$ 得到的直线，其中， D 为数字码， A 为模拟信号， K 和 G 为常数。在单极性转换器中， K 的理想值为 0；在失调双极性转换器中，该值为 -1MSB 。失调误差为 K 的实际值与理想值之差。

增益误差为 G 与其理想值之差，一般表示为两者之间的百分比差，不过也可定义为满量程下增益误差对总误差的贡献（单位：mV 或 LSB）。通常情况下，数据转换器的用户可以调整这些误差。但请注意，放大器失调在零输入下调整，增益在近满量程下调整。双极性数据转换器的调整算法比较复杂。

数据转换器的线性度误差

转换器的积分线性度误差也类似于放大器的线性度误差，定义为转换器的实际传递特性与直线间的最大偏差，一般表示为满量程的百分比（但也可以 LSB 为单位）。对于 ADC，最常用的做法是穿过代码中点或码中心画一条直线。选择直线有两种常用方法：端点法和最佳直线法，如图 5 所示。




图5：积分线性度误差的测量方法（两张图均为同一转换器）

在端点系统中，以通过原点和满量程点的直线为基础测量偏差（增益调整后）。对于数据转换器测量和控制应用，这是最有用的积分线性度测量方法（因为误差预算取决于与理想传递特性的偏差，而非某个随意的“最佳拟合”），也是 ADI 公司通常使用的方法。

然而，最佳直线法确实能够对交流应用的失真作出更好的预测，同时会使数据手册上的“线性度误差值”降低。最佳拟合直线是基于标准曲线拟合方法，通过器件的传递特性画成，最大偏差即基于该直线测得。一般来说，利用这种方法测得的积分线性度误差仅为端点法所测值的 50%。可见，这种方法非常适合编制漂亮的数据手册，但对误差预算分析并不适用。对于交流应用，标定失真比直流线性度更有效，因此，很少需要用最佳直线法来定义转换器的线性度。

转换器的另一种非线性度为差分非线性度(DNL)。该项指标与转换器码转换的线性度有关。理想情况下，数字码每变化 1LSB，相当于模拟信号变化 1LSB。在 DAC 中，数字码每变化 1LSB 会导致模拟输出正好变化 1LSB；而在 ADC 中，模拟输入变化 1LSB，数字转换将从一个进入下一个。差分线性度误差定义为整个传递函数与理想值 1LSB 之间的任意最大偏差（或 LSB 变化）。

当相当于 1LSB 数字变化的模拟信号变化量超过或不足 1LSB 时，即存在 DNL 误差。

转换器的 DNL 误差通常定义为在转换器整个范围的任何转换点的最大 DNL。图 6 所示为 DAC 和 ADC 的非理想传递函数以及 DNL 误差的影响。




图6：非理想3位DAC和ADC的传递函数

有关 DACDNL 的详细分析见图 7。如果 DAC 的 DNL 在任何转换点均小于 -1LSB ，则该 DAC 具有非单调性，即其传递特性含有一个或多个局部最大值或最小值。DNL 大于 $+1\text{LSB}$ 时，不会导致非单调性，但仍然不理想。在许多 DAC 应用中（尤其是在非单调性可能使负反馈变成正反馈的闭环系统中），DAC 的单调性非常重要。DAC 单调性通常在数据手册中有明确规定，然而，如果 DNL 保证低于 1LSB（即 $|DNL| \leq 1\text{LSB}$ ），则该器件一定具有单调性，即使未明确指出。




图7: DAC差分非线性度详情

图 8 更加详细地描述了 ADC 的 DNL。ADC 可以为非单调，但 ADC 中过量的 DNL 通常会导致失码。就像 DAC 须避免非单调性一样，ADC 必须避免失码。同样， $DNL < -1\text{LSB}$ 时会导致失码。




图8: ADC差分非线性度详情

ADC 不但可能存在失码，而且可能具有非单调性，如图 9 所示。与 DAC 的情况一样，这会导致严重问题，尤其是在伺服应用中。




图9: ADC失码及非单调性

DAC 中不能存在失码——每个数字输入字都会产生相应的模拟输出。但 DAC 可能为非单调性，我们前面已提到过这一点。在直接二进制 DAC 中，最可能产生非单调性条件的地方是两个码之间的半量程点：011...11 和 100...00。如果这里具有产生非单调性条件，一般是因为 DAC 未得到正确校准或调整。内置非单调性 DAC 的逐次逼近 ADC 一般会产生失码但保持单调。然而，ADC 有可能变成非单调——同样取决于具体的转换架构。图 9 显示同时具备非单调性和失码两种特性的 ADC 的传递函数。

采用分级架构的 ADC 将输入范围粗略分成多段，每段再分成更小的段——最后得到最终码。该过程详见本书第 4 章。调整不当的分级 ADC 可能在分级点表现出非单调性、宽码或失码，分别如图 10A、图 10B 和图 10C 所示。这类 ADC 应进行调整，这样因老化或温度导致的漂移在敏感点产生宽码，而不是非单调性或失码。




图10：调整不当的分级ADC相关误差

定义失码比定义非单调性更难。所有 ADC 本身均存在一定的转换噪声问题，如图 11 所示（将其想像为 DVM 最后一位数的相邻值之间的跳动）。随着分辨率和带宽逐渐变高，导致转换噪声的输入范围可能达到甚至超过 1LSB。高分辨率宽带 ADC 一般存在内部噪声源，可能反射到输入，作为有效输入噪声，与信号相混合。这种噪声，尤其是与负 DNL 误差相结合后，可能使某些（甚至所有）码在整个输入范围内均存在转换噪声。因而，有些码可能没有相应的输入来确保该码为输出，虽然有些输入有时可能会产生该码。




图11：码转换噪声与DNL的组合效应

对于低分辨率 ADC，可以将无失码定义为转换噪声与 DNL 的组合，由其保证所有码均一定量（可能为 0.2LSB）的无噪声码。然而，在现代 Σ - Δ ADC 所实现的极高分辨率下，这是无法实现的，即使是在低分辨率的宽带宽采样 ADC 中也无法实现。这些情况下，制造商必须以某些其他方式定义噪声电平和分辨率。到底采样哪种方法并不重要，但数据手册必须明确指出所用方法及预期性能。

奈奎斯特准则对数据采集系统设计有何意义

只是快速阅读 HarryNyquist 于 1924 年发表的《贝尔系统技术杂志》经典文章，并不足以了解以其名字命名的该项准则的真正意义。当时，Nyquist 正致力于研究通过带宽受限的通道传输电报信号。处理数据采集系统时，必须详细了解现代对奈奎斯特准则的全新诠释。本指南将以通俗易懂的方式介绍奈奎斯特准则如何运用于基带采样、欠采样和过采样应用。

图 1 所示为典型的实时数据采集系统框图。实际进行模数转换之前，模拟信号通常会通过某种放大、衰减和滤波等功能的信号调理电路。而要消除目标带宽之外的干扰信号并防止出现混叠，则需要低通/带通滤波器。




图1：典型的数据采样系统

图1所示的系统是实时系统，即该系统 f_s 的速率对输入 ADC 的信号进行连续采样，而 ADC 同样以此速率将新样本提供给 DSP。为了维持实时操作，DSP 必须在采样间隔 $(1/f_s)$ 内完成所有必要计算，并在 ADC 的下一样本到达之前向 DAC 提供输出样本。数字滤波器就是一个典型的 DSP 功能示例。

注意，只有 DSP 数据必须再次转换成模拟信号（例如，在语音频带或音频应用中）时，才需要 DAC。在很多应用中，初始模数转换之后，信号仍旧全部以数字格式存在。类似地，在一些应用中，DSP 仅负责产生 DAC 的输入信号。如果使用了 DAC，则其后必须紧跟模拟抗镜像滤波器来消除镜像频率。最后，在一些速度较慢的工业过程控制系统中，采样速率要慢很多。无论何种系统，采样理论的基础知识都仍旧适用。

实际的模数和数模转换过程涉及到两个关键概念：离散时间采样和量化所致有限幅度分辨率。本指南将讨论离散时间采样。

采样保持放大器(SHA)功能作用

正如图1所示的一般的数据采样系统是假定输入端为某种类型的交流信号。应注意，

这并不是一项硬性要求（例如，针对直流测量优化的现代数字电压表(DVM)或 ADC），但本次讨论假定输入信号具有一定的频率上限 f_a 。

当今大多数 ADC 都内置采样保持功能，因而能够处理交流信号。此类 ADC 称为“采样 ADC”。不过，很多早期 ADC（如 ADI 公司的行业标准 AD574）并不属于这种采样类型，而只是如图 2 所示的编码器。如果转换时间（如 $8\mu\text{s}$ ）内 SAR ADC（假定不具有 SHA 功能）的输入信号变化超过 1LSB，输出数据将出现较大误差，具体取决于代码位置。可能除具有相配比较器的 flash 转换器之外，大多数 ADC 架构或多或少都受到这类误差影响。




图2：非采样ADC(编码器)的输入频率限制

假定编码器的输入信号是具有满量程幅度($q2^N/2$)的正弦波，其中 q 是 1LSB 的权重。

$$v(t) = q \frac{2^N}{2} \sin(2\pi ft). \quad \text{等式1}$$

通过求导可以得到：

$$\frac{dv}{dt} = 2\pi f q \frac{2^N}{2} \cos(2\pi ft). \quad \text{等式2}$$

因此，最大变化率为：

$$\left. \frac{dv}{dt} \right|_{\max} = 2\pi f q \frac{2^N}{2}. \quad \text{等式3}$$

求解f：

$$f = \frac{\left. \frac{dv}{dt} \right|_{\max}}{q\pi 2^N}. \quad \text{等式4}$$

如果 N=12，且转换时间(dt=8μs)内允许出现 1LSB 的变化，那么该等式可求解 f_{max}，即不出现误差的情况下可处理的最大满量程信号频率。

$$f_{\max} = 9.7\text{Hz}.$$

这表示，即使 8μs ADC 支持 100kSPS 采样频率（这样就额外多出 2μs 时间来让外部 SHA 在退出保持模式后重新获取信号），但一旦输入频率超过 9.7Hz，仍会出现转换误差。为了处理交流信号，需要增加采样保持(SHA)功能，如图 3 所示。理想的 SHA 是一个简单的开关，用于驱动保持电容及其后的高输入阻抗缓冲器。缓冲器的输入阻抗必须足够高，以便电容可以在保持时间内放电少于 1LSB。SHA 在采样模式中对信号进行采样，而在保持模式期间则保持信号恒定。同时调整时序，以便编码器可以在保持时间内执行转换。因此，采样 ADC 可以处理快速信号，且频率上限取决于 SHA 孔径抖动、带宽和失真等，而非编码器。在给出的示例中，采样保持功能在 2μs 内进行信号采集，而编码器则在 8μs 内进行信号转换，因而采样周期总计 10μs。这样，采样频率就等于 100kSPS，并且最高能够处理 50kHz 的输入频率。

了解真正的采样保持放大器(SHA)和跟踪保持放大器 (T/H 或 THA) 之间的细微差异非常重要。严格来说，并不会在采样模式期间定义采样保持功能的输出，但跟踪保持功能的输出会在采样或跟踪模式期间跟踪信号。在实际操作中，该功能一般配置为跟踪保持，且“跟踪保持”和“采样保持”术语通常可以互换使用。图 3 所示的波形就是与跟踪保持功能相关的那些波形。




图3：对交流信号进行数字化处理所需的采样保持功能

奈奎斯特准则

连续模拟信号以离散的时间间隔 $t_s = 1/f_s$ 采样，该时间间隔必须精心选择，确保采样数据能精确描述原始模拟信号。很显然，采样越多（采样速率越快），模拟信号的数字表示就越精确。如果采样较少（采样速率较慢），则少到某一点时，模拟信号的关键信息将因得不到采样而丢失。在贝尔电话实验室工作期间，Harry Nyquist 分别于 1924 和 1928 年发表了两篇经典论文，奠定了采样的数学基础。之后不久，R.V.L.Hartley 对 Nyquist 的原始工作进行了补充。这些论文构成了上世纪 40 年代 PCM 工作的基础，而后在 1948 年 Claude Shannon 撰写了其在通信理论方面的经典论文。

简而言之，奈奎斯特准则要求采样频率至少是信号所含最高频率的两倍，否则信号所承载的信息将会丢失。如果采样频率小于最大模拟信号频率的两倍，将会出现一种称为“混叠”的现象。

为了理解混叠对时域和频域的影响，首先请考虑图 4 所示采样单音正弦波的时域表示情况。在此示例中，采样频率 f_s 并未达到至少 $2f_a$ ，而仅仅是略大于模拟输入频率 f_a ，因而违背了奈奎斯特准则。注意，实际样本的图案产生了较低频率($f_s - f_a$)的混叠正弦波。




图4：时域中的混叠现象

这种情况的对应频域表示如图 5B 所示。现在考虑采用理想的脉冲采样器以 f_s 的频率对频率为 f_a 的单频正弦波进行采样（见图 5A）。另外假定 $f_s > 2f_a$ ，如图所示。采样器的频域输出显示每数个 f_s 附近均会出现原始信号的混叠或镜像，具体位于 $\pm Kf_s \pm f_a$ ， $K=1,2,3,4,\dots$




图5：使用理想采样器以 f_s 频率进行采样时模拟信号 f_a 具有镜像（混叠），具体位于 $|\pm Kf_s \pm f_a|$ ， $K = 1, 2, 3, \dots$

奈奎斯特带宽定义为从 DC 到 $f_s/2$ 的频谱。该频谱可细分为无数奈奎斯特区，每个宽度等于 $0.5f_s$ ，如图所示。在实际操作中，理想采样器可以替换为后接 FFT 处理器的 ADC。FFT 处理器仅提供 DC 到 $f_s/2$ 范围内的输出，即第一奈奎斯特区出现的信号或混叠。

接下来，我们考虑第一奈奎斯特区之外的信号情况（图 5B）。信号频率仅仅略小于采样频率，对应图 4 中时域表示所示的条件。注意，即使信号位于第一奈奎斯特区之外，其镜像（或混叠） $f_s - f_a$ 仍位于该区内。现在回到图 5A。很明显，如果任何镜像频率 f_a 处出现干扰信号，那么也将会出现在 f_a 处，因而会在第一奈奎斯特区内产生杂散频率成分。

这类似于模拟混频过程，同时意味着需要在采样器（或 ADC）之前放置一些滤波器件来消除位于奈奎斯特带宽之外但其混叠成分又位于该范围之内的频率成分。滤波器性能将取决于带外信号与 $f_s/2$ 的接近程度和所需的衰减量。

基带抗混叠滤波器

基带采样意味着要采样的信号位于第一奈奎斯特区之内。需要注意的是，当理想采样器的输入端没有输入滤波时，任意奈奎斯特区内奈奎斯特带宽之外的任意频率成分（信号或噪声）都将混叠回到第一奈奎斯特区。为此，几乎所有采样 ADC 应用中都会使用抗混叠滤波器来消除这些干扰信号。

合理指定抗混叠滤波器是非常重要的。第一步是了解待采样信号的特性。假定最高目标频率为 f_a 。抗混叠滤波器任由 DC 至 f_a 范围内的信号通过，同时对 f_a 以上的信号进行衰减。

假定所选滤波器的转折频率等于 f_a 。系统动态范围内从最小衰减到最大衰减的有限跃迁效应如图 6A 所示。




图6：过采样降低对基带抗混叠滤波器的要求


假定输入信号具有超过最大目标频率 f_a 的满量程成分。该图显示了 $f_s - f_a$ 以上的满量程频率成分如何混叠回到 DC 至 f_a 的带宽范围内。这些混叠成分不易与实际信号区分开来，因此将动态范围限制为图中显示为 DR 的值。

有些文章推荐根据奈奎斯特频率 $f_s/2$ 来指定抗混叠滤波器，但这时假定目标信号带宽为 DC 至 $f_s/2$ ，而那种情况非常少见。在图 6A 的示例中， f_a 和 $f_s/2$ 之间的混叠成分并不是目标成分，因此不会限制动态范围。

因此，抗混叠滤波器的过渡带取决于转折频率 f_a 、阻带频率 $f_s - f_a$ 和所需阻带衰减 DR。所需系统动态范围的选择依据是信号保真度要求。

所有其它条件不变时，过渡带越陡，滤波器就越复杂。例如，与所有其他滤波器一样，巴特沃兹滤波器针对每个滤波器极点提供每倍频程 6dB 衰减。要在 1MHz 到 2MHz 的过渡区（1 倍频程）内实现 60dB 衰减，需要至少 10 个极点。这样的滤波器可不是随便便能实现的，绝对是一项设计挑战。

因此，其它滤波器类型通常更适用于对陡峭过渡带、带内平坦度以及线性相位响应有要求的应用。椭圆滤波器满足这些标准，是一种颇受欢迎的选择。有一些公司专门提供定制模拟滤波器。TTE 就属于这类公司。例如，TTE 公司 11 极点椭圆抗混叠滤波器 LE1182 的归一化响应如图 7 所示。注意，此滤波器专用于在 f_c 和 $1.2f_c$ 之间实现至少 80dB 衰减。图 7 还显示了相应的通带纹波、回损、延迟和相位响应。



Reprinted with Permission of TTE, Inc.,
11652 Olympic Blvd., Los Angeles CA 90064
<http://www.tte.com>

图7：11极点椭圆滤波器(TTE公司LE1182系列)的特性

从上述讨论中，我们可以看到如何对抗混叠过渡带的锐度与 ADC 采样频率作出权衡。选择较高的采样速率（过采样）时，过渡带的锐度要求有所降低（因而滤波器复杂程度也相应降低），但是需要使用更快的 ADC，并且需要以更快的速率来处理数据。图 6B 显示了保持模拟转折频率 f_a 和动态范围 DR 要求不变但采样频率调高 K 倍时所产生的影响。对于图 6A 中的情况，过渡带（ f_a 至 $Kf_s - f_a$ ）越宽，那么此滤波器设计就越简单。

抗混叠滤波器设计过程从选择大小等于 2.5 到 4 倍 f_a 的初始采样速率开始。接着，根据所需动态范围确定滤波器规格并判断是否可在系统成本和性能限制范围内实现该滤波器。如果无法实现，则考虑使用较高的采样速率，而这可能要求使用更快的 ADC。值得一提的是， Σ - Δ 型 ADC 本质上属于高过采样转换器，因此此架构又添一项优势，那就是可以降低对模拟抗混叠滤波器的要求。

如果确定永远不会出现阻带频率 $f_s - f_a$ 的满量程信号，也可降低对抗混叠滤波器的要求。很多应用中都不太可能会出现此频率的满量程信号。如果 $f_s - f_a$ 频率的最大信号永远不会超过满量程以下 X dB，那么滤波器阻带衰减要求也会出现同幅下降。基于对信号的这种了解， $f_s - f_a$ 处的新阻带衰减要求现在仅为 $DR - X$ dB。作出此类假定时，注意要将可能超过最大信号频率 f_a 的任何噪声信号视作也会叠加回到信号带宽内的干扰信号。

欠采样（谐波采样、带通采样、中频采样、直接中频数字转换）

到目前为止，我们考虑的是基带采样情况，即所有目标信号均位于第一奈奎斯特区内。图 8A 显示了另外一种情况，其中采样信号频带局限于第一奈奎斯特区，而原始频带镜像出现在其它每个奈奎斯特区。

以图 8B 所示的情况为例，其中采样信号频带完全位于第二奈奎斯特区内。对第一奈奎斯特区之外的信号进行采样的过程通常称为“欠采样”或“谐波采样”。注意，第一奈奎斯特区内的镜像包含原始信号中的所有信息，但其原始位置除外（频谱内频率

成分的顺序是相反的，但这点可轻松地通过重新调整 FFT 输出的顺序来加以纠正）。




图8：欠采样和奈奎斯特区之间的频率转换

图 8C 显示了限制至第三奈奎斯特区的采样信号。注意，第一奈奎斯特区内的镜像并未频谱反转。实际上，采样信号频率可能位于任意独特的奈奎斯特区内，而第一奈奎斯特区内的镜像仍旧是精确表示（当信号位于编号为偶数的奈奎斯特区时出现的频谱反转除外）。此时，我们可以重提奈奎斯特准则，因为其适用于宽带信号：

带宽为 BW 的信号必须以等于或大于其带宽两倍($2BW$)的速率进行采样，方可保留信号中的全部信息。

注意，该处并没有提到采样信号频带相对于采样频率在频谱内的绝对位置。唯一的限制是采样信号频带必须局限于单个奈奎斯特区，即信号不得重叠任意多个 $f_s/2$ （实际上，这就是抗混叠滤波器的主要功能）。

在通信应用中，对第一奈奎斯特区以上的信号进行采样等效于模拟解调，因此越来越受欢迎。直接对中频信号进行采样，然后使用数字技术来处理该信号，这种做法已经日渐普遍，从而不再需要中频解调器和滤波器。不过显然，IF 频率越高，对 ADC 的动态性能要求就越严格。ADC 输入带宽和失真性能必须足以处理 IF 频率，而不仅仅是基

带。这就给仅设计用来处理第一奈奎斯特区内信号的大多数 ADC 带来了一项难题——适合欠采样应用的 ADC 必须在高阶奈奎斯特区内保持动态性能不变。

欠采样应用中的抗混叠滤波器

图 9 显示了以载波频率 f_c 为中心的第二奈奎斯特区内的信号，其中频率下限和上限分别为 f_1 和 f_2 。抗混叠滤波器是一个带通滤波器。所需动态范围为 DR，该范围定义了滤波器阻带衰减。过渡带上限为 f_2 至 $2f_s - f_2$ ，而下限则为 f_1 至 $f_s - f_1$ 。对于基带采样，通过按比例调高采样频率可以降低对抗混叠滤波器的要求，但还必须改变 f_c ，使其始终是第二奈奎斯特区的中心。




图9：用于欠采样的抗混叠滤波器

给定载波频率 f_c 及其信号带宽 Δf 时，可使用两个关键等式来选择采样频率 f_s 。首先是奈奎斯特准则：

$$f_s > 2\Delta f. \quad \text{等式5}$$

第二个等式确保 f_c 位于某个奈奎斯特区的中心:

$$f_s = \frac{f_c}{2NZ - 1}, \quad \text{等式6}$$

其中, $NZ=1,2,3,4,\dots$, 且 NZ 对应于载波及其信号所位于的奈奎斯特区 (见图 10)。




图10: 使欠采样信号位于某个奈奎斯特区中心

一般而言, NZ 越大越好, 从而允许处理高 IF 频率。无论 NZ 选择多少, 奈奎斯特准则都要求 $f_s > 2\Delta f$ 。如果 NZ 选择为奇数, 那么 f_c 及其信号将位于编号为奇数的奈奎斯特区内, 而第一奈奎斯特区内的镜像频率不会反转。

举例来说, 假定信号以载波频率 71MHz 为中心且宽度为 4MHz。因此, 最低采样频率要求为 8MSPS。通过将 $f_c=71\text{MHz}$ 和 $f_s=8\text{MSPS}$ 代入等式 6 来求解 NZ , 可得到 $NZ=18.25$ 。不过, NZ 必须为整数, 因此我们把 18.25 四舍五入为最接近的整数, 即 18。再次通过等式 6 来求解 f_s , 可得到 $f_s=8.1143\text{MSPS}$ 。因此, 最后的值为 $f_s=8.1143\text{MSPS}$ 、 $f_c=71\text{MHz}$ 、 $NZ=18$ 。

现在假定我们需要抗混叠滤波器具有更多余量, 因此将 f_s 选择为 10MSPS。通过将 $f_c=71\text{MHz}$ 和 $f_s=10\text{MSPS}$ 代入等式 6 来求解 NZ , 可得到 $NZ=14.7$ 。我们将 14.7 舍为最接

近的整数，即可得到 $NZ=14$ 。再次通过等式 6 来求解 f_s ，可得到 $f_s=10.519\text{MSPS}$ 。因此，最后的值为 $f_s=10.519\text{MSPS}$ 、 $f_c=71\text{MHz}$ 、 $NZ=14$ 。

上述迭代过程也可通过从 f_s 开始并调整载波频率来为 NZ 产生一个整数。

总结

本篇文章涵盖了奈奎斯特准则的基础知识和时域与频域的混叠影响。同时利用该准则的应用知识介绍了如何适当地指定抗混叠滤波器。文中介绍了与现代通信系统应用相关的过采样和欠采样示例。

了解 SINAD、ENOB、SNR、THD、THD+N、SFDR，不在噪底中迷失

用于定量表示 ADC 动态性能的常用指标有六个，分别是：SINAD（信纳比）、ENOB（有效位数）、SNR（信噪比）、THD（总谐波失真）、THD+N（总谐波失真加噪声）和 SFDR（无杂散动态范围）。对于这些指标，虽然大部分 ADC 制造商采用相同的定义，但也存在一些例外。比较 ADC 时，这些指标非常重要，因此不仅要了解各指标反映哪一方面性能，而且要明白它们之间的关系。

有多种方法可以量化 ADC 的失真和噪声，但所有方法均基于一种使用一般化测试设置的 FFT 分析，例如图 1 所示的设置。




图1：用于对ADC输出进行FFT分析的一般化测试设置

FFT 的频谱输出是频域中连续的 $M/2$ 个点 (M 为 FFT 的大小, 即缓冲存储器中存储的采样点数)。两点之间的间隔为 f_s/M , 覆盖的总频率范围为 DC 至 $f_s/2$, 其中 f_s 为采样速率。各频率“仓”的宽度 (有时也称为 FFT 的“分辨率”) 为 f_s/M 。图 2 所示为使用 ADI 公司 ADIsimADC® 程序得到的一个理想 12 位 ADC 的 FFT 输出。注意, FFT 的理论噪底等于理论 SNR 加上 FFT “处理增益” $10 \times \log(M/2)$ 。必须记住, 用于计算 SNR 的噪声值是分布于整个奈奎斯特带宽 (DC 至 $f_s/2$) 的噪声, 而 FFT 用作一个带宽为 f_s/M 的窄带频谱分析仪, 它扫描整个频谱, 其结果是将噪声下推一个与处理增益相等的量, 该效应与模拟频谱分析仪的带宽窄化相同。

图 2 所示的 FFT 数据代表 5 次独立 FFT 的平均值。注意, 求多次 FFT 的平均值不会影响平均噪底, 只会“熨平”各频率仓所含幅度的随机变化的作用。





图2: 理想12位ADC的FFT输出, 输入 = 2.111MHz, $f_s = 82\text{MSPS}$, 5次FFT的平均值, $M = 8192$, 数据通过ADIsimADC®产生

FFT 输出可以像模拟频谱分析仪一样用来测量各次谐波的幅度和数字化信号的噪声成分。输入信号的谐波可以通过其在频谱中的位置与其它失真积相区别。图 3 显示了一个以 20MSPS 速率进行采样的 7MHz 输入信号及前 9 次谐波的位置。 f_s 的混叠谐波处

于 $|\pm Kf_s \pm nf_a|$ 的频率位置，其中 n 为谐波的次数， $K=0,1,2,3,\dots$ 。数据手册一般仅说明二次和三次谐波，因为这些谐波往往是最大的，但也有一些数据手册说明了最差谐波的值。

谐波失真通常用 dBc（低于载波的分贝数）来表示，不过音频应用可能会用百分比来表示，它指的是信号均方根值与相关谐波的均方根值之比。谐波失真一般用接近满量程的输入信号（一般比满量程低 0.5-1dB 以防止箝位）来规定，但也可以用任何电平来规定。对于远低于满量程的信号，转换器微分非线性(DNL)引起的其它失真积——非直接谐波——可能会限制性能。



**图3：失真积的位置：输入信号 = 7 MHz，
采样速率 = 20 MSPS**

总谐波失真(THD)指的是基波信号的均方根值与其谐波（一般仅前 5 次谐波比较重要）的和方根的平均值之比。ADC 的 THD 虽然可以用任何电平来规定，但是一般也用接近满量程的输入信号来规定。

总谐波失真加噪声(THD+N)指的是基波信号的均方根值与其谐波加上所有噪声成分（直流除外）的和方根的平均值之比。必须说明噪声测量的带宽。对于 FFT，带宽为 DC 至

$f_s/2$ 。如果测量带宽为 DC 至 $f_s/2$ (奈奎斯特带宽)，则 THD+N 等于下文所述的 SINAD。

不过应注意，在音频应用中，测量带宽不一定是奈奎斯特带宽。

无杂散动态范围(SFDR)指的是信号的均方根值与最差杂散信号（无论它位于频谱中何处）的均方根值之比。最差杂散可能是原始信号的谐波，也可能不是。在通信系统中，SFDR 是一项重要指标，因为它代表了可以与大干扰信号（阻塞信号）相区别的最小信号值。SFDR 可以相对于满量程(dBFS)或实际信号幅度(dBc)来规定。图 4 以图形化方式说明了 SFDR 的定义。




图4：无杂散动态范围(SFDR)

利用 ADI 公司的 ADIsimADC®ADC 建模程序，可以在不同工作频率、电平和采样速率下评估各种高性能 ADC。这些模型能够精确显示实际的性能，图 5 所示为 14 位 80MSPS ADC [AD9444](#) 的典型 FFT 输出。注意，输入频率为 95.111MHz，采样过程将其混叠回 15.111MHz。输出还显示了前 5 次谐波的位置。本例中，所有谐波均为混叠。程序还能计算并列出重要的性能参数，如左边的数据栏所示。




图5: 14位80MSPS ADC [AD9444](#), $f_{in} = 95.111\text{MHz}$, $f_s = 80\text{MSPS}$, 5次FFT的平均值, $M = 8192$, 数据通过ADIsimADC®产生

信纳比(SINAD)、信噪比(SNR)和有效位数(ENOB) SINAD 和 SNR 值得特别关注, 因为 ADC 制造商之间就其确切含义仍然存在一些分歧。信纳比 (SINAD 或 $S/(N+D)$) 指的是信号幅度均方根与所有其它频谱成分 (包括谐波但不含直流) 的和方根(rss)的平均值之比。SINAD 很好地反映了 ADC 的整体动态性能, 因为它包括所有构成噪声和失真的成分。SINAD 曲线常常针对不同的输入幅度和频率而给出。对于既定的输入频率和幅度, 如果 SINAD 和 THD+N 二者的噪声测量带宽相同 (均为奈奎斯特带宽), 则二者的值相等。图 6 所示为 12 位 65MSPS ADC [AD9226](#) 的典型曲线。




图6: 12位65MSPS ADC [AD9226](#)在不同输入满量程范围下的SINAD和ENOB

SINAD 曲线显示，ADC 的交流性能因高频失真而下降，曲线通常针对远高于奈奎斯特频率的频率而绘制，以便能够评估欠采样应用中的性能。诸如此类的 SINAD 曲线对于评估 ADC 的动态性能非常有用。常常利用理想 N 位 ADC 的理论 SNR 计算公式 ($\text{SNR}=6.02N+1.76\text{dB}$)，将 SINAD 换算为有效位数(ENOB)。对上式求解 N，并用 SINAD 的值代替 SNR：

$$\text{ENOB} = \frac{\text{SINAD} - 1.76 \text{ dB}}{6.02} . \quad \text{等式1}$$

注意，等式 1 假设使用满量程输入信号。如果信号电平降低，则 SINAD 的值减小，ENOB 也会减小。对于较低的信号幅度，在计算 ENOB 时有必要增加一个校正系数，如等式 2 所示：

$$\text{ENOB} = \frac{\text{SINAD}_{\text{MEASURED}} - 1.76 \text{ dB} + 20 \log \left(\frac{\text{Fullscale Amplitude}}{\text{Input Amplitude}} \right)}{6.02} . \quad \text{等式2}$$

该校正系数本质上将 ENOB 值归一化到满量程，从而与实际信号幅度无关。

信噪比 (SNR，有时也称为无谐波的 SNR) 与 SINAD 一样，也是根据 FFT 数据计算，不同的是计算剔除了信号谐波，仅留下噪声项。实际应用中，只需剔除主要的前 5 次谐波。SNR 性能在高输入频率下会下降，但由于不包括谐波项，其下降速度一般不像 SINAD 那样快。

少数 ADC 数据手册有时会将 SINAD 与 SNR 混为一谈，因此在解读这些规格时必须小心，务必弄清制造商的确切含义。

SINAD、SNR 和 THD 之间的数学关系

SINAD、SNR 和 THD 之间存在数学关系（假设所有指标均在相同的输入信号幅度和频率下测量）。在下面的等式中，SNR、THD 和 SINAD 用 dB 表示，根据实际的数值比

S/N、S/D、S/(N+D)得出:

$$\text{SNR} = 20 \log \left(\frac{S}{N} \right), \quad \text{等式3}$$

$$\text{THD} = 20 \log \left(\frac{S}{D} \right), \quad \text{等式4}$$

$$\text{SINAD} = 20 \log \left(\frac{S}{N+D} \right). \quad \text{等式5}$$

从等式 3、等式 4 和等式 5 可以求解数值比 N/S、D/S 和(N+D)/S

$$\frac{N}{S} = 10^{-\text{SNR}/20} \quad \text{等式6}$$

$$\frac{D}{S} = 10^{-\text{THD}/20} \quad \text{等式7}$$

$$\frac{N+D}{S} = 10^{-\text{SINAD}/20} \quad \text{等式8}$$

由于等式 6、等式 7 和等式 8 的分母均为 S，因此 N/S 和 D/S 的和方根等于(N+D)/S

$$\frac{N+D}{S} = \left[\left(\frac{N}{S} \right)^2 + \left(\frac{D}{S} \right)^2 \right]^{\frac{1}{2}} = \left[\left(10^{-\text{SNR}/20} \right)^2 + \left(10^{-\text{THD}/20} \right)^2 \right]^{\frac{1}{2}}, \quad \text{等式9}$$

$$\frac{N+D}{S} = \left[10^{-\text{SNR}/10} + 10^{-\text{THD}/10} \right]^{\frac{1}{2}}. \quad \text{等式10}$$

因此，S/(N+D)必须等于:

$$\frac{S}{N+D} = \left[10^{-\text{SNR}/10} + 10^{-\text{THD}/10} \right]^{-\frac{1}{2}}, \quad \text{等式11}$$

所以,

$$\text{SINAD} = 20 \log \left(\frac{S}{N+D} \right) = -10 \log \left[10^{-\text{SNR}/10} + 10^{-\text{THD}/10} \right]. \quad \text{等式12}$$

等式 12 给出了 SINAD 与 SNR 和 THD 的函数关系。

同样，如果我们知道 SINAD 和 THD，则可以求解 SNR：

$$\text{SNR} = 20 \log \left(\frac{S}{N} \right) = -10 \log \left[10^{-\text{SINAD}/10} - 10^{-\text{THD}/10} \right]. \quad \text{等式13}$$

同样，如果我们知道 SINAD 和 SNR，则可以求解 THD

$$\text{THD} = 20 \log \left(\frac{S}{D} \right) = -10 \log \left[10^{-\text{SINAD}/10} - 10^{-\text{SNR}/10} \right]. \quad \text{等式14}$$

ADI 公司网站上提供了一款易用的设计工具，它实现了等式 12、13 和 14。必须再次强调，只有在相同的输入频率和幅度下测量这三个指标时，上述关系才成立。

结束语

SINAD、SNR、ENOB、THD、THD+N 和 SFDR 是衡量 ADC 动态性能的常用指标，以制造商的数据手册为基础详细了解这些指标至关重要。本教程给出了各项指标的定义，并推导出了 SINAD、SNR 和 THD 之间的关系。

ADC 输入噪声面面观——噪声是利还是弊？

所有模数转换器(ADC)都有一定量的“折合到输入端噪声”，可以将其模拟为与无噪声 ADC 输入串联的噪声源。折合到输入端噪声与量化噪声不同，后者仅在 ADC 处理交流信号时出现。多数情况下，输入噪声越低越好，但在某些情况下，输入噪声实际上有助于实现更高的分辨率。这似乎毫无道理，不过继续阅读本指南，就会明白为什么有些噪声是好的噪声。

折合到输入端噪声（代码跃迁噪声）

实际的 ADC 在许多方面与理想的 ADC 有偏差。折合到输入端的噪声肯定不是理想情况下会出现的，它对 ADC 整体传递函数的影响如图 1 所示。随着模拟输入电压提高，“理想”ADC（如图 1A 所示）保持恒定的输出代码，直至达到跃迁区，此时输出代码即刻跳变为下一个值，并且保持该值，直至达到下一个跃迁区。理论上，理想 ADC 的“代码跃迁”噪声为 0，跃迁区宽度也等于 0。实际的 ADC 具有一定量的代码跃迁噪声，因此跃迁区宽度取决于折合到输入端噪声的量（如图 1B 所示）。图 1B 显示的情况是代码跃迁噪声的宽度约为 1 个 LSB（最低有效位）峰峰值。




图1：代码跃迁噪声(折合到输入端噪声)及其对ADC传递函数的影响

由于电阻噪声和“ kT/C ”噪声，所有 ADC 内部电路都会产生一定量的均方根(RMS)噪声。即使是直流输入信号，此噪声也存在，它是代码跃迁噪声存在的原因。如今通常把代码跃迁噪声称为“折合到输入端噪声”，而不是直接使用“代码跃迁噪声”这一说法。折合到输入端噪声通常用 ADC 输入为直流值时的若干输出样本的直方图来表征。大多数高速或高分辨率 ADC 的输出为一系列以直流输入标称值为中心的代码（见图 2）。为了测量其值，ADC 的输入端接地或连接到一个深度去耦的电压源，然后采集大量输出样本并将其表示为直方图（有时也称为“接地输入”直方图）。由于噪声大致呈高斯分布，因此可以计算直方图的标准差 σ ，它对应于有效输入均方根噪声。

该均方根噪声虽然可以表示为以 ADC 满量程输入范围为基准的均方根电压, 但惯例是用 $LSBrms$ 来表示。




图2：折合到输入端噪声对ADC“接地输入端”直方图的影响(ADC具有少量DNL)

虽然 ADC 固有的微分非线性(DNL)可能会导致其噪声分布与理想的高斯分布有细微的偏差 (图 2 示例中显示了部分 DNL)，但它至少大致呈高斯分布。如果 DNL 比较大, 则应计算多个不同直流输入电压的 σ 值, 然后求平均值。例如, 如果代码分布具有较大且独特的峰值和谷值, 则表明 ADC 设计不佳, 或者更有可能的是 PCB 布局布线错误、接地不良、电源去耦不当 (见图 3)。当直流输入扫过 ADC 输入电压范围时, 如果分布宽度急剧变化, 这也表明存在问题。




图3：设计不佳的ADC和/或布局布线、接地、去耦不当的接地输入端直方图

无噪声（无闪烁）代码分辨率

ADC 的无噪声代码分辨率是指这样一个位数，如果超过该位数，则无法明确无误地解析各个代码，原因是存在所有 ADC 都具有的有效输入噪声（或折合到输入端噪声），如上文所述。该噪声可以表示为均方根量，单位通常是 LSBrms 。乘以系数 6.6 可以将均方根噪声转换为峰峰值噪声（用“LSB 峰峰值”表示）。N 位 ADC 的总范围为 2^NLSB 。因此，无噪声采样总数等于：

$$\text{Noise - Free Counts} = \frac{2^N}{\text{Peak - Peak Input Noise (LSBs)}} \quad \text{等式1}$$

对无噪声采样数求以 2 为底的对数可以得到无噪声代码分辨率：

$$\text{Noise Free Code Resolution} = \log_2 \left(\frac{2^N}{\text{Peak - Peak Input Noise (LSBs)}} \right) \quad \text{等式2}$$

无噪声代码分辨率规格一般与高分辨率 $\Sigma\text{-}\Delta$ 型测量 ADC 相关，通常是采样速率、数字

滤波器带宽和可编程增益放大器(PGA)增益的函数。图 4 所示为从 Σ - Δ 型测量 ADC AD7730 获得的一个典型数据表。

Table II. Peak-to-Peak Resolution vs. Input Range and Update Rate (CHP = 1)

Peak-to-Peak Resolution in Counts (Bits)

Output Data Rate	-3 dB Frequency	SF Word	Settling Time Normal Mode	Settling Time Fast Mode	Input Range = ± 80 mV	Input Range = ± 40 mV	Input Range = ± 20 mV	Input Range = ± 10 mV
50 Hz	1.97 Hz	2048	460 ms	60 ms	230k (18)	175k (17.5)	120k (17)	80k (16.5)
100 Hz	3.95 Hz	1024	230 ms	30 ms	170k (17.5)	125k (17)	90k (16.5)	55k (16)
150 Hz	5.92 Hz	683	153 ms	20 ms	130k (17)	100k (16.5)	70k (16)	45k (15.5)
200 Hz*	7.9 Hz	512	115 ms	15 ms	120k (17)	90k (16.5)	65k (16)	40k (15.5)
400 Hz	15.8 Hz	256	57.5 ms	7.5 ms	80k (16.5)	55k (16)	40k (15.5)	30k (15)

*Power-On Default

图4: Σ - Δ 型ADC AD7730的无噪声代码分辨率

注意，当输出数据速率为 50Hz、输入范围为 ± 10 mV 时，无噪声代码分辨率为 16.5 位（80,000 无噪声采样）。这些条件下的建立时间为 460ms，因此该 ADC 是精密电子秤应用的理想之选。对于适合精密测量应用的高分辨率 Σ - Δ 型 ADC，大部分数据手册都提供了类似的数据。

有时候会利用满量程范围与均方根输入噪声（而非峰峰值噪声）的比值来计算分辨率，该分辨率称为“有效分辨率”。注意：在相同条件下，有效分辨率比无噪声代码分辨率高 $\log_2(6.6)$ ，约 2.7 位。

$$\text{Effective Resolution} = \log_2 \left(\frac{2^N}{\text{RMS Input Noise (LSBs)}} \right) \quad \text{等式3}$$

$$\text{有效分辨率} = \text{无噪声代码分辨率} + 2.7 \text{ 位} \quad \text{等式4}$$

有些制造商更愿意规定有效分辨率，而不是无噪声代码分辨率，因为前者的位数较高。用户应仔细检查数据手册，弄清它到底指定哪一种分辨率。

通过数字均值法提高 ADC 分辨率并降低噪声折合到输入端噪声的影响可以通过数字均值方法降低。假设一个 16 位 ADC 具有 15 位无噪声分辨率，采样速率为 100kSPS。对于每个输出样本，如果对两个样本进行平均，则有效采样速率降至 50kSPS，SNR

提高 3dB，无噪声位数提高到 15.5 位。如果对四个样本进行平均，则采样速率降至 25kSPS，SNR 提高 6dB，无噪声位数提高到 16 位。

事实上，如果对 16 个样本进行平均，则输出采样速率降至 6.25kSPS，SNR 再提高 6dB，无噪声位数提高到 17 位。为了利用额外的“分辨率”，均值算法必须在较大的有效位数上执行。

均值过程还有助于消除 ADC 传递函数的 DNL 误差，这可以通过下面的简单例子来说明：假设 ADC 在量化电平“k”处有一个失码，虽然代码“k”由于 DNL 误差较大而丢失，但两个相邻代码 k-1 和 k+1 的平均值等于 k。

因此，可以利用该技术来有效提高 ADC 的动态范围，代价是整体输出采样速率降低并且需要额外的数字硬件。不过应注意，均值并不能校正 ADC 固有的积分非线性。

现在考虑这样一种情况：ADC 的折合到输入端噪声非常低，直方图总是显示一个明确的代码，对于这种 ADC，数字均值有何作用呢？答案很简单——没有作用！无论对多少样本进行平均，答案始终相同。但只要将足够大的噪声增加到输入信号中，使得直方图中有一个以上的代码，那么均值方法又会发挥效用。因此，少量噪声可能是好事情（至少对于均值方法而言），但输入端存在的噪声越高，为实现相同分辨率所需的均值样本数越多。

切勿将有效位数(ENOB)与有效分辨率或无噪声代码分辨率混为一谈

由于这些术语名称相似，“有效位数”和“有效分辨率”常被误认为是一回事，事实并非如此。

有效位数(ENOB)来自对 ADC 输出的 FFT 分析，条件是用一个满量程正弦波输入信号激励 ADC。计算所有噪声和失真项的和方根(RSS)值，信号对噪声和失真的比值定义为信纳比 SINAD 或 $S/(N+D)$ 。理想 N 位 ADC 的理论 SNR 为：

$$SNR = 6.02N + 1.76dB. \quad \text{等式5}$$

将计算所得的 SINAD 值替换等式 5 中的 SNR，并求解 N，便得到 ENOB：

$$ENOB = \frac{SINAD - 1.76dB}{6.02}. \quad \text{等式6}$$

用于计算 SINAD 和 ENOB 的噪声和失真不仅包括折合到输入端噪声，而且包括量化噪声和失真项。SINAD 和 ENOB 用于衡量 ADC 的动态性能，有效分辨率和无噪声代码分辨率则用于衡量 ADC 在无量化噪声的直流输入条件下的噪声。

利用噪声扰动提高 ADC 无杂散动态范围

对于高速 ADC，若要最大程度地提高 SFDR，存在两个基本限制：第一是前端放大器和采样保持电路产生的失真；第二是 ADC 编码器部分的实际传递函数的非线性所导致的失真。提高 SFDR 的关键是尽可能降低以上两种非线性。

要显著降低 ADC 前端引起的固有失真，在 ADC 外部着力是徒劳的。然而，ADC 编码器传递函数的微分非线性可以通过适当利用扰动（即外部噪声，与 ADC 的模拟输入信号相加）来降低。

在一定的条件下，扰动可以改善 ADC 的 SFDR。例如，即使在理想 ADC 中，量化噪声与输入信号也有某种相关性，这会降低 ADC 的 SFDR，特别是当输入信号恰好为采样频率的约数时。将宽带噪声（幅度约为 $\frac{1}{2}LSBrms$ ）与输入信号相加往往会使量化噪声随机化，从而降低其影响（见图 5A）。然而，在大多数系统中，信号之上有足够的噪声，因此无需额外添加扰动噪声。ADC 的折合到输入端噪声也可能足以产生同样的效果。将宽带均方根噪声电平提高约 1LSB 以上会成比例地降低 ADC SNR，且性能不会有进一步的提高。

还有其它一些方案，都使用更大数量的扰动噪声，使 ADC 的传递函数随机化。图 5B

还显示了一个由驱动 DAC 的伪随机数发生器组成的扰动噪声源，此信号从 ADC 输入信号中减去后，以数字方式增加到 ADC 输出中，从而不会导致 SNR 性能显著下降。这种技术本身有一个缺点，即随着扰动信号的幅度增大，允许的输入信号摆幅会减小。之所以需要减小信号幅度，是为了防止过驱 ADC。应当注意，这种方案不能显著改善 ADC 前端产生的失真，只能改善 ADC 编码器传递函数的非线性所引起的失真。




图5：利用扰动使ADC传递函数随机化

还有一种方法更容易实现，尤其是在宽带接收机中，即注入信号目标频带以外的一个窄带扰动信号，如图 6 所示。一般来说，信号成分不会位于接近 DC 的频率范围，因此该低频区常用于这种扰动信号。扰动信号可能还位于略低于 $f_s/2$ 的地方。相对于信号带宽，扰动信号仅占用很小的带宽（数百 kHz 带宽通常即足够），因此 SNR 性能不会像在宽带扰动下那样显著下降。




图6：注入带外扰动以改善ADC SFDR

分级流水线式 ADC，例如图 7 所示的 14 位 105MSPS ADC AD6645，在 ADC 范围内的特定代码跃迁点有非常小的差分非线性误差。AD6645 由一个 5 位 ADC1、一个 5 位 ADC2 和一个 6 位 ADC3 组成。严重的 DNL 误差仅出现在 ADC 1 跃迁点，第二级和第三级 ADC 的 DNL 误差非常小。ADC1 有 $2^5=32$ 个相关的决策点，每隔 68.75mV ($2^9=512\text{LSB}$) 出现一个 (2.2V 满量程输入范围)。图 8 以夸张形式显示了这些非线性误差。




图7：14位105 MSPS ADC AD6645简化框图




图8：AD6645分级点DNL误差(夸张显示)

对于最高约为 200MHz 的模拟输入，[AD6645](#) 前端产生的失真成分与编码器产生的失真相比可忽略不计。这就是说，[AD6645](#) 传递函数的静态非线性是 SFDR 性能的主要限制。

目标是选择适当的带外扰动量，使得这些微小 DNL 误差的影响在 ADC 整个输入范围内随机化，从而降低平均 DNL 误差。这可以通过实验方法确定，覆盖大约两个 ADC1 跃迁区的峰峰值扰动噪声对 DNL 的改善最佳。更高的噪声量不会明显改善 DNL。两个 ADC 1 跃迁区覆盖 1024LSB 峰峰值，或者大约 155LSBrms（峰峰值高斯噪声除以 6.6 即得到均方根值）。

图 9 中的第一幅图显示一小部分输入信号范围内的无扰动 DNL。水平轴经过放大，以显示两个相距 68.75mV(512LSB)的分级点。第二幅图显示增加 155LSBrms 扰动后的 DNL，该扰动量相当于大约-20.6dBm。请注意，DNL 得到显著改善。





图9：无扰动和有扰动的AD6645 DNL

扰动噪声可以通过多种方式产生。可以使用噪声二极管，但简单地放大器宽带双极性运放的输入电压噪声是更经济的解决方案，这种方法在此恕不赘述。

利用带外扰动获得的 SFDR 大幅改善结果如图 10 的深 (1,048,576 点) FFT 所示，其中 [AD6645](#) 以 80MSPS 的速率对一个 -35dBm、30.5MHz 信号进行采样。请注意，无扰动时 SFDR 约为 92dBFS，有扰动时约为 108dBFS，提高幅度达 16dB！



1,048,576-POINT FFTs,
PROCESS GAIN = 60dB

图10：无扰动和有扰动的AD6645 FFT图

[AD6645](#) ADC 由 ADI 公司于 2000 年推出，直到最近，它仍是代表 SFDR 极致性能的产品。自从推出该器件后，工艺技术和电路设计两方面的进步推动 ADC 向更高性能发展，例如 [AD9444](#) (14 位、80MSPS)、[AD9445](#) (14 位、105/125MSPS) 和 [AD9446](#) (16 位、80/100MSPS)，这些 ADC 具有非常高的 SFDR (对于 70MHz 满量程输入信号，典型值大于 90dBc) 和低 DNL。在一定的输入信号条件下，增加适当的带外扰动信号同样可以改善 SFDR 性能。

图 11 显示了有扰动和无扰动下的 [AD9444](#) (14 位、80MSPS) FFT。在这些输入条件下，添加扰动使 SFDR 提高 25dB。所示数据是利用 ADIsimADC 程序和 [AD9444](#) 模型获得。




图11: 14位、80MSPS ADC AD9444, $f_s = 80\text{MSPS}$, $f_{in} = 30.5\text{MHz}$, 信号幅度 = -40dBFS

虽然图 10 和图 11 所示的结果相当惊人，但不应认为，增加带外噪声扰动一定会改善 ADC 的 SFDR，或者在所有条件下都适用。正如之前提到的，扰动无法改善 ADC 前端电路的线性度。即使是近乎理想的前端，扰动的效果也将高度依赖于输入信号的幅度和扰动信号本身的幅度。例如，当信号接近 ADC 的满量程输入范围时，传递函数的积分非线性可能会成为确定 SFDR 的限制因素，扰动将没有助益。务必认真研究数据手册，某些情况下，其中可能给出了有扰动和无扰动的数据以及幅度和带宽建议。扰动可能是更新一代中频采样 ADC 的内置特性。

结束语

在本文中，我们说明了所有 ADC 都有一定量的折合到输入端噪声。在精密、低频测量应用中，以数字方式对 ADC 输出数据求平均值可以降低该噪声，代价是采样速率会降低并且需要额外的硬件。该均值方法实际上可以提高 ADC 的分辨率，但无法降低积分非线性误差。通过均值技术提高分辨率时，需要少量的折合到输入端噪声，但如果噪声太高，均值法将需要大量样本，而且存在一个“效益递减”点。

在某些高速 ADC 应用中，增加适当数量的带外噪声扰动可以改善 ADC 的 DNL，并提高无杂散动态范围(SFDR)。然而，扰动对改善 SFDR 的效力高度依赖于特定 ADC 的特性。

孔径时间、孔径抖动、孔径延迟时间——正本清源

在 ADC 和采样保持器(SHA)的技术规格中，误解最深、滥用最多的可能是那些包含“孔径”的规格。图 1 给出了一个简单的模型，SHA 最基本的动态特性是它能够快速断开保持电容与输入缓冲放大器的连接。一直以来，这一动作所需的极短（但非零）时间间隔称为“孔径时间”（或“采样孔径”） t_a 。此间隔结束时电压保持的实际值取决于输入信号压摆率和开关操作本身引入的误差。图 1 显示对两个任意斜率的输入信号（分别标为 1 和 2）应用保持命令时的情况。为清楚起见，采样保持基底误差和开关瞬态忽略不计。最终保持的值是输入信号的延迟版本，并且是开关孔径时间范围内的平均值。该一阶模型假设，保持电容上的最终电压值约等于应用于开关的信号在开关从低阻抗变为高阻抗的时间间隔(t_a)内的平均值。




图1：采样保持波形和定义

该模型显示，开关断开所需的有限时间(t_a)相当于在驱动 SHA 的采样时钟中引入一个小延迟 t_e 。此延迟为常数，可以是正值，也可以是负值。图中显示，两个信号虽然斜率不同，但适用同一 t_e 值。此延迟 t_e 称为“有效孔径延迟时间”、“孔径延迟时间”或“孔径延迟”。

在 ADC 中，孔径延迟时间参考转换器的输入，必须考虑通过输入缓冲器的模拟传播延迟 t_{da} 和通过开关驱动器的数字延迟 t_{dd} 的影响。以 ADC 输入为基准，孔径时间 t_e' 定义为前端缓冲器的模拟传播延迟 t_{da} 与开关驱动器数字延迟 t_{dd} 的时间差加上孔径时间的一半 $t_a/2$ 。

有效孔径延迟时间通常为正值，但如果孔径时间的一半 $t_a/2$ 与开关驱动器数字延迟 t_{dd} 之和小于通过输入缓冲器的传播延迟 t_{da} ，则它也可以是负值。因此，孔径延迟规格确定了输入信号相对于采样时钟沿的实际采样时间。

孔径延迟时间可以通过如下方法来测量：对 ADC 应用一个双极性正弦波信号，然后调整同步采样时钟延迟时间，使得 ADC 的输出为中间电平（对应于正弦波的零交越点），

输入采样时钟沿与输入正弦波实际零交越点之间的相对延迟即为孔径延迟时间，如图 2 所示。




图2：相对于ADC输入测量有效孔径延迟时间

孔径延迟不产生误差（假设它比保持时间要短），但会在采样时钟输入或模拟输入（取决于其符号）中起固定延迟作用。然而，在“交错”ADC、同步采样应用或直接 I/Q 解调中，两个或更多 ADC 必须精密匹配，不同转换器之间的孔径延迟差异可能会给高压摆率信号带来误差。在这些应用中，必须适当调整采样时钟相对于 ADC 的相位，从而消除孔径延迟不匹配问题。

然而，如果孔径延迟中存在样本间变化（“孔径抖动”），则会产生相应的电压误差，如图 3 所示。在开关断开的时刻，这种样本间变化称为“孔径不确定性”或“孔径抖动”，通常用均方根皮秒(psrms)来衡量。

相应输出误差的幅度与模拟输入的变化速率有关。针对既定的孔径抖动值，孔径抖动误差随着输入 dv/dt 提高而提高。相位抖动对外部采样时钟（或模拟输入）的影响也是产生同样类型的误差。因此，总抖动量为外部采样时钟抖动与 ADC 孔径抖动的方和根。




图3：孔径抖动和采样时钟抖动的影响

孔径抖动和采样时钟抖动对 ADC 信噪比(SNR)的影响

场景 3 中测试了另一种日常情况。测试人员坐在桌子前进行一些正常工作以及相关的动作。与场景 2 类似，可以检测到运动伪像，由此算法可以识别两个通道中的心率。

从图 5 中可以看出，红外信号在这里同样占主导地位。

通过下面的简单分析，可以预测孔径和采样时钟抖动对理想 ADC SNR 的影响。假设输入信号由下式给出：

$$v(t) = V_O \sin 2\pi ft。 \quad \text{公式1}$$

该信号的变化速率由下式给出：

$$\frac{dv}{dt} = 2\pi f V_O \cos 2\pi ft。 \quad \text{公式2}$$

将幅度 $2\pi f V_0$ 除以可以获得 dv/dt 的均方根值:

$$\left. \frac{dv}{dt} \right|_{\text{rms}} = \frac{2\pi f V_0}{\sqrt{2}} \quad \text{公式3}$$

现在令 Δv_{rms} =均方根电压误差, Δt =均方根孔径抖动 t_j , 并将这些值代入公式 3:

$$\frac{\Delta v_{\text{rms}}}{t_j} = \frac{2\pi f V_0}{\sqrt{2}} \quad \text{公式4}$$

通过公式 4 求出 Δv_{rms} :

$$\Delta v_{\text{rms}} = \frac{2\pi f V_0 t_j}{\sqrt{2}} \quad \text{公式5}$$

满量程输入正弦波的均方根值为 $V_0/\sqrt{2}$, 因此均方根信号与均方根噪声的比值 (用 dB 表示) 为:

$$\text{SNR} = 20 \log_{10} \left[\frac{V_0 / \sqrt{2}}{\Delta v_{\text{rms}}} \right] = 20 \log_{10} \left[\frac{V_0 / \sqrt{2}}{2\pi f V_0 t_j / \sqrt{2}} \right] = 20 \log_{10} \left[\frac{1}{2\pi f t_j} \right] \quad \text{公式6}$$

该公式假设 ADC 具有无限的分辨率, 孔径抖动是决定 SNR 的唯一因素。图 4 给出了该公式的图形, 它说明孔径和采样时钟抖动对 SNR 和 ENOB 有严重影响, 特别是当输入/输出频率较高时。例如, 当对一个 100MHz IF 信号进行采样时, 为了实现 14 位 SNR 性能, 孔径抖动必须小于 0.1ps。目前可提供典型孔径抖动规格为 60fsrms 的 ADC ([AD9445](#) 14 位 125MSPS 和 [AD9446](#) 16 位 100MSPS)。必须特别注意降低采样/重构时钟的相位噪声, 以免 ADC 本身固有的性能下降。




图4：抖动引起的数据转换器理论SNR和ENOB与满量程正弦波输入频率的关系

对时钟信号的所有方面都必须慎重对待，包括：振荡器本身（例如，555 定时器难以胜任，即便是石英晶振，如果使用与高噪声逻辑共享一个芯片的有源器件，也会产生问题）；传输路径（这些时钟非常容易受各种类型的干扰影响）；以及 ADC 或 DAC 中引入的相位噪声。如前所述，转换器电路中的一个常见相位噪声源是集成采样保持 (SHA) 电路的孔径抖动，但总均方根抖动由多个部分组成，实际的 SHA 孔径抖动常常是其中最小的一个。

1980 年代以前，多数采样 ADC 一般采用独立的 SHA 和 ADC 来构建。接口设计很复杂，组合性能难以精确预测。如今，几乎所有数据采样系统都使用集成 SHA 的采样 ADC。SHA 的孔径抖动可能没有规定，但如果清楚地规定了整个频率范围内的 SNR 或 ENOB，则不必担心 SHA，因为特定输入频率下特定 SNR 的保证即是充分孔径抖动规格的隐含保证。

利用 FFT 技术测量

ADC 孔径抖动用于测量 ADC SNR、SFDR 等参数的 FFT 测试程序提供了一种出色的孔

孔径抖动间接测量方法。需要注意的是，测量结果不仅包括 ADC 内部孔径抖动，而且包括采样时钟发生器的抖动。因此，所选发生器的均方根抖动规格应当比待测 ADC 的额定孔径抖动低好几倍（各抖动分量以方和根形式合并）。图 5 显示了孔径抖动测试的基本测试设置以及主要的计算公式。




图5：根据高频时SNR的下降幅度测量孔径抖动

需要进行两次 SNR 测量，两次测量分别使用频率为 f_L 和 f_H 的满量程输入正弦波。第一次测量是在相对较低的频率 f_L 下测量 SNRL，此时噪声主要由 ADC 等效输入噪声和量化噪声组成。即使对该低输入频率做出些许改变，仍应测量到相同的 SNR 值。该采样频率一般设置为容许的最大频率。第二次测量是在高输入频率 f_H 下进行 SNRH 测量，此时孔径抖动对 ADC SNR 的影响变得明显。根据 ADC 不同，此频率最高可以达到 $f_s/2$ 。图中已经给出由孔径抖动单独引起的信噪比计算公式：

$$SNRA = 20 \log_{10} \left[\frac{1}{2\pi f_H t_a} \right], \quad \text{公式7}$$

其中 SNRA 为孔径抖动引起的 SNR(dB), f_H 为输入频率。

求解 t_a :

$$t_a = \frac{1}{2\pi f_H} \cdot \frac{1}{10^{SNRA/20}} \quad \text{公式8}$$

下一步是根据 SNRH 和 SNRL 计算 SNRA。由于 SNR 用 dB 表示，因此首先必须将其转换为比值，然后以方和根形式合并其倒数：

$$\left(\frac{1}{10^{SNRH/20}} \right)^2 = \left(\frac{1}{10^{SNRL/20}} \right)^2 + \left(\frac{1}{10^{SNRA/20}} \right)^2 \quad \text{公式9}$$

对公式 9 进行变形：

$$\left(\frac{1}{10^{SNRA/20}} \right) = \sqrt{\left(\frac{1}{10^{SNRH/20}} \right)^2 - \left(\frac{1}{10^{SNRL/20}} \right)^2} \quad \text{公式10}$$

将公式 10 代入公式 8：

$$t_a = \frac{1}{2\pi f_H} \cdot \sqrt{\left(\frac{1}{10^{SNRH/20}} \right)^2 - \left(\frac{1}{10^{SNRL/20}} \right)^2} \quad \text{公式11}$$

结束语

应当注意，该测试所需的所有测量均使用 SNR 而不是 SINAD（信纳比）。根据 FFT 输出计算 SNR 时，必须消除二次至六次谐波（以及直流成分），这一点非常重要，否则将无法获得准确的孔径抖动大小。

最后需要说明的是，由于输入信号或 ADC 采样时钟可能会发生不良抖动，而且布局布

线也可能引起抖动和噪声，因此测量小于 10psrms 的均方根孔径抖动异常困难。要获得如此高的精度，频率合成器的抖动必须非常低，此外还应谨慎处理布局布线、信号路由、接地和去耦。

将振荡器相位噪声转换为时间抖动

为实现高信噪比(SNR)，ADC 的孔径抖动必须很低。目前可提供孔径抖动低至 60fsrms 的 ADC ([AD9445](#) 14 位 125MSPS 和 [AD9446](#) 16 位 100MSPS)。为了避免降低 ADC 的性能，必须采用抖动极低的采样时钟，因为总抖动等于转换器内部孔径抖动与外部采样时钟抖动的方和根。然而，用于产生采样时钟的振荡器常常用相位噪声而非时间抖动来描述特性。本文的目的就是提出一种简单的方法来将振荡器相位噪声转换为时间抖动。

相位噪声

定义首先明确几个定义。图 1 所示为一个非理想振荡器（即时域中存在抖动，对应于频域中的相位噪声）的典型输出频谱。频谱显示，1Hz 带宽内的噪声功率与频率成函数关系。相位噪声定义为额定频率偏移 f_m 下的 1Hz 带宽内的噪声与频率 f_0 下的振荡器信号幅度之比。




图1：受相位噪声影响的振荡器功率频谱

采样过程基本上是采样时钟与模拟输入信号的乘法。这是时域中的乘法，相当于频域中的卷积。因此，采样时钟振荡器的频谱与输入进行卷积，并显示在纯正弦波输入信号的 FFT 输出上（见图 2）。




图2：采样时钟相位噪声对理想数字化正弦波的影响

“近载波”相位噪声会“污损”多个频率仓中的基波信号，从而降低整体频谱分辨率。

“宽带”相位噪声则会导致整体 SNR 下降，如公式 1 所示：

$$\text{SNR} = 20 \log_{10} \left[\frac{1}{2\pi f t_j} \right]. \quad \text{公式1}$$

通常用单边带相位噪声来描述振荡器的特性，如图 3 的相位噪声(dBc/Hz)与频率偏移 f_m 的关系曲线所示，其中频率轴采用对数刻度。注意，实际的曲线由多个区域拟合而成，各区域的斜率为 $1/f^x$ ， $x=0$ 对应于“白色”相位噪声区域（斜率=0dB/10 倍）， $x=1$ 对应于“闪烁”相位噪声区域（斜率=-20dB/10 倍）还存在 $x=2$ 、3、4 的区域，这些区域依次出现，愈来愈接近载波频率。




图3：振荡器相位噪声(dBc/Hz)与频率偏移的关系

请注意，相位噪声曲线与放大器的输入电压噪声频谱密度有一定的类似。像放大器电压噪声一样，振荡器也非常需要较低的 $1/f$ 转折频率。

我们已经看到，振荡器通常用相位噪声来描述性能，但为了将相位噪声与 ADC 的性能关联起来，必须将相位噪声转换为抖动。为将该曲线与现代 ADC 应用关联起来，选择 100MHz 的振荡器频率（采样频率）以便于讨论，典型曲线如图 4 所示。请注意，相位噪声曲线由多条线段拟合而成，各线段的端点由数据点定义。




图4：根据相位噪声计算抖动

将相位噪声转换为抖动

计算等效 rms 抖动的第一步是获得目标频率范围（即曲线区域 A）内的积分相位噪声功率。该曲线被分为多个独立区域（A1、A2、A3、A4），各区域由两个数据点定义。一般而言，假设振荡器与 ADC 输入端之间无滤波，则积分频率范围的上限应为采样频率的 2 倍，这近似于 ADC 采样时钟输入的带宽。

积分频率范围下限的选择也需要一定的斟酌。理论上，它应尽可能低，以便获得真实的 rms 抖动。但实际上，制造商一般不会给出偏移频率小于 10Hz 时的振荡器特性，不过这在计算中已经能够得出足够精度的结果。多数情况下，如果提供了 100Hz 时的特性，则选择 100Hz 作为积分频率下限是合理的。否则，可以使用 1kHz 或 10kHz 数据点。

还应考虑，“近载波”相位噪声会影响系统的频谱分辨率，而宽带噪声则会影响整体系统信噪比。最明智的方法或许是按照下文所述对各区域分别积分，并检查各区域的抖动贡献幅度。如果使用晶体振荡器，则低频贡献与宽带贡献相比，可能可以忽略不计。其它类型的振荡器在低频区域可能具有相当大的抖动贡献，必须确定其对整体系

统频率分辨率的重要性。

各区域的积分产生个别功率比，然后将各功率比相加，并转换回 dBc。一旦知道积分相位噪声功率，便可通过下式计算 rms 相位抖动：


$$\text{rms相位抖动(弧度)} = \sqrt{2 \cdot 10^{A/10}}, \quad \text{公式2}$$

以上结果除以 $2\pi f_0$ ，便可将用弧度表示的抖动转换为用秒表示的抖动：

$$\text{rms相位抖动(秒)} = \frac{\sqrt{2 \cdot 10^{A/10}}}{2\pi f_0}. \quad \text{公式3}$$

应注意，网络上可以找到计算机程序和电子表格来执行分段积分并计算 rms 抖动，从而大大简化计算过程。

图 5 给出了一个计算示例，它假设仅存在宽带相位噪声。所选的 -150dBc/Hz 宽带相位噪声代表了良好信号发生器的特性，由此获得的抖动值可以代表实际情况。-150dBc/Hz 的相位噪声（用比值表示）乘以积分带宽(200MHz)，得到 -67dBc 的积分相位噪声。请注意，该乘法相当于把 $10\log_{10}[200\text{MHz}-0.01\text{MHz}]$ 的量与相位噪声(dBc/Hz)相加。实际上，计算中可以丢弃 0.01MHz 的频率下限，因为它不会对最终结果产生重大影响。利用公式 3 可知，总 rms 抖动约为 1ps。



$$A = -150\text{dBc} + 10 \log_{10} [200 \times 10^6 - 0.01 \times 10^6] = -150\text{dBc} + 83\text{dB} = -67\text{dBc}$$

$$\text{RMS PHASE JITTER (radians)} \approx \sqrt{\frac{A/10}{2 \times 10^6}} = 6.32 \times 10^{-4} \text{ radians}$$

$$\text{RMS JITTER (seconds)} = \frac{\text{RMS PHASE JITTER (radians)}}{2 \pi f_O} = 1\text{ps}$$

图5：假设仅存在宽带相位噪声的抖动计算示例

晶体振荡器的相位噪声和抖动一般是最低的，图 6 给出了几个例子以供比较。所示的全部振荡器都具有 20kHz 的 1/f 转折频率，因此相位噪声代表的是白色相位噪声水平。两个 Wenzel 振荡器为固定频率型，性能出色。利用可变频率信号发生器很难实现如此高的性能，一个质量相对较高的发生器的性能为-150dBc，如图所示。

- ◆ Wenzel ULN Series* -174dBc/Hz @ 10kHz+
- ◆ Wenzel Sprinter Series, -165dBc/Hz @ 10kHz+
- ◆ High Quality Signal Generator -150dBc/Hz @ 10kHz+
- Thermal noise floor of resistive source in a matched system @ +25°C = -174dBm/Hz
- 0dBm = 1mW = 632mV p-p into 50Ω
- * An oscillator with an output of +13dBm (2.82V p-p) into 50Ω with a phase noise of -174dBc/Hz has a noise floor of +13dBm - 174dBc = -161dBm, 13dB above the thermal noise floor

(Wenzel ULN and Sprinter Series Specifications and Pricing Used with Permission of Wenzel Associates)

图6：100 MHz振荡器的宽带相位本底噪声比较(Wenzel ULN和Sprinter系列的特性和报价已获得Wenzel Associates的许可)

这里应注意，振荡器的本底噪声存在一个理论限值，它由匹配源的热噪声决定：+25°C 时为 -174dBm/Hz。因此，相位噪声为 -174dBc/Hz 的振荡器以 +13-dBm 输出驱动 50Ω(2.82-Vp-p)负载时，其本底噪声为 -174dBc+13dBm=-161dBm。这就是图 6 所示的 WenzelULN 系列的情况。

图 7 给出了两个 Wenzel 晶体振荡器的抖动计算。每种情况中的数据点直接来自制造商的数据手册。由于 1/f 转折频率较低，抖动的绝大部分是由“白色”相位噪声区域引起的。计算值 64fs(ULN-Series)和 180fs 说明抖动极低。图中分别标出了各区域的噪声贡献，以供参考。总抖动为各抖动贡献因素的方和根。




图7：低噪声100 MHz晶体振荡器的抖动计算
(所用相位噪声数据已获得Wenzel Associates的许可)

在要求低抖动采样时钟的系统设计中，低噪声专用晶体振荡器的成本一般极高。替代方案是使用锁相环(PLL)和压控振荡器来“净化”高噪声系统时钟，如图 8 所示。关于 PLL 设计有许多很好的参考资料，在此不做进一步探讨，但仅说明一点：使用窄带宽环路滤波器和压控晶体振荡器(VCXO)通常可获得最低的相位噪声。如图 8 所示，PLL 在降低整体相位本底噪声的同时，往往也会降低“近载波”相位噪声。在 PLL 输出之

后连接一个适当的带通滤波器，可以进一步降低白色本底噪声。




图8：使用锁相环(PLL)和带通滤波器来调理高噪声时钟源

在 PLL 中内置一个自由运行 VCO 的效果如图 9 所示。注意，由于 PLL 的作用，“近载波”相位噪声大幅降低。




图9：自由运行的VCO和连接PLL的VCO的相位噪声

ADI 公司提供许多不同的频率合成产品，包括 DDS 系统、整数 N 和小数 N 分频 PLL

等。例如，[ADF4360](#) 系列是内置 VCO 的完全集成式 PLL。在结合使用一个 10kHz 带宽环路滤波器的情况下，[ADF4360-1](#) 2.25-GHz PLL 的相位噪声如图 10 所示，分段近似和抖动计算如图 11 所示。请注意，即使采用非晶体 VCO，rms 抖动也只有 1.57ps。




图10：采用10 kHz带宽环路滤波器的ADF4360-1 2.25-GHz PLL的相位噪声




图11：ADF4360-1 2.25-GHz PLL相位噪声的分段近似抖动计算

一直以来，PLL 设计高度依赖于教科书和应用笔记来帮助设计环路滤波器等。现在，利用 ADI 公司提供的可免费下载的 ADIsimPLL®软件，PLL 设计变得非常轻松。要开始

设计，请输入所需的输出频率范围以选择一个电路，然后选择 PLL、VCO 和晶体参考。一旦选定环路滤波器配置后，就可以分析电路并从频域和时域两方面优化相位噪声、相位裕量、增益、杂散水平、锁定时间等。程序还能根据 PLL 相位噪声计算 rms 抖动，以便评估作为采样时钟的最终 PLL 输出。

结束语

采样时钟抖动可能会给高性能 ADC 的信噪比性能带来灾难性影响。虽然信噪比与抖动之间的关系已为大家所熟知，但大多数振荡器都是用相位噪声来描述特性的。本文说明了如何将相位噪声转换为抖动，以便轻松计算信噪比的下降幅度。

使用晶体 VCO（以及适当的滤波）的现代 PLL 虽然不如成本高昂的独立晶体振荡器那样理想，但也能实现出色的抖动性能，适合除要求最为苛刻的应用之外的大部分应用。

由于低抖动要求，整个时钟分配问题变得更加重要。ADI 公司现在提供一系列时钟分配 IC 以满足这种需求(www.analog.com/clocks)。

找出那些难以琢磨、稍纵即逝的 ADC 闪码和亚稳状态

数字通信系统设计关注的一个主要问题是误码率(BER)。ADC 噪声对系统 BER 的影响可以分析得出，但前提是该噪声须为高斯噪声。遗憾的是，ADC 可能存在非高斯误码，简单分析根本无法预测其对 BER 的贡献。在数字示波器等仪表应用中，误码率也可能造成问题，尤其是当器件工作于“单发”模式时，或者当器件尝试捕获偶尔出现的瞬变脉冲时。误码可能被误解为瞬变脉冲，从而导致错误的结果。本指南介绍 ADC 中可能贡献误差率的基本因素，减少问题的办法，以及 BER 的测量方法。

闪码、误码、跳码(RABBITS)或飞码(FLYERS)

随机噪声，无论来源于何处，都会产生有限概率的误差（与预期输出的偏差）。但在

描述误码源之前，我们需要定义什么是 ADC 误差或者“闪码”(sparklecode)。在 ADC 之前或者内部产生的噪声可以通过传统方法进行分析。在大多数情况下，ADC 噪声呈高斯分布，表现为 ADC 的分辨率（量化噪声）与 ADC 内部产生的额外噪声（折合到输入端噪声）的函数。ADC 跳码指无法归因于 ADC 有效高斯噪声、与预期输出之间的任何偏差。图 1 所示为当一个低幅正弦波被施加给一个存在误码的 ADC 时，被夸大了的输出情况。图中未显示 ADC 的高斯噪声。




图1：存在误码的ADC的夸大版输出

这些误差较大，比 ADC 高斯噪声导致的误差更加明显，属于非预期噪声。这些误差具有随机性，出现频率非常低，对 ADC 进行 FFTSNR 测试很难检测到。20 世纪 70 年代，这类误差困扰着部分早期的视频 ADC，由于它们在电视屏幕上表现为小白点，或者在某些测试条件下表现为“闪点”，因而被称为“闪码”。这类误差也被称为跳码(rabbit)或飞码(flyer)。在数字通信应用中，这类误差会导致系统总误码率(BER)增加。然而，需要注意的是，多数通信系统内置误差检测和校正代码，能纠正部分误码；因此，分析 ADC 闪码对系统总误码率的实际贡献是非常困难的事。另一方面，ADC 高斯噪声对系统总误码率的影响已经得到较好的分析。

FLASH 转换器中的闪码

要了解误码的起因，我们先来考察一下简单 flash 转换器的情况。充当 flashADC 构建模块的比较器需要较高的分辨率，这就意味着较高的增益。当差分输入接近零时，这可能导致不受控制的振荡。为了避免发生这种情况，通常需要利用少量正反馈向比较器添加迟滞。图 2 所示为迟滞对整个传递函数的影响。许多比较器拥有 1 或 2 毫伏的迟滞，以鼓励“跳动”动作，并防止局部反馈在过渡带导致不稳定。请注意，比较器的分辨率不能低于迟滞，因此，在 ADC 应用中，较大的迟滞值一般并无用处。




图2：锁存比较器

早期的比较器利用真空管设计而成，一般用于无线电接收器中——当时被称为鉴频器而不是比较器。ADC 中用到的多数现代比较器内置一个锁存，使其可以在数据转换器中用作采样器件。图 3 所示为 AdvancedMicroDevices,Inc.于 1972 年推出的 AM685ECL（发射极耦合逻辑）锁存比较器的典型结构。




图3: AM685 ECL比较器(1972)

输入级前置放大器驱动一个交叉耦合锁存。当锁存被激活时，锁存将输出锁定于其此时所处的逻辑状态。因而，锁存执行的是保持功能，使短输入信号可检测到并保留供进一步处理。由于锁存直接运行于输入级上，所以信号不会被进一步延迟——可以捕获并保留仅宽几纳秒的信号。与无锁存比较器相比，锁存比较器对局部反馈导致的不稳定性的敏感度不高。

当比较器内置于 IC ADC 时，其设计必须考虑分辨率、速度、过载恢复、功耗、失调电压、偏置电流和所选架构占用的芯片面积。比较器另有一种虽然微妙却令人讨厌的特性，如果不了解且未有效地处理，则可能在 ADC 中导致较大的误差（闪码）。这种误差因素是：当比较器把较小的差分输入分辨至有效输出逻辑电平中时，偶尔存在的不稳定性。这种现象称为亚稳态(metastability)——指比较器在阈值下、在较长时间内保持平衡的能力。

亚稳态问题如图 4 所示。其中展示了三种差分输入电压条件：(1)大差分输入电压；(2)小差分输入电压；(3)零差分输入电压。




图4：比较器亚稳态误差

用来描述输出电压 $V_O(t)$ 的近似等式为：

$$V_O(t) = \Delta V_{IN} A e^{t/\tau}, \quad \text{等式1}$$

其中， ΔV_{IN} =锁存时的差分输入电压； A =前置放大器在锁存时的增益； τ =锁存的再生时间常数； t =自比较器输出锁存后已过的时间。

对于小差分输入电压，输出达到有效逻辑电平需要的时间较长。如果在输出数据位于“有效逻辑 1”与“有效逻辑 0”之间的区域时被读取，则数据可能是错误的。如果差分输入电压刚好为零，且比较器在锁存时完全平衡，则达到有效逻辑电平所需时间可能非常长（理论上为无限长）。然而，在比较器迟滞和输入噪声的作用下，这种条件很难出现。根据比较器在实际 ADC 中的利用方式，比较器无效逻辑电平产生的效应有所不同。

从设计角度来看，可以通过以下方式降低比较器亚稳态：提高增益(A)，增加锁存的增益带宽以减小再生时间常数(τ)，并为比较器输出达到有效逻辑电平给出充足的时间(t)。分析速度、功率和电路复杂性之间复杂的权衡关系以优化比较器设计不在本文讨论范围之内。

理解比较器亚稳态怎样在 flash 转换器中产生闪码并不难。如果利用简单的二进制解码逻辑来解码温度计编码，则亚稳态比较器输出可能导致较大的输出误码。我们来看看图 5 所示的一种简单的 3 位 flash 转换器。假设输入信号正好等于比较器 4 的阈值，且每当应用锁存选通时，随机噪声导致比较器在“1”和“0”两个输出间来回切换。对应的二进制输出应理解为 011 或 100。然而，如果比较器输出处于亚稳态，则图中所示简单二进制解码逻辑可能产生二进制码 000、011、100 或 111。000 和 111 表示与预期码的偏差为半量程，并将表现为闪码。




图5：比较器输出亚稳态可能导致数据转换器出现误码

随着采样速率的增加，亚稳态导致误差的概率也会增加，因为亚稳态比较器的建立时间减少了。

在 flash 转换器设计中，人们通过多种测量方式来减少亚稳态问题的影响。一种方法是先用格雷码或“伪格雷”码对比较器输出进行解码（然后再转换为二进制）。这种解码法可以降低这些误差的幅度。针对再生增益和小时间常数来优化比较器设计是减少这些问题的另一种方法——其代价是增加功耗。

亚稳态误差（及其导致的闪码）也可能出现在逐次逼近型 ADC 和流水线式分级 ADC 中，这类 ADC 采用 flash 转换器和比较器。相同的概念同样适用于这种情况，只是误码的幅度和位置可能有所不同。

图 6 所示测试系统可以用来测试 ADC 中的误码率。ADC 的模拟输入由一个高稳定、低噪声正弦波发生器提供。模拟输入电平设为稍高于满量程和频率，使采样之间始终存在略低于 1-LSB 的变化，如图 7 所示。




图6: ADC误码率测试设置

该测试设置采用两个串行缓冲寄存器来捕获连续码 A 和 B。通过一个逻辑电路来确定 A 与 B 之间的绝对差。然后，将该差值与误差限值进行比较，该限值旨在允许正常 ADC 噪声导致的预期随机高斯噪声尖峰。使该差值大于误差限值的误差会使计数器加 1。将一个时期内 T 的误差数 E 累加起来。在此基础上计算得到误码率， $BER = E / 2 T f_s$ 。分

母采用系数 2，因为输出产生初始误差后返回正确代码时，硬件会记录第二个误差。

因此，对于每个误差，误差计数器均增加两倍。需要注意，如果 ADC 输出存储在存储器中并用计算机程序进行分析，则可以利用软件完成相同的计算。

必须谨慎选择输入频率，使每个代码至少有一个采样，如图 7 所示。假设一个满量程输入正弦波的幅度为 $2^N/2$ ：

$$v(t) = \frac{2^N}{2} \sin 2\pi f t \quad \text{等式 2}$$

则该信号的最大变化率为

$$\left. \frac{dv}{dt} \right|_{\max} \leq 2^N \pi f_o \quad \text{等式 3}$$

令 $dv=1\text{LSB}$ ， $dt=1/f_s$ ，求输入频率：

$$f_{in} \leq \frac{f_s}{2^N \pi} \quad \text{等式 4}$$

选择低于该值的输入频率，可以确保每个代码至少有一个采样，如图 7 所示。




图7: ADC模拟输入信号 (针对低频误码率测试)

在高频下可以进行相同的测试，其方法是使输入频率略偏移 $f_s/2$ ，如图 8 所示。结果会使 ADC 在转换间的压摆率达到满量程。再比较每一个其他的转换，选择“合拍”频率，使交替采样间存在略低于 1LSB 的变化。




图8: ADC模拟输入 (针对高频误码率测试)

为高频误码率测试计算适当频率的等式推导方式如下。

假设输入满量程正弦波的幅度为 $2^N/2$ ，其频率比 $f_s/2$ 略低 Δf 频率。

$$v(t) = \frac{2^N}{2} \sin \left[2\pi \left(\frac{f_s}{2} - \Delta f \right) t \right] \quad \text{等式5}$$

则该信号的最大变化率为

$$\left. \frac{dv}{dt} \right|_{\max} \leq 2^N \pi \left(\frac{f_s}{2} - \Delta f \right) \quad \text{等式6}$$

令 $dv=1\text{LSB}$ ， $dt=2/f_s$ ，求输入频率 Δf ：

$$\Delta f \leq \frac{f_s}{2} \left(1 - \frac{1}{2 \cdot 2^N \pi} \right) \quad \text{等式7}$$

确定运行良好的 ADC 的误码率并非易事，需要耗费大量时间——一个转换器可能测试数天都不能发现误差。例如，对采样速率为 75MSPS 的 AD9002 8 位 150MSPSflash 转换器进行测试，得到误差率约为 3.7×10^{-12} （每小时一个误差），误差限值为 4LSB。进行长时间、有意义的测试需要特别注意 EMI/RFI 效应（要求在屏蔽室进行）、隔离电源、用机械恒温器与烙铁隔离、与其他基准设备隔离等。

图 9 所示为 75MSPS 采样频率下，误差间的平均时间与误码率 BER 的关系。可以看出，测量低误码率是非常困难的，因为长时间测量会增加电源瞬变、噪声等的概率，从而导致误差。

Bit Error Rate (BER)	Average Time Between Errors
1×10^{-8}	1.3 seconds
1×10^{-9}	13.3 seconds
1×10^{-10}	2.2 minutes
1×10^{-11}	22 minutes
1×10^{-12}	3.7 hours
1×10^{-13}	1.5 days
1×10^{-14}	15 days

图9：采样频率为75 MSPS时，误差间平均时间与误码率的关系

结束语

从用户角度来看，比较器亚稳态的影响（如果会影响 ADC 的性能的话）体现在误码率 (BER)——通常大多数 ADC 数据手册中并未标明该值。从本指南中可以看出，全面测定 ADCBER 需要在多种输入条件和误差限值下对器件进行广泛的测量，极大地增加了工作量。

在大多数应用中，设计得当的 ADC 并不存在误码率问题，但系统设计师必须知道，这种现象是可能存在的。在数字示波器中利用 ADC 来检测小幅单发随机事件时，可能存在于这种问题。如果误码率不够小，ADC 可能给出错误的信息。在通信应用中，过量的 ADC 误码率可能导致系统总误码率增加。