



MCU EMC 设计指南

文档版本 1.1

撰写日期 2020-07-10

© 2013 - 2020 杰发科技

本文档包含杰发科技的专有信息。未经授权，严禁复制或披露本文档包含的任何信息。

由于产品版本升级或其他原因，本文档内容会不定期进行更新。

修订记录

版本	日期	作者	修订说明
1.0	2020-05-31	Autochips	文档初版
1.1	2020-07-10	Autochips	2.1 章节增加占空比对谱边界的影响说明图片； 5.4.1 章节修改部分排版问题；

版权声明

本文档包含杰发科技的机密信息。禁止未经授权使用或披露本文档包含的信息。对因未经杰发科技授权而全部或部分披露此文档内容而给杰发科技带来的任何损失或损害，杰发科技将追究责任。

杰发科技保留对此处任何信息进行更改的权利，此处的信息如有变更，恕不另行通知。杰发科技对使用或依赖此处包含的信息不承担任何责任。

本文档的所有信息均“按原样”提供，不提供任何形式的明示、暗示、法定或其他形式的保证。杰发科技明确拒绝对适销性，非侵权性和针对特定用途的适用性方面的所有暗示保证。杰发科技对本文档可能使用、包含或提供的任何第三方软件不提供任何担保，并且用户同意仅向该等第三方寻求与此相关的任何担保索赔。杰发科技对于根据用户规格或为符合特定标准或公开论坛而产生的任何交付物，也不承担任何责任。

文档目录

修订记录.....	2
版权声明.....	3
文档目录.....	4
1 概述	6
2 EMC 理论基础.....	7
2.1 数字电路波形频谱	7
2.2 元件的非理想特征	8
2.3 干扰的耦合途径.....	9
2.4 串扰.....	10
2.5 天线.....	11
2.6 EMI 滤波器.....	12
3 EMC 测试介绍.....	14
3.1 汽车电子 EMC 主要测试项目	16
3.2 传导发射试验	16
3.3 辐射发射试验	18
3.4 传导抗扰试验	21
3.5 辐射抗扰试验	24
3.6 静电放电试验	26
4 SCH 设计.....	29
4.1 系统电源引脚电路设计	29
4.1.1 去耦电容的并联使用	29
4.1.2 增强滤波效果的方法	30
4.2 ADC 模拟输入电路设计	34
4.3 ACMP 模拟比较器电路设计	36
4.4 外部复位引脚电路设计	37
4.5 LIN 总线电路设计	38
4.5.1 LIN 总线的电气连接.....	38

4.5.2	LIN 总线电路设计	39
4.5.3	LIN 总线 LAYOUT 建议	40
4.6	CAN 总线电路设计	40
4.6.1	CAN 总线节点容抗	41
4.6.2	CAN 总线的端接设计	42
4.6.3	CAN 总线 LAYOUT 建议	42
4.7	未用到的引脚处理	43
5	PCB 设计	44
5.1	层的设计	44
5.1.1	四层板叠层设计	44
5.1.2	六层板叠层设计	44
5.1.3	PCB 层设置的几点建议	45
5.1.4	PCB 板材的选取	46
5.2	PCB 总体布局与接地	47
5.3	电源部分 PCB 设计	49
5.3.1	回路设计	50
5.3.2	电容去耦	51
5.4	信号及布线	53
5.4.1	高速信号和敏感信号的 PCB 设计	53
5.4.2	混合信号 PCB 分区设计	57
5.4.3	差分信号的设计	58
5.5	PCB ESD 设计	63
6	EMC 案例分析	66
6.1	RESET 信号干扰	66


1 概述

电磁兼容（EMC）对电子设备的功能和安全性非常重要，随着人们对电磁兼容的不断认知，对电磁兼容的重视程度也逐渐增加，电子设备产品进入各国市场前也必须满足相应的 EMC 法规要求。在产品的前期设计阶段就要进行相应的 EMC 设计工作，才能避免出现电磁兼容问题。本章节主要针对 Autochips MCU 系列产品在进行硬件系统设计时，尤其在原理图和 PCB 的设计过程中需要了解的一些 EMC 设计注意事项和设计原则。

2 EMC 理论基础

EMC（电磁兼容性）的全称是 Electro Magnetic Compatibility，其定义为：“设备和系统在其电磁环境中能正常工作且不对环境中任何事物构成不能承受的电磁骚扰的能力”。该定义包含两方面的意思，首先，设备能抵抗所受到的干扰而正常工作（即 EMS）；其次，设备所发射的电磁干扰不能影响其他设备的正常工作（即 EMI）。

EMC 结构图如下：




必须有干扰源、被干扰对象及耦合通道的同时存在才能构成 EMC 问题。




2.1 数字电路波形频谱


在数字电路中具有根本重要性的波形是那些代表时钟和数据信号的波形，它们可由梯形脉冲的周期串来表示。每个脉冲幅度 A ，脉冲上升时间 τ_r ，脉冲下降时间 τ_f ，脉冲宽度 τ 。



为了便于分析和计算，将 $\tau_r = \tau_f$ ，最后分析计算得到梯形脉冲的单边幅度频谱边界图：




占空比对谱边界的影响。占空比 $D=\tau/T$ ，波形基频 $f_0=1/T$ ，在下图中 $D_2<D_1$ ，从图中可以看出，减少占空比可以降低波形的低频谱分量，但不影响其高频分量。



2.2 元件的非理想特征


【元件引线】



(a) 分布参数；(b) 集中 π ；(c) 集中T；(d) 集中反向 Γ ；(e) 集中 Γ


【电阻】

下图中 $C_{par} = C_{lead} + C_{leakage}$




【电容】

下图中 C_{lead} 通常比理想电容 C 小很多，因此可以忽略。 R_{plate} 称为等效串联电阻或 ESR，表示为 R_S 。



【电感】

下图中 L_{lead} 通常比理想电感 L 小很多，引线电容 C_{lead} 通常比寄生电容 C_{par} 小很多，因此可以忽略。




2.3 干扰的耦合途径

【直接耦合】

这是干扰侵入最直接的方式，也是系统中存在最普遍的一种方式，如干扰信号通过导线直接侵入系统。对这种耦合，可采用滤波去耦的方法有效地抑制电磁干扰信号的传入。

【公共阻抗耦合】

这也是常见的一种耦合途径，常发生在两个电路有共同通路的情况，共同阻抗耦合有公共地和电源阻抗两种。防止这种耦合应使耦合阻抗接近于零，比如：电源和地采用大面积铺铜；在 Device A 和 Device B 输入端增加去耦电容等。



【电容耦合】

又称电场耦合，是由于分布电容的存在而产生的一种耦合途径。

【电磁感应耦合】


又称磁场耦合，是由于内部或外部空间电磁感应的一种耦合方式。

【辐射耦合】

辐射耦合是指电磁脉冲能量以电磁场形式耦合到接收器，具体有空间电磁波至接收天线的耦合、空间电磁波对电缆的耦合、电缆对电缆的耦合等。

2.4 串扰

串扰是信号在传输线上传播时，耦合到相邻的传输线上产生不期望的电压或电流噪声干扰。驱动器 A 所在的传输线称作动态线，相应接收器 D 所在的传输线称作静态线。串扰主要通过电容耦合和电磁感应耦合产生，又称容性耦合和感性耦合。靠近干扰源一端的串扰称为近端串扰，远离干扰源一端的串扰称为远端串扰。



由容性耦合产生的噪声计算：

$$I_{\text{noise}} = C_m \frac{dV_{\text{DRIVE}}}{dt}$$

由感性耦合产生的噪声计算：


$$V_{\text{noise}} = L_m \frac{di_{\text{DRIVE}}}{dt}$$

降低串扰的措施：

- 尽量增大走线间的距离；
- 减少平行走线的长度；
- 设计走线时，尽量靠近地平面或电源平面；
- 在布线空间允许的情况下，在串扰严重的两条信号线之间插入一条地线；
- 串扰较敏感的信号尽量布在内层；
- 通过端接，使传输线远端和近端的阻抗与传输线匹配。

2.5 天线

实际应用中一般常见的有两种天线：偶极子天线和单极天线。



(a) 偶极子天线举例，(b) 单极天线举例

偶极子天线由在中点接入电压馈电或细导线构成。

单极天线在其底端馈电，馈源另一端与导电平面相连。为了便于分析，认为接地平面是无限大的理想导电平面。在实际中，这种理想接地平面只能是近似的。例如，设备的金属机身。单极天线可以用电流元镜像法来分析，这样问题就简化为偶极子天线的问题了，不需要单独对单极天线进行分析。单极天线的辐射功率为偶极子天线的一半。


偶极子天线总长度等于信号波长 1/2 时，天线的发射和接收转换效率最高。

单极天线总长度等于信号波长 1/4 时，天线的发射和接收转换效率最高。

2.6 EMI 滤波器

EMI 滤波器即电磁干扰滤波器，是抑制传导干扰最有效的手段，同时也能大大改善辐射指标效果。它包括信号滤波器和电源滤波器。

插入损耗 IL (Insertion Loss)



$$IL = 10 \log \frac{P_1}{P_2} = 10 \log \frac{V_1^2}{V_2^2} = 20 \log \frac{V_1}{V_2}$$

将滤波器表示为二端口网络，则插入损耗的表达式为：

$$IL = 20 \lg \left(\frac{A_{11}Z_L + A_{12} + A_{21}Z_S Z_L + A_{22}Z_S}{Z_S + Z_L} \right)$$

其中 $A_{ij}(i,j=1,2)$ 为滤波网络的 A 参数。

信号的反射：

信号沿传输线传播时，当遇到阻抗发生突变时，部分信号将沿着原传播方向相反的方向反射，而另一部分将继续传播，但幅度有所改变。例如信号从阻抗 Z_1 区域传播到阻抗 Z_2 区域的交接点处时，信号发生反射，其反射系数：

$$\rho = \left| \frac{Z_2 - Z_1}{Z_2 + Z_1} \right|$$

当阻抗完全匹配时 ($Z_2=Z_1$)， $\rho=0$ ；此时信号继续传播，传播幅值不变，传播没有衰减；




当阻抗失配时， $0<\rho<1$ ；此时信号发生反射，继续传播的幅值降低，信号发生了衰减；所以信号遇到阻抗不匹配时，信号将出现损耗即反射损耗。

EMI 滤波器实际上是具有双向抑制性的低通滤波器，理想 EMI 滤波器应具有以下特点：

- 源端的有用信号能无衰减地通过滤波器；
- 完全阻断来自源端的 EMI 信号传至设备端；
- 完全阻断来自设备端的 EMI 信号传入源端；

实际上， Z_s 、 Z_L 、 Z_1 、 Z_2 都随场合和频率而大范围的变化，从插入损耗的计算公式可以看出插入损耗也会不断改变，很难找到一个滤波网络插入损耗能满足所有条件下的要求值。因此 EMI 滤波器在实际设计中必须遵守阻抗最大失配原则，它保证了滤波器有较大插入损耗的同时还具有较大的反射损耗，以实现 EMI 信号的有效抑制。

根据阻抗失配原则选择 EMI 滤波器结构：

源端阻抗特性	应采用的滤波电路	负载端阻抗特性
高阻抗	 π 型	高阻抗
高阻抗	 L 型	低阻抗
低阻抗	 L 型	高阻抗
低阻抗	 T 型	低阻抗

3 EMC 测试介绍


Autochips MCU 主要应用在汽车电子上面，汽车电子的 EMC 测试标准根据零部件种类的不同，测试标准也有所不同。下面主要从原理上介绍 EMC 测试的项目内容，不作为 EMC 测试认证的依据。MCU 其他非汽车应用场景也可参考其测试方法原理。

下图为汽车零部件 EMC 主要参考测试标准。

			国内标准	参考标准	实验类别	测试内容	是否公告	
零 部 件	内 燃 机 车	其他电子电器部件	GB 34660-2017	ECE R10 Rev.3	骚扰 30MHz-1GHz 抗扰 10kHz-18GHz	零部件的宽窄带电磁辐射发射测试、零部件瞬态传导发射测试、零部件的辐射抗扰测试、零部件对沿电源线瞬态传导抗扰测试、	非公告	
			GB/T 17619-1998	95/54/EC 中零部件内容	抗扰 20MHz-1GHz	零部件辐射抗扰测试	非公告	
			GB/T 33014-2106	ISO 11452 -2005	抗扰 10kHz-18GHz	零部件窄带辐射电磁能抗扰测试	非公告	
			GB/T 21437.2 -2008	ISO 7637-2 :2002	骚扰、抗扰	电源线的瞬态传导发射测试 沿电源线的瞬态传导抗扰测试	非公告	
			GB/T 21437.3 -2012	ISO 7637-3 :2002	抗扰	除电源线外导线瞬态传导抗扰测试	非公告	
			GB/T 19951-2005	ISO10605 -2001	静电放电抗扰	零部件静电放电抗扰度测试	非强检	
		保护车载发射机	GB/T 18655-2010	CISPR25 -2008	骚扰 150kHz-2.5GHz	零部件辐射发射测试、 零部件传导发射测试（电流、电压法）	非公告	
		车载音视频设备	GB/T 22630-2008	无	骚扰、抗扰	车载音视频设备电磁兼容要求和测量方法	非公告	
电 动 车	安全系统 安全系统	ABS	无	GB/T17619 GB/T18655	骚扰、抗扰	公告中要求按照 GB/T17619、GB/T18655 测试骚扰和抗扰限值	公告	
		TPMS 胎压监测系统	GB 26149-2017	ECE R10	骚扰、抗扰	规定系统性能要求与测试方法； EMC 测试满足 ECE R10 关于电气/电子要求	非公告	
		爆胎监测控制系统 (BMCS)	GB/T 30513-2014	GB/T17619 GB21437.2 GB/T18655 GB/T19951	抗扰、骚扰（装有 ABS 的 M1 车辆）	GB/T17619 自由场法 30V/M 施加于运行的 BMCS；GB21437.2 车载电源供电控制器、接收器模块测试；辐射测试 GB/T18655；静电测试	非公告	
零 部 件	电 动 车	仪器仪表	指示仪表装置;警告和指示信号装置	GB/T 19386-2005	IEC784-1984(非 完全等效)	骚扰、抗扰	按照 GB18655、GB17619 测试车辆在行驶过程中仪器仪表骚扰和抗扰限值	非公告
		高压供电及驱动系统	电机驱动系统	GB/T 36282-2018	GB18655 GB33014.2/ 4GB21437.2 GB19951	骚扰： 30MHz-1GHz(RE)； 抗扰： 20MHz-1GHz (RS)	宽窄带电磁辐射测试；辐射抗扰度测试（电波暗室法、BCI 法）；电源线瞬态传导抗扰测试	非公告
			DC-DC 变换器	GB/T 24347-2009	GB18655 GB17619	骚扰、抗扰	规定 DC-DC 变换器电气性能参数，给出其 EMC 测试参考依据	非公告
		车载 OBC	行业标准 QC/T895 -2011	GB/T18487.3 -2001 中 11.3.1、11.3.2	骚扰、抗扰	规定了 OBC 基本构成、电气参数、试验方法、EMC 测试参考标准	非公告	
		BMS	大多为企业标准，可参考右侧标准编写测试	GB/T 18655 ISO 11452 ISO 7637 GB/T 19951	骚扰、抗扰	非电源线的传导抗扰测试； 辐射发射和抗扰测试； 电源线瞬态传导发射、抗扰测试； 静电放电抗扰测试； 磁场抗扰度测试；	非公告	
零 部 件	电 动 车 类	车外充电系统	交直流充电站(机)	GB/T 18487.3-2001	IEC61851-2-2/IEC61851-2-3	骚扰、抗扰	规定了电动汽车交直流充电站电气参数，并给出其 EMC 测试方法	非公告
		非车载传导供电设备		GB/T 18487.2-2017	IEC61851 -2-1	骚扰、抗扰	测试电源端口、有线网络端口、信号控制端口、外壳端口、CPT 端口 EMC 指标	非公告

3.1 汽车电子 EMC 主要测试项目


汽车电子 EMC 主要测试项目：



3.2 传导发射试验

- 参考试验依据：CISPR25
- 试验目的：测试 EUT 电源线/信号线的连续骚扰
- 频率范围：150kHz-108MHz
- 测试方法：
 - 电源线电压测试法：人工电源网络（5uH/50Ω）
 - 信号线电流测试法：电流探头
- 测量限值：规定峰值/准峰值和平均值

【电源线的传导发射-电压法】



备注:


- 1、电源线的长度为 200 ± 200 mm。
- 2、AN, 接地平板, 接收机。



【参考限值表】

测试 编号	频段名称	频率	峰值 (PK)			带宽	准峰值 (QP)			带宽	平均值 (AV)			带宽
			限值				限值				限值			
		MHz	dB (uV)			kHz	dB (uV)			kHz	dB (uV)			kHz
			等级				等级				等级			
			3	4	5		3	4	5		3	4	5	
基准限值														
B1		0.28~0.52	91-59.51× (lg(f/0.28))			9	—			—	81-59.51× (lg(f/0.28))			9
B2		0.52~30	75			9	—			—	64			9
B3		30~108	65			120					55			120
广播														
1	LW	0.15~0.30	90	80	70	9	77	67	57	9	70	60	50	9
2	MW	0.53~1.8	70	62	54	9	57	49	41	9	50	42	34	9
3	SW	5.9~6.2	65	59	53	9	52	46	40	9	45	39	33	9
4	FM	76~108	50	44	38	120	37	31	25	120	30	24	18	120
数字广播														
5	TV1	41~88	46	40	34	120	—	—	—	—	36	30	24	120
移动及其他服务														
11	125kHz	0.1~0.15	93	83	73	9	—	—	—	—	—	—	—	—
12	CB	26~28	56	50	44	9	43	37	31	9	36	30	24	9
13	VHF	30~54	56	50	44	120	43	37	31	120	36	30	24	120
14	VHF	68~87	50	44	38	120	37	31	25	120	30	24	18	120

【信号线的传导发射-电流法】



【参考限值表】

测试 编号	频段名称	频率	峰值 (PK)				准峰值 (QP)				平均值 (AV)			
			限值			带宽 kHz	限值			带宽 kHz	限值			带宽 kHz
		dB (uA)			dB (uA)			dB (uA)						
		等级			等级			等级						
		3	4	5	3		4	5	3		4	5		
基准限值														
B3		30~108	28			120				18			120	
广播														
1	LW	0.15~0.30	70	60	50	9	57	47	37	9	50	40	30	9
2	MW	0.53~1.8	42	34	26	9	29	21	13	9	22	14	6	9
3	SW	5.9~6.2	31	25	19	9	18	12	6	9	11	5	-1	9
4	FM	76~108	16	10	4	120	3	-3	-9	120	-4	-10	-16	120
数字广播														
5	TV1	41~88	12	6	0	120	—	—	—	—	2	-4	-10	120

3.3 辐射发射试验

- 参考试验依据：CISPR25
- 试验目的：测试 EUT 对外辐射的电磁能量
- 频率范围：150kHz-1GMHz(2.5GHz)
- 测试方法：

- Customer



【参考限值表】

测试 序号	频段名称	频率	峰值 (PK)			准峰值 (QP)			平均值 (AV)					
			限值			带宽	限值			带宽	限值			带宽
		MHz	dB (uV)			kHz	dB (uV)			kHz	dB (uV)			kHz
			等级				等级				等级			
			3	4	5		3	4	5		3	4	5	
基准限值														
B4		0.28~30	62			9	—			—	52			9
B5		30~75	62-25.13× (lg(f/30))			120	—			—	52-25.13× (lg(f/30))			120
B6		75~400	52+15.13× (lg(f/75))			120	—			—	42+15.13× (lg(f/75))			120
B7		400~1000	63			120	—			—	53			120
广播														
1	LW	0.15~0.3	66	56	46	9	53	43	33	9	46	36	26	9
2	MW	0.52~1.8	56	48	40	9	43	35	27	9	36	28	20	9
3	SW	5.9~6.2	52	46	40	9	39	33	27	9	32	26	20	9
4	FM	76~108	50	44	38	120	37	31	25	120	30	24	18	120
数字广播														
5	TV1	41~88	40	34	28	120	—	—	—	—	30	24	18	120
6	TV3	174~230	44	38	32	120	—	—	—	—	34	28	22	120
7	DAB	171~245	38	32	26	120	—	—	—	—	28	22	16	120
8	TV4/5	468~944	53	47	41	120	—	—	—	—	43	37	31	120
9	DAB(Lband)	1447~1494	40	34	28	120	—	—	—	—	30	24	18	120
10	SDARS	2320~2345	46	40	34	120	—	—	—	—	36	30	24	120
移动及其他服务														
11	125kHz	0.1~0.15	61	51	41	9	—	—	—	—	—	—	—	—
12	CB	26~28	52	46	40	9	39	33	27	9	32	26	20	9
13	VHF	30~54	52	46	40	120	39	33	27	120	32	26	20	120
14	VHF	68~87	47	41	35	120	34	28	22	120	27	21	15	120
15	VHF	142~175	47	41	35	120	34	28	22	120	27	21	15	120
16	模拟UHF	380~512	50	44	38	120	37	31	25	120	30	24	18	120
17	RKE	300~330	44	38	32	120	—	—	—	—	30	24	18	120
18	RKE	420~450	44	38	32	120	—	—	—	—	30	24	18	120
19	模拟UHF	820~960	56	50	44	120	43	37	31	120	36	30	24	120
20	GSM 800	860~895	56	50	44	120	—	—	—	—	36	30	24	120
21	EGSM/GSM 900	925~960	56	50	44	120	—	—	—	—	36	30	24	120
22	GPS	1567~1583	—	—	—	—	—	—	—	—	22	16	10	9

测试 序号	频段名称	频率	峰值 (PK)				准峰值 (QP)				平均值 (AV)			
			限值			带宽	限值		带宽	限值			带宽	
		MHz	dB (uV)				dB (uV)	kH _z		dB (uV)				kH _z
			等级							等级				
			3	4	5					3	4	5		
24	GSM 1900	1880~1990	56	50	44	120	—	—	—	—	36	30	24	120
25	3G IMT 2000	1900~1992	56	50	44	120	—	—	—	—	36	30	24	120
26	3G IMT 2000	2010~2025	56	50	44	120	—	—	—	—	36	30	24	120
27	3G IMT 2000	2108~2172	56	50	44	120	—	—	—	—	36	30	24	120
28	蓝牙/802.11	2400~2500	56	50	44	120	—	—	—	—	36	30	24	120

注1: 在有多个频段使用相同限值时, 应选择适当的频段来覆盖这些频段进行测试。当试验计划出现频段交叠时, 应选择较严格的限值作为测试限值。

3.4 传导抗扰试验

• 时域信号传导抗扰度

(1) 电源线传导瞬态抗扰度 (ISO7637-2)

将干扰信号通过直流电源线直接注入，考察设备对直流电源上瞬态干扰的抗扰能力。

(2) 信号线传导瞬态抗扰度 (ISO7637-3)


将干扰信号容性耦合夹 (CCC)、感性电流探头 (ICC)、电容 (DCC) 耦合到信号线或控制线上，考察设备的抗瞬态干扰能力。

• 频域信号传导抗扰度

(1) 大电流注入 (BCI) 法 (ISO11452-4)

将一个电流注入探头放在连接被测设备的电缆线束装置之上，然后向该探头注入 RF 干扰。

ISO7637-2 脉冲介绍：






“EFT”波形分析：

P3a:

模拟汽车电子系统中各种开关、继电器在开启或关闭过程中由于分布电容和分布电感所产生的EFT脉冲。

P3b:

模拟电动门窗的驱动单元、喇叭或中央门控系统的开关切换过程中所产生的EFT脉冲。



“Surge”波形分析:


P1:

产生于电感性负载的电源断开瞬间，它影响与感性负载并联的装置。




P2a:

由于和被试设备相并联的设备被突然切断电流时，在线束电感上产生的瞬变。



P2b:

点火被切断的瞬间，由于直流电动机所伴演的发电机角色，并由此产生的瞬变现象。




P5a:

当交流发电机产生充电电流时，断开与电池（亏电状态）的连接，其他负载仍然与交流发电机保持连接。



P5b:



“Surge”波形分析:





“Dip”波形分析:

P4:

模拟内燃机起动机启动时引起电源电压降低。




(2) 试验脉冲: P1、P2a、P2b、P3a、P3b、P4、P5a、P5b



【信号线传导瞬态抗扰试验（ICC 法）】


(1) 试验方法：采用 ISO7637-3 感性耦合夹测试方法

(2) 试验脉冲：P2a



【频域信号传导抗扰试验（BCI 法）】

- BCI 原理：将一个电流注入探头放在连接被测设备的电缆线束装置之上，然后向该探头注入 RF 干扰。RF 电流以共模方式经过电缆进入 EUT 的连接端子。
- BCI 特点：BCI 探头不需要任何直接的电缆导线连接，不影响 EUT 工作电路。
- 工作频率：1-400MHz



3.5 辐射抗扰试验


- 试验目的：评价电子产品抗射频电磁干扰的能力
- 试验方法：自由场测试法（ISO11452-2）

- 横电波小室 (TEM) 测试法 (ISO11452-3)
- 带状线测试法 (ISO11452-5)
- 平行板天线测试法 (ISO11452-6)


【测试方法比较】

测试方法	测试标准	频率范围 (MHz)	测试等级要求
带状线	ISO11452-5:2002	0.01-400	50、100 150、200V/m
TEM小室	ISO11452-3:2001	0.01-200	50、100、 150、200V/m
大电流注入 (BCI)	ISO11452-4:2005	1-400	25、50、 75、100mA
自由场 (ALSE)	ISO11452-2:2004	80-18000	25、50、 75、100V/m
平行板天线	ISO11452-6:1997	0.01-200	25、50、 75、100V/m


【辐射波形调制】



【自由场法】



【横电波小室法（TEM）】



1. 原理:

TEM单元是一个简单的封闭传输线，在其一端注入一定RF功率，并在另一端接一个负载阻抗。随着传输线中电磁波的传播，导体间就建立起一个电磁场。

2. 特点:

最大EUT尺寸受其内部可用的场强均匀区域体积的限制。

3. 工作频率:

0.01~200MHz

3.6 静电放电试验

- 试验目的：评价电子产品抗静电干扰的能力，它模拟操作者或物体在接触设备时的放电。包括接触放电和空气放电
- 试验方法：ISO10605:2008、GB/T19951-2005(ISO10605:2001)
- 人体 ESD 模型：
 - (1) 模拟人员在乘客车厢内发生的静电放电现象（330pF 2000Ω）
 - (2) 模拟人员从外部进入车厢时发生的静电放电现象（150pF 2000Ω）

(3) 引进了 IEC61000-4-2 标准的模型 (150pF 330Ω)


(4) 定义了一种新模型 (330pF 330Ω)

• 环境条件:


温度: $25 \pm 10^{\circ}\text{C}$ 相对湿度: 20%-60%

(推荐: 20°C 30%)

【不带电状态测试】



【带电状态测试】



【静电放电测试参数及测试等级要求】

测试模式		放电位置	放电模型参数	放电模式	电压等级	放电次数	间隔时间	技术要求		
								A	B	C
非通电模式		所有引脚	150pF/330Ω	接触	+/-2kV	3	≥1s	I		
					+/-4kV	3				
					+/-6kV	3				
		表面（塑料）	150pF/330Ω	空气	+/-4kV	10				
					+/-8kV	10				
					+/-15kV	10				
		表面（金属）	150pF/330Ω	接触	+/-4kV	5				
					+/-8kV	5				
					+/-15kV	10				
通电模式	直接放电	表面（塑料）	330pF/330Ω	空气	+/-4kV	10		I	I	I
					+/-8kV	10		II	I	I
					+/-15kV	10		II	II	I
		表面（金属）	330pF/330Ω	接触	+/-4kV	10		I	I	I
					+/-8kV	10		II	II	I
					+/-15kV	10		II	II	I
	间接放电		330pF/330Ω	接触	+/-4kV	10		I	I	I
					+/-8kV	10		II	I	I
					+/-15kV	10		II	II	I
					+/-4kV	10		I	I	I
					+/-8kV	10		II	I	I
					+/-15kV	10		II	II	I

4 SCH 设计


4.1 系统电源引脚电路设计

为了提供稳定的电源，Autochips MCU 芯片使用多组电源引脚分别为数字电路、IO 引脚驱动、AD 转换电路等供电，并且提供多处电源引出脚，便于用户外接滤波电容，改善系统的电磁兼容性。

MCU 主电源供电引脚设计：在电路设计时需要在每对引脚外部分别放置至少一个去耦电容。并且旁路电容的放置必须尽量靠近 MCU 电源引脚，从而最大限度地缩小 VDD 和 VSS 引脚之间的电容所形成的环路。同时 MCU 主电源供电需放置一较大电容。当系统供电短时间跌落时，该大电容可提供短时间供电，避免 MCU 供电中断或电源跌落进入复位状态；同时该大电容可滤除较低频段的杂波。

另外，为使芯片的模拟外设设有稳定干净的电源，尤其在 DCDC 开关电源为 MCU 系统供电的场合，系统电源存在高频开关噪声，从而得到更好的转换精度，需进一步限制电源中的高频噪声，一般采用磁珠加电容或 RC 滤波方式增强滤波效果。

下图为 AC7801X 系列的常用电容滤波配置（一般为 10μF 陶瓷电容+100nF 陶瓷电容）。




不同容值的电容具有不同的去耦和滤波特性和不同最佳去耦和滤波频率段。一般 MCU 系统频率在 100MHz 以下推荐采用 100nF 去耦电容；200MHz 以上推荐采用 10nF 去耦电容；100MHz-200MHz 之间可 100nF 和 10nF 均可采用。

4.1.1 去耦电容的并联使用

两个不同容值电容并联的方式可使得底部阻抗更加平坦，实现更好的去耦和滤波效果。

电容并联方式的一个特别需要注意的地方，当用不同容值的电容去并联时，往往会在两个电容的谐振频率之间出现反谐振，具体体现在并联的阻抗曲线上有一个阻抗峰值，该处阻抗比并联电容中任何一个单独作用时的阻抗都要高。反谐振峰值如果过高往往会带来意想不到的 EMC 影响。

如下图中 100nF+1nF 在 100MHz 附近出现并联反谐振峰值。



为了降低电容并联反谐振峰值，可以采取以下措施：

- 减少并联电容之间谐振频率的差值；

一般两个并联的高频去耦电容的容值差在 10 倍左右，例如：100nF+10nF 并联组合。


- 尽量选择 ESL 小的电容进行并联；

ESL 的降低有利于减少谐振能量，降低谐振峰值。

- 选择 ESR 要适中；

随着 ESR 的减少，单个电容的谐振阻抗会减少，但反谐振峰值会增大，所以并联电容的 ESR 要适中。

4.1.2 增强滤波效果的方法



电感和磁珠都可以用于滤波，但是机理不一样。电感滤波是将电能转化为磁能，磁能将通过两种方式影响电路：一种方式是重新转换回电能，表现为噪声；一种方式是向外部辐射，表现为 EMI（电磁干扰）。而磁珠是将电能转换为热能，不会对电路构成二次干扰。

电感在低频段滤波性能较好，但在 50MHz 以上的频段滤波性能较差；磁珠利用其电阻成分能充分地利用高频噪声，并将之转换为热能已达到彻底消除高频噪声的目的。


从 EMC（电磁兼容）的层面说，由于磁珠能将高频噪声转换为热能，因此具有非常好的抗辐射功能，是常用的抗 EMI 器件，常用于用户接口信号线滤波、单板上高速时钟器件的电源滤波等。

电感和电容构成低通滤波器时，由于电感和电容都是储能器件，因此两者的配合可能产生自激；磁珠是耗能器件，与电容协同工作时，不太容易产生自激。

一般，电源用电感的额定电流相对较大，因此，电感常用于需要通过大电流的电源电路上，如用于电源模块滤波；而磁珠一般仅用于芯片级电源滤波（不过，目前市场上已经出现了大额定电流的磁珠）。

磁珠和电感都具有直流电阻，磁珠的直流电阻相对于同样滤波性能的电感更小一些，因此用于电源滤波时，磁珠上的压降更小。


在实际应用中经常用到铁氧体磁珠和电容组成低通滤波器来降低电源静噪，改善 EMI 性能。铁氧体磁珠能够建模为一个由电阻、电感和电容组成的简化电路，如下图所示。RDC 对应磁珠的直流电阻。CPAR、LBEAD 和 RAC 分别表示寄生电容、磁珠电感和与磁珠有关的交流电阻（交流磁芯损耗）。




铁氧体磁珠可依据三个响应区域分类：感性、阻性和容性。查看 ZRX 曲线便可确定这些区域，其中 Z 表示阻抗、R 表示电阻、X 表示磁珠的电抗。为了降低高频噪声，磁珠必须处于阻性区域内；电磁干扰 (EMI) 滤波应用尤其需注意这一点。该元件用作电阻，可阻止高频噪声并以热量的形式耗散。阻性区域出现在磁珠交越频率 ($X = R$) 之后，直至磁珠变为容性的那一点为止。此容性点位置为容性电抗 ($-X$) 绝对值等于 R 的频率处。

根据所需滤波频率的不同需要选用不同的磁珠来进行滤波设计。下面为 TDK MPZ2012S 系列的频率阻抗特性：

MPZ2012S series




为电源应用选择正确的铁氧体磁珠不仅需要考虑到滤波器带宽，还需考虑磁珠相对于直流偏置电流的阻抗特性。随着直流偏置电流的增加，磁芯材料开始饱和，导致铁氧体磁珠电感大幅下降。电感饱和度根据组件磁芯所用的材料而有所不同。下图为 TDK MPZ1608S101A 磁珠不同直流偏置下频率阻抗曲线。



磁珠的 LC 谐振效应：


当铁氧体磁珠与去耦电容一同应用时，可能产生谐振尖峰。这个经常被忽视的效应可能会损害性能，因为它可能会放大给定系统的纹波和噪声，而非衰减它们。很多情况下，此尖峰发生在 DC-DC 转换器的常用开关频率附近，

下图显示的是 TDK MPZ1608S101A 测量阻抗与频率的关系曲线。阻性元件（与干扰能量的耗散有关）在达到大约 20 MHz 到 30 MHz 范围之前影响不大。低于此频率则铁氧体磁珠 依然具有极高的 Q 值，且用作理想电感。典型铁氧体磁珠滤波器的 LC 谐振频率一般位于 0.1 MHz 到 10MHz 范围内。对于 300kHz 到 5MHz 范围内的典型开关频率，需要更多阻尼来降低滤波器 Q 值。





下图显示了此效应的一个示例，尖峰出现在 2.5 MHz 左右。无阻尼铁氧体磁珠滤波器可能表现出从约 10dB 到约 15dB 的尖峰，具体取决于滤波器电路 Q 值。


此外，信号增益在 1 MHz 到 3.5 MHz 范围内可见。如果该尖峰出现在开关稳压器的的工作频段内，那么可能会有问题。它会放大干扰开关伪像，严重影响敏感负载的性能，比如锁相环(PLL)、压控振荡器(VCO)和高分辨率模数转换器(ADC)。这个潜在的尖峰在系统中产生了额外的噪声，可能会导致不良 EMC 影响。




常用增加滤波器阻尼的方法：



Method A



Method B



Method C

方法 A 是在去耦电容路径上添加一个串联电阻，可抑制系统谐振，但会降低高频旁路有效性。方法 B 是在铁氧体磁珠两端添加一个小数值并联电阻，这样也会抑制系统谐振。但是，在高频时滤波器的衰减特性会下降。

方法 C 是添加大电容(C_{DAMP})与串联阻尼电阻(R_{DAMP})的组合，通常这种方法最佳。添加电容和电阻可抑制系统谐振，同时不会降低高频时的旁路有效性。采用此种方法可以避免大隔直电容导致电阻功耗过大。该电容必须远大于所有去耦电容之和，这降低了所需的阻尼电阻值。在谐振频率处，电容阻抗必须远小于阻尼电阻，以便减少尖峰。缺点是额外的元件成本和更多的电路板占位空间。


4.2 ADC 模拟输入电路设计

AutoChips 系列 MCU 以 12 位的 SAR ADC 为主。例如 AC7801X MCU 系列提供 12 位的 SAR ADC，支持 1 个 ADC 模块以及 12 个通道。


对模拟输入而言，前端滤波电路的设计非常重要，除了考虑模拟信号的截止频率，还需要考虑源阻抗和采样时间，尤其是对于高分辨率模数转换。常规思想是：快速采样时间与慢速采样时间相比，要求更小的电容值和输入阻抗。高分辨率输入与低分辨率输入相比，要求的电容值和输入阻抗可能更小。一般而言，并联电容值范围是数十 pF（高速转换）至 1 μF （低速转换），串联电阻的范围是数百欧姆至 10 k Ω 。

要想得到特别准确的采样结果，一般推荐在输入端加一些 Buffer/跟随运放。

ADC 前端电容 C 需远大于 ADC 内部电容，以避免 ADC 切换时内部电容的快速充电导致将外部信号的瞬时拉低，使得采样信号发生畸变。一般前端电容 C 为内部电容的 10 倍以上。



下图为 AC7801X 系列 MCU ADC 内部结构及主要参数。




符号	参数	条件	最小值	典型值	最大值	单位
V_{REF}	缓冲输出	-	1.35	-	2.75	V
C_{ADC}	内部采样电容	-	-	2.3	-	pF
R_{ADC}	采样开关电阻	-	-	2.6	-	kΩ
f_{ADC}	ADC 时钟频率	-	-	-	24	MHz
t_{sample}	采样时间	-	280	-	-	ns
f_{trig}	采样频率	$f_{ADC}=24$	-	-	1	MHz

【ADC LAYOUT 建议】

- ADC 通道的布线要尽量短；


走线周围避免放置高噪声元器件，在模拟通道外围使用模拟地进行隔离（如下图）。



4.3 ACMP 模拟比较器电路设计

AutoChips 系列 MCU 提供可选的 ACMP 的外部输入通道，由于 MCU 引脚之间可能存在感性/容性耦合及相邻 PCB 走线之间可能存在串扰，高速接口或任何 GPIO 的切换可能会给 ACMP 输入带来噪声干扰。为了避免和减轻高频噪声和任何耦合，在硬件电路设计时建议 ACMP 模拟比较器输入信号阻抗为 50K 或更低（如下图）。


- ACMP 通道的布线要尽量短；
- 走线周围避免放置高噪声元器件，在模拟通道走线外围使用地进行隔离。




4.4 外部复位引脚电路设计

RESET_B 外部引脚复位引脚为 MCU 专用引脚，用于复位整个 MCU 功能和重启。由于该引脚是低电平有效，建议在外围原理图设计中添加上拉电阻以及滤波电容以防止噪声，上拉电阻以及滤波电容在 PCB 上需靠近 RESET_B 引脚。

在基于 MCU 的系统中，除振荡器输入之外的最敏感的输入信号就是复位引脚。RESET_B 引脚由于内部上拉电阻的存在而呈现高电平，RESET_B 引脚为输入状态。如果用户想使用外部引脚复位 (External pin reset) 的话，那么要根据外部复位引脚是推挽输出的，还是开漏输出的，来配置不同的电路，如下图。



下图为常用的中 RESET_B 外部引脚复位电路，增加的 RC 电路可达到上电复位的作用，RC 时间常数一般大于 MCU 系统电源建立时间可保证可靠上电复位。事实上 MCU 内部也具有上电复位功能，所以外部引脚的上电复位功能可作为一种设计补充。R=47K, C=0.1uF 为常用推荐组合，其 RC 时间常数为 4.7ms，可满足大部分 MCU 系统电源上电要求。



MCU 内部产生 POR（上电复位）的条件：

1. MCU 初次上电；
2. 电源电压下降到低于上电复位电压电平（VPOR）。

随着电源电压上升，低电压检测（LVD）会将 MCU 保持在复位状态，直到电源电压上升至高于低电压检测（LVD）的低阈值（VLVDL）。

下图为 AC7801 POR，LVD 相关参数：

符号	C	说明	最小值	典型值	最大值	单位
VPOR	D	POR 重置电压 ¹	1.6	1.8	2	V
VLVDL	C	下降沿低压检测阈值—低量程(LVDV=0)	2.5	2.55	2.6	V
VLVDH	C	下降沿低压检测阈值—高量程 (LVDV=1) ²	4.1	4.2	4.3	V
VHYSLVD	C	低压检测迟滞	—	50	—	mV


4.5 LIN 总线电路设计

LIN 协议支持在单根线上进行双向通信，LIN 是一种基于通用 SCI（UART）字节字接口的单线串行通讯协议。目前几乎所有微控制器都配有低成本的 UART 接口模块。LIN 也可以使用软件代码或纯状态机来实现。

LIN 的最大传输速度为 20kbps。由于 LIN 总线速率较低，所以有较强的抗电磁干扰能力以及较好的 EMI 效果。

4.5.1 LIN 总线的电气连接

参照 ISO 17987，LIN 总线的电气连接如下图。




当任何一个节点将总线拉低时，总线处于低电平，标志着总线进入显性状态(占用状态)。

当总线电平为 VBAT （9-18V）且要求所有节点都使总线处于悬空状态时，则意味着总线处于隐性状态(非占用状态 Recessive state)。在空闲状态下，总线通过上拉电阻悬空为高电平。


总线工作电压为 9V 至 18V，但总线上的器件必须能够承受 40V 的电压。

4.5.2 LIN 总线电路设计

在原理图的设计中，如下图，一般在 LIN 总线的输入端增加 TVS 以吸收 ESD 能量以及总线电压钳位；在输入端增加 220pF 电容用来信号滤波，同时降低 LIN 总线上的 EMI 传导；在上拉电阻上增加二极管用来防止 LIN 总线的电流反灌。



很多 LIN 收发器内部集成了从节点所需的上拉电阻和二极管，如下图，所以从节点外部电路常常可以不加上拉电阻。



根据 ISO 17987-4 要求，LIN 总线供电的最低电压要求不小于 8.87V，所以 LIN 总线电路供电避免与大电流共用通道，如果 ECU 包含大电流供电电路以及器件，LIN 总线最好单独采用供电线。


4.5.3 LIN 总线 LAYOUT 建议

- MCU 到 LIN 收发器的 TXD、RXD 走线尽可能短；
- LIN 总线电路布置时，在 VBAT 网络上增加 100nF 电容用于去耦；
- 避免 LIN 总线与高速数字线路及其他强干扰线路并行走线；
- LIN 总线上的 TVS、滤波电容、以及主节点上拉电阻需靠近单板接线端子布置；
- 收发器的 GND 连线尽可能短，以降低收发器 GND 的电位扰动。


4.6 CAN 总线电路设计

CAN 是一个用于连接电子控制单元（ECU）的多主机串行总线标准。电子控制单元有时也被称作节点。CAN 网络上需要至少两个节点才可进行通信。节点的复杂程度可以只是简单的输入输出设备，也可以是包含有 CAN 交互器并搭载了软件的嵌入式组件。

ISO 11898-2 为高速 CAN 标准，最高速率为 1Mbit/s。CAN 总线上所有节点通过两根平行的总线连接在一起。两条电线组成一条双绞线，并且接有 120Ω 的特性阻抗。汽车上常用通讯速率为 500Kbit/s，降低了速率以提高传输距离以及抗干扰能力。目前 CAN 的速率有往高速发展的趋势，如 CANFD 速率包含两个段的速率，一个是仲裁段和 ACK 段，沿用 CAN2.0 的规范，最高速率为 1Mbit/s，中间的数据段是可以加速的，标称可以达到 5Mbit/s。



高速 CAN 总线在传输显性（0）信号时，会将 CAN_H 端抬至 3.5V，将 CAN_L 拉至 1.5V。当传输隐性（1）信号时，并不会驱动 CAN_H 或者 CAN_L 端。显性信号（0）CAN_H 和 CAN_L 两端差分标称电压为 2V。隐性信号（1）差分标称电压为 0V。



4.6.1 CAN 总线节点容抗

在 CAN 通讯电路设计过程中，节点容抗是容易被忽略的。节点容抗包括收发器引脚电容、PCB 走线电容、ESD 器件电容以及其他连线电容。

CAN 标准对节点容抗有严格定义，容抗影响上升沿和下降沿斜率。节点容抗增大，上升沿和下降沿会变缓，导致位时间畸变，误码率增加。上升沿和下降沿变缓后会使得信号延迟变大，在高波特率下，影响信号传输质量和通讯距离。

节点容抗不易测量，需要专门仪器。在电路设计时，要结合数据手册给出的典型值，对 CAN 接口电路使用器件总电容进行估算，一般来讲 CAN 总线不能再增加滤波电容。下面为单节点电容最大值推荐。


待接入的网络中 CAN 节点数量	单节点电容最大值（对地电容或两线间电容）
<5 个	100pF
5~10 个	68pF
10~20 个	30pF
20~30 个	22pF
30~70 个	11pF
70~110 个	至多 70 个节点有装配电容，其它节点不得装配电容

4.6.2 CAN 总线的端接设计


CAN 总线信号为差分信号，差分信号端接设计原理参考章节《5.4.3 差分信号的设计》。CAN 总线的端接推荐采用有隔直电容的 T 型端接。

下图中，CMC 为共模电感，共模电感主要用于滤除 CAN 总线上的共模噪声，同时还需为差模有效信号提供低阻抗通道，所以在选择共模电感时要注意其导通内阻，一般推荐值：51uH、100uH。端接电阻 $R_{split}=60\Omega$ ，这样可以使得 CAN 总线差分阻抗为 120Ω ；旁路电容推荐值 4.7nF，滤波截止频率

$f=\frac{1}{2\pi\cdot R_{split}\cdot C_{split}}=56\text{MHz}$ 。两个端接电阻 R_{split} 参数尽可能一致，推荐 1%精度及以上。



此外，可在两个端接电阻上增加两个偏置使得端接电阻中点电位稳定在 $V_{cc}/2$ ，这样也能改善 CAN 总线 EMC 效果，推荐值 $R_k=1.3\text{K}\Omega$ 。



4.6.3 CAN 总线 LAYOUT 建议

- CAN 收发器要靠近 ECU 连接端子处，降低走线距离，并有利于 ESD 泄放；
- MCU 到 CAN 收发器的 TXD、RXD 走线尽可能短；
- 如果使用共模电感的话，共模电感要靠近 CAN 接收器的 CANH 和 CANL 引脚放置；
- 避免 CAN 总线与高速数字线路及其他强干扰线路并行走线；
- CAN 总线要严格按照差分方式走线；
- 收发器的 GND 连线尽可能短，以降低收发器 GND 的电位扰动。

4.7 未用到的引脚处理

未用输入引脚通过电阻（10k Ω -1M Ω ）连接到适当的逻辑电压电平（例如，VSS 或 VDD）或使能相关引脚的内部上拉电阻，可增强操作的可靠性；

未使用的晶振引脚建议配置为 GPIO 功能，避免外部信号的干扰。


5 PCB 设计

5.1 层的设计

在 PCB 的 EMC 设计中，层的设计是首先需要考虑的。在采用两层 PCB 没办法达到性能要求时建议使用四层 PCB 来实现系统要求；在一些更加复杂的设计中还可以采用更多层的设计（如：6 层板、8 层板）来满足设计要求。

对于两层板来说，由于板层数量少，已经不存在叠层的问题，EMC 的设计考虑主要从布局和布线来考虑。两层板一般适合低频设计应用。

5.1.1 四层板叠层设计



方案 1 中，主要元器件、关键信号、高速信号等优先布置在 TOP 层，以便与 GND 层形成更好的返回路径。一般情况方案 1 为优选方案。

方案 2 主要适用主要元器件、关键信号、高速信号等优先布置在 BOTTOM 层。一般情况不推荐使用。

四层板一般适合中低频应用，因为对于常见的 1.6mm(62mil)板厚，四层板的层间距会比较大，特别是电源层和地层间距较大时，不利于阻抗控制、层间耦合及屏蔽。

5.1.2 六层板叠层设计

六层板适合芯片密度较大，时钟频率较高的设计应用。

推荐层叠方式：



对于这种叠层方式，信号层与 GND 层相邻，电源层和 GND 层也相邻，每个信号层的阻抗都可以较好地控制，并且两个 GND 层对中间的信号层有良好的电磁屏蔽效果，一些敏感信号线可走中间的信号层。在电源层和 GND 完整的情况下能为每个信号提供较好的回流路径。

5.1.3 PCB 层设置的几点建议


- GND 层大面积整块铺铜，GND 层尽量不走任何走线
- GND 到 POWER 层不宜过厚，尽量降低 GND 和 POWER 层的平面阻抗
- 主电源平面与其对应的地平面尽可能扩大铺铜面积，利用两者之间的耦合电容，提高去耦效果
- 元件和走线的空白区域尽量铺接地铜，提高屏蔽效果
- 关键信号、高速信号与地层相邻，尽量不打过孔，且不要跨地分割区

对于单一电源供电的 PCB，一个电源平面就够了；对于多种电源，可考虑分割电源层的方式。

PCB 的电源层、地层、信号层的相对位置以及电源、地平面的分割对产品的 EMC 性能指标起着至关重要的作用。

高速信号主要通过 PCB 的层进行返回，信号的返回路径几种情况：



信号与返回路径平面相邻。当频率增加时，返回路径上的电流会自动选择阻抗最低的路径。此时保证返回平面的完整性非常重要。所以 GND 层一般大面积整块铺铜，GND 层基本不出现任何走线。



信号与返回路径平面不相邻。电流的分布总是趋向于减少回路阻抗，此时信号会在中间的第 2 层产生感应涡流，信号的返回路径需经过中间的第 2 层。信号受到的总阻抗为：

$$Z_{\text{drive}} = Z_{1-2} + Z_{2-3}$$

Z_{2-3} 为平面 2 和平面 3 之间的阻抗，一般情况下平面 2 和平面 3 即为电源平面和地平线。



假设 $h \ll w$ ，两个长而宽的平面间的特性阻抗可近似为：

$$Z_0 = 377 \sqrt{\epsilon_r} \frac{h}{w} \Omega$$

其中：

- h 表示平面间的介质厚度
- w 表示平面的宽度
- ϵ_r 表示平面间材料的相对介电常数

例如：对于 FR-4，平面宽度为 2in，介质厚度为 10mil，则两平面间的特征阻抗约为 3.8Ω 。

5.1.4 PCB 板材的选取

选择 PCB 板材必须满足设计需求和可量产性以及成本之间取得平衡点，设计需求中包含电气和机构这些方面。通常在设计高速 PCB（GHz 以上）时材质问题会变得非常重要。例如，目前常用的 FR-4（阻燃型覆铜箔环氧玻璃纤维板），在几个 GHz 的频率时的介质损耗会对信号衰减有很大影响。

材质的相对介电常数 ϵ_r 是一个非常重要参数，FR-4 的相对介电常数为 4.0-4.7 之间。FR-4 相对介电常数会随着温度而变化，在 0-70℃ 温度范围内，其最大变化范围可以达到 20%，同时 FR-4 相对介电常数会随着信号频率而变化，如 $\epsilon_r = 4.7(1\text{KHz})$ ， $\epsilon_r = 4.5(1\text{MHz})$ ， $\epsilon_r = 4.35(16\text{MHz})$ 。

常用互联线介质的介电常数和损耗因子：

材料	ϵ	$\tan(\delta)$	相对成本
FR-4玻璃纤维板	4.0~4.7	0.02	1
DirClad材料 (IBM)	4.1	0.011	1.2
GETek材料	3.6~4.2	0.013	1.4
双马来酰亚胺三嗪	4.1	0.013	1.5
聚酰亚胺玻璃	4.3	0.014	2.5
氰酸酯	3.8	0.009	3.5
NelcoN6000SI材料	3.36	0.003	3.5
RogersRF35材料	3.5	0.0018	5


5.2 PCB 总体布局与接地

PCB 上模块的划分和关键器件的布局在 PCB 的 EMC 设计中有至关重要的作用。PCB 上的器件可以根据不同的标准来划分，如按照功能、工作频率、信号类型等。

1. 按照功能划分。各电路按照实现功能的不同如电源电路、放大电路、驱动电路、采样电路、通讯接口电路等。
2. 按照频率划分。按照信号的工作频率和速度对电路模块进行划分，如高频电路、中频电路和低频电路。
3. 按照信号类型划分。电路模块按照数字电路和模拟电路进行划分。为了降低数字电路对模拟电路的干扰，在 PCB 布局时要给他们定义不同的区域，在空间上进行必要的隔离减小相互之间的耦合。对于 A/D 和 D/A 转换电路应该布放在数字电路和模拟电路交界的位置。


PCB 布局是一个综合布局的过程，PCB 布局的一个重要原则，是应该按照信号流向关系，保证整个 PCB 布局的合理，使整体布线路径短，各个模块互不交错的效果，减少各模块之间互相干扰。其次考虑电路板的整齐美观。

PCB 布局方式举例：



在上面的 PCB 布局举例中，PCB 被划分为电源电路、功率电路、数字电路、模拟电路 4 个部分，对应的地有 GND、PGND、AGND。数字地 GND 与模拟地 AGND 分开布置，以避免干扰，最后通过 0 欧姆电阻等方式连接。

功率电路的地 PGND 在有些系统中是与数字控制 GND 不等电位的，此时两者需要隔开；在有些系统中 PGND 和 GND 是等电位的，此时虽然电位相等，也不能用一整块铜直接连接。PGND 因为有大电流，会在地回路上造成一定压降和噪声，所以连接点一般选择功率电路 PGND 电位相对稳定点，避免连接有大电流变动的位置，一般可选择大电容 GND 点连接。可通过一小段铺铜等方式将 PGND 和 GND 连接。




【系统的接地】

在电子系统中，“地”有两种含义：一种是信号的电位基准（信号地），一种是大地（安全地）。系统接地的意思就是把各个电路的信号的电位基准与大地相连，使两者等电位。

系统接地的好处：

- 为信号提供一个稳定的参考地；
- 提供人员触电防护保护；
- 提供静电泄放通道；
- 屏蔽作用。

几种接地方法：



单点接地适合频率较低的电路。因单点接地时接地线较长，当接地线的长度接近电路信号波长的 $1/4$ 时，接地线就会成为一根天线，不能起到接地作用。


多点接地可使得接地线都较短，适合高频应用场合。

接地的经验法则：

- 低频电路 ($<1\text{MHz}$)，建议采用单点接地；
- 高频电路 ($>10\text{MHz}$)，建议采用多点接地；
- 中间频率 ($1\text{MHz} < f < 10\text{MHz}$)，如果最长接地线长度小于 $\lambda/20$ ，则采用单点接地更好，否则采用多点接地；
- 高低频混合电路，采用混合接地。

5.3 电源部分 PCB 设计


很多情况下，影响 EMC 性能和导致信号畸变的主要原因是电源系统的问题，例如地反弹噪声太大、去耦电容设计不合理、回路影响很严重、地层设计不合理等。



5.3.1 回路设计


电源与地的回路设计原则就是环路面积最小原则。在 PCB layout 过程中应尽量保证 MCU 下方接地平面的完整性，这样电源回路便自动走阻抗最近的返回路径。

在两层板的设计中很多时候不太容易去大面积铺铜，但也要时刻注意保持电源与地的环路面积最小，一些参考设计如下：




在四层板或更多层板的设计中，GND 的铺铜完整性一般可以保证；电源 VDD 尽量也要大面积铺铜，如果条件不太允许，可设计为岛屿式铺铜加引线连接的方式。

VDD 岛屿式铺铜加引线连接的方式举例：



在 GND 整块铺铜中应避免走线，尤其是较长的走线，这样会大大破坏 GND 铺铜完整性。一般来讲 GND 层不可避免地需要打过孔，但要避免打密集的一排过孔。




5.3.2 电容去耦

为 MCU 添加的退耦和旁路电容器的效果在很大程度上取决于连接位置和顺序，如下图所示。PCB 布局中 MCU 电源引脚（VDD 和 VSS）的准则如下：

- 将电源引出的电源和接地走线依次连接到退耦电容器、旁路电容器以及 MCU 的 VDD 和 VSS 引脚。
- 并行排布电源和接地走线，以最小化环路面积。


- 将旁路电容器排布在尽量靠近每个 VDD-VSS 对的位置。
- 大电容布置在稍远位置，小电容布置在距离 MCU 近的位置。



电容和 MCU 布置在同层和不同层时的过孔推荐方式：



下面的图是去耦电容通过过孔与地进行连通的方法比较，从最左侧的效果最差依次编号，直到最右侧效果最佳，当然具体采用那种方式还要取决于其它一些因素，综合考虑后做一个折衷。



In general, choose capacitor sizes : 0402 > 0612 > 0603 > 0805 > 1206

电容寄生参数经验法则：


- 一般 0603、0402 封装电容的自身寄生电感值约为 1.6nH；
- 导线的局部自感约 25nH/in 或 1nH/mm，从电容到过孔约 50mil 的表面走线，其局部自感约 1.2nH；
- 厚度为 64mil(1.6mm)的 PCB 上一个通孔，其局部自感约 1.6nH。

电源层和 GND 层的层间电容：

$$C = \frac{\epsilon_0 \epsilon_r A}{d} = \frac{\epsilon A}{d} = 8.85 \frac{A \epsilon_r}{d} \text{ (pF)}$$

d = 层间分开的距离 (m) ϵ_r = 板间媒质相对介电常数
 ϵ = 电容器层间介质的介电常数 (F/m) A = 平行板的面积 (m²)
 ϵ_0 = 自由空间介电常数

理想去耦电容器




层间电容没有寄生电感和寄生电阻，可以看做为理想电容。层间电容其实很小，在 FR-4，介质厚度为 10mil 的 PCB 上，一个 4 平方英寸的电源和地层间电容约为 0.4nF，层间电容主要作用可以为高频信号提供低电感路径，可以看做去耦电容高频段的补充。

5.4 信号及布线

5.4.1 高速信号和敏感信号的 PCB 设计

低速信号和高速信号在 PCB 板上返回路径的不同：



信号在 PCB 中会自动寻找阻抗最小的路径返回，除此之外，高速信号与低速信号还有很多特性上的区别。在 PCB 的布线中，往往需要对高速信号特别对待。

高速信号和低速信号一般可以 1MHz 为分界来划分。

在 MCU 系统电路中，需要注意的高速信号有：

- 时钟电路
- SWD 电路
- SPI 总线
- I2C 总线
- CAN 总线
- Ethernet 总线
- 存储器的数据总线、地址总线


除了以信号频率来划分之外，一些需要快速上升和沿下降变化的信号也可认为是高速信号，如：

- PWM 驱动电路

在 PCB 设计中除了高速信号之外，一些敏感信号也要特别注意，如：

- 复位电路
- 关键故障信号
- 关键保护使能信号
- 关键采样信号


下图中，电机控制器电流采样为弱电压信号，很容易受到周围大 di/dt ，大 dv/dt 电路干扰。采样信号需从采样电阻内侧的不通过大电流的部位引出，同时电流采样引线可采用差分信号的走线方式，需要注意把包围的环路面积控制的最小，避免采样信号受到干扰。



当信号沿网络传播时，它不断感受到互联线引起的瞬态阻抗变化。如果信号感受到的阻抗保持不变，则信号就保持不失真。然而，一旦阻抗发生变化，信号就会在变化处发生反射，并在通过互联线的剩余部分时发生失真。使信号所感受到的阻抗发生改变的情况有以下几种：

- 线宽变化
- 层转换
- 返回路径平面上的间隙
- 接插件
- 分支线、T 型线或桩线
- 末端网络

PCB 上的均匀传输线：



微带线（Microstrip）的阻抗近似计算：

$$\frac{Z}{\Omega} = \frac{87}{\sqrt{\epsilon_{rel} + 1.41}} \left[\ln \left(\frac{5.98H}{0.8W + T} \right) \right]$$

带状线（Stripline）的阻抗近似计算：


$$\frac{Z}{\Omega} = \frac{60}{\sqrt{\epsilon_{rel}}} \left[\ln \left(\frac{4H}{0.67\pi(T + 0.8W)} \right) \right]$$

【高速信号和敏感信号的 PCB 布线规则及注意事项】

- PCB 走线应避免采用直角走线，直角走线会使传输线的线宽发生变化，造成阻抗的不连续，可以采用 45°或圆弧方式进行 PCB 走线；
- 尽量少用过孔，过孔处由于特性阻抗的变化而产生的反射，过孔也增加了跟踪长度。而在走差分信号时，可在两根走线中同时使用 Vias 过孔或补偿另一根走线中的延时；
- 敏感信号要避开高速信号，在情况允许的前提下，考虑内层布线；
- 高速信号走线要尽量短，同时要避免高速信号沿板边沿走线；
- 高速信号与高速信号之间、高速信号与敏感信号之间减少串扰的方法：
 - 增大信号路径之间的距离；
 - 尽量避免平行走线，可将它们走成彼此垂直（90°）的方式；
 - 当返回平面是宽平面时，串扰最低，优先选地平面为返回平面；
 - 在两个信号线之间增加屏蔽地线可大大降低串扰。

【晶振电路 PCB 设计】


- 晶体和负载电容需要尽可能近地靠近 MCU 的引脚，以减小输出失真和启动稳定时间；
- 晶体正下方的层上不得有任何种类的信号布线；
- 合理选用偏置电阻和负载电容，涉及到 EMC 易感性的系统中，应该选用可以使振荡器输入引脚上信号的振幅比较大的那种振荡器配置，但带来后果可能是功耗会比较大；
- 晶体及其负载元件周围应放置一个防护环，防止安装层上的相邻信号发生串扰。此防护环可以从晶体引脚相邻的 VSS 引脚起始。




5.4.2 混合信号 PCB 分区设计

在 MCU 的设计应用中经常会遇到数字信号和模拟信号的混合信号设计，数字信号和模拟信号间的相互干扰也常常困扰着设计者。

在采用数字地 GND 与模拟地 AGND 分开布置、单点连接的布置方式中，不能跨越分割区布线，否则会引起较严重的 EMC 问题。下图中信号回路会形成很大的一个环路，流经大环路的高频电流会产生较大辐射问题；如果流过大环路的是低电平模拟信号，该信号很容易受到外部干扰。




如果必须对地进行分割，这时可以通过两个地之间的连接桥布线，使得形成的环路面积最小。



在采用光隔离器件以及变压器的应用中，因为信号通过光以及磁场来传播，则不需要地连接点作为回路。此外采用差分信号也是一种可行的办法。

在混合信号的 PCB 分区设计实际应用中，一般倾向于统一地，同时将 PCB 分为数字部分和模拟部分。数字信号在数字电路区布线，模拟信号在模拟电路区布线。这样的话，数字信号返回电流将限制在数字电路区，不会干扰模拟信号。



在混合信号 PCB 板上通常有独立的数字电源和模拟电源，这时也需要对电源平面进行分割，数字电源平面限定在数字电路区，模拟电源平面限定在模拟电路区。

5.4.3 差分信号的设计


差分信号传输与单端信号传输相比有很多优点：

- 输出驱动 di/dt 降低，减少轨道塌陷；
- 接收端差分放大器有着更高的增益，使得差分信号对衰减不敏感；
- 差分信号具有更好的抗干扰能力。


【差分阻抗的计算】

如果不考虑差分线之间的耦合，则差分阻抗为单端信号线阻抗的 2 倍。

$$Z_{diff}=2*Z_0$$



$$Z_{equivalent} = Z_0 + Z_0$$




对于 FR-4 材料的边缘耦合微带线，差分阻抗近似为：


$$Z_{diff}=2 \times Z_0 \times [1-0.48\exp(-0.96\frac{s}{h})]$$

对于 FR-4 材料的边缘耦合带状线，差分阻抗近似为：

$$Z_{diff}=2 \times Z_0 \times [1-0.37\exp(-2.9\frac{s}{b})]$$




【差分对的返回电流】




在 PCB 的中，当信号线和返回平面耦合较高时，即使耦合程度较高的差分线，返回平面的电流也只会较小部分重叠，所以返回电流的分布对差分阻抗有很大的影响，返回路径的破坏将影响差分阻抗。

当返回导体距离信号线足够远时，那么差分信号的返回电流分布相互重叠，相互抵消。此时返回路径导体的存在对差分阻抗产生不了任何影响，如双绞线电缆。




【差分信号的阻抗】


差分信号的差分阻抗是差分线奇模阻抗的 2 倍。



而差分信号的共模阻抗为差分线偶模阻抗的 1/2。



下图为，传输线为边缘耦合微带线，线材 FR-4，线宽 5mil，无耦合下特性阻抗为 50 Ω。该传输线四种阻抗与间距的关系。



【差分信号的端接】

当差分信号到达开路终端后，将会发生发射，此反射信号会引起超额的噪声问题。信号反射分为差模信号的反射和共模信号的反射。

下图中只端接差模信号，不端接共模信号。




此时只消除了差模反射，共模反射依然存在，共模噪声也会存在。

尽管存在共模噪声，但是典型的差分接收器具有很高的共模噪声抑制能力，可能不会对差分系统接收带来问题。

可是如果系统中存在对共模信号比较敏感的器件，那么控制共模信号的质量就比较重要。同时共模信号往往会产生 EMI 问题，那么好的端接共模信号能减少共模信号的反射震荡，从而改善 EMI 性能。

差分信号的几种端接方式：

π 型端接：



π 型端接时，差分信号受到的阻抗为两个电阻 R_2 串联后再和 R_1 并联：

杰发科技机密文件

© 2013 - 2020 杰发科技有限公司

61 / 68

本文档包含信息归杰发科技所有，未经许可，严禁转载或披露

$$Z_{\text{diff}} = \frac{R_1 \times 2R_2}{R_1 + 2R_2} = 2Z_{\text{odd}}$$

共模信号受到的阻抗为两个 R_2 并联：


$$Z_{\text{comm}} = \frac{R_2}{2} = Z_{\text{even}}/2$$

这样的话端接处阻抗满足 $Z_{\text{diff}} = 2Z_{\text{odd}}$ ， $Z_{\text{comm}} = Z_{\text{even}}/2$ ，差分信号实现了很好的端接。


其实对一般差分线来说奇模阻抗 Z_{odd} ，偶模阻抗 Z_{even} ，特征阻抗 Z_0 三者基本相等，可近似认为：

$$Z_{\text{odd}} = Z_{\text{even}} = Z_0$$

T 型端接：




有隔直电容的 T 型端接：



【差分信号向共模信号的转化】

当差分信号出现错位时和不对称时，即使差分信号和共模信号很好地实现了端接，也照样产生共模信号。



两个差分驱动器跳变错位以及两条差分线时延不一致都会导致差分信号出现错位。

对信号线长度偏差匹配要求如下：

$$\Delta L = 0.2 \times RT \times v$$


- ΔL 表示为使错位保持在上升时间的 20%以内要求的最大线长偏差
- RT 表示信号的上升时间
- V 表示信号的传播速度

在 FR-4 材质中，信号传播速度约为 6in/ns，假如信号上升时间为 1ns，则 $\Delta L \approx 1\text{in}$ ；

假如信号上升时间为 100ps，则 $\Delta L \approx 100\text{mil}$ 。

此外两条差分线的负载电容要保持一致，避免时延出现偏差，比如两条差分线过孔数量要一致等。

【共模信号与 EMI】



伸出机壳的双绞线可近似为单极天线，如果不加抑制会产生严重的 EMI 问题。通过在双绞线上传铁氧体磁环可抑制共模信号。

此外使用屏蔽双绞线可为共模电流提供返回路径，使得共模电流只在屏蔽层内流动，不会向外辐射。

5.5 PCB ESD 设计


静电是一种客观存在的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。人体自身的动作或与其他物体的接触，分离，摩擦或感应等因素，可以产生几千伏甚至上万伏的静电。

在产品使用和维护过程中人体可触摸到产品对外连接的部分，除此之外一些与外壳靠近的电路部分也会因为空气接触而造成 ESD 冲击。

常见的 ESD 测试点：

放电位置	放电模型参数	放电模式	电压等级
所有引脚	150pF/330Ω	接触	+/-2kV
			+/-4kV
			+/-6kV
表面（塑料）	150pF/330Ω	空气	+/-4kV
			+/-8kV
			+/-15kV
表面（金属）	150pF/330Ω	接触	+/-4kV
			+/-8kV
		空气	+/-15kV


MCU 所有的引脚都带有防止静电放电(ESD)的保护二极管，以让 MCU 免受 ESD 浪涌冲击。但是 MCU 内部自带的 TVS 往往不足以直接抵抗外界静电的冲击。在很多 ESD 的测试要求中对最高静电电压达到了 15KV。而 MCU 体内 TVS 一般能直接承受 4KV 左右的静电放电电压。这就需要在 PCB 板上增加系统级 ESD 防护。



TVS 可以将电压钳位；


电容起到泄放电流的作用，必要时可并联电容；

在一些应用中还可以在 IC 和 TVS 之间增加电阻或磁珠来进一步限制流入 IC 的电流。




为了避免设备遭受 ESD 的冲击损害以及顺利通过 ESD 测试，最好的办法就是让静电放电能量从良好的接地路径放走，从而使设备内部的任何电路、器件不受静电能量的直接干扰。

在 PCB 的设计中要保证静电泄放地回路具备较低阻抗，最好地平面大面积铺铜，在容易受到 ESD 冲击的端口附近就近增加接地点。



较大的地泄放通道的阻抗（包括导通电阻和寄生电感）会造成较大的压降，影响对电路上的器件正常工作。当压降较大时，器件将无法正常工作。

压降值： $U = i \cdot R + L \cdot di/dt$



MCU 低电压检测 LVD 下降沿阈值：

符号	C	说明	最小值	典型值	最大值	单位
VPOR	D	POR 重置电压 ¹	1.6	1.8	2	V
VLVDL	C	下降沿低压检测阈值—低量程(LVDV=0)	2.5	2.55	2.6	V
VLVDH	C	下降沿低压检测阈值—高量程(LVDV=1) ²	4.1	4.2	4.3	V

如果压降超过 0.7，则可能导致 MCU 的异常复位。

6 EMC 案例分析


6.1 RESET 信号干扰

【EMC 案例现象】


某用户的汽车一键启动系统（PEPS）在装车测试中，发现按下后背箱开锁按键或通过遥控器进行后背箱开锁动作会出现概率性的 MCU 复位现象，该汽车一键启动系统（PEPS）单板使用的 MCU 是 AC7811。

【EMC 案例分析】

对用户原理图及 PCB 实物进行了分析，如下图，发现 MCU 复位电路的走线拉的比较长，复位线的走线且刚好与开锁继电器输出（12V）挨的比較近，同时复位电路的 RC 滤波布置距离 MCU 引脚太远，没有起到应有的滤波效果，所以初步怀疑是继电器输出干扰到 MCU 的复位信号所致。




用户复位电路原理图示意如下图：



【EMC 案例整改】

经过对用户 PCB 飞线方式对 MCU 复位走线进行优化，同时将复位 RC 滤波放置在靠近 MCU 复位引脚的地方。优化后的单板实车反复测试后复位现象没有再出现。



【EMC 案例总结】

MCU 的外部复位引脚为 MCU 专用引脚，用于复位整个 MCU 功能和重启，该引脚对干扰信号非常敏感。

由于该引脚是低电平有效，建议在外部原理图设计中添加上拉电阻以及滤波电容以防止噪声，上拉电阻以及滤波电容在 PCB 上需靠近 RESET_B 引脚。同时复位信号走线要远离大电流信号、高速信号、大 di/dt 变化、大 dv/dt 变化的信号。