# **组成原理课程第 七 次实验报告**

# **实验名称：五级流水线CPU实验**

学号： 2312141 姓名： 张德民 班次： 李涛老师

## 实验目的

1. 在多周期 CPU 实验完成的提前下，深入理解 CPU 流水线的概念。

2. 熟悉并掌握流水线 CPU 的原理和设计。

3. 最终检验运用 verilog 语言进行电路设计的能力。

4. 通过亲自设计实现静态 5 级流水线 CPU，加深对计算机组成原理和体系结构理

论知识的理解。

1. 培养对 CPU 设计的兴趣，加深对 CPU 现有架构的理解和深思。
2. 自行添加流水线指令。

## 实验内容说明


1、分析现有的五级流水线CPU存在的问题，包括类似多周期的bug（同样方法解决即可），指令相关问题，流水线冲突问题等等，通过追踪指令执行分析这些问题存在的原因和可行的解决方案（相关和冲突问题调研方案即可，不用尝试解决，若解决有2分的加分）

2、根据《CPU设计实战》这本书的第五章和第六章，补充基本算术指令一条、乘除指令一条、转移指令一条、访存指令两条（一读一写），并通过修改COE文件验证增加指令的正确性，可波形验证也可上实验箱进行验证。

3、增加的指令类型不同难度不同，如果某类指令未增加成功也没关系，把遇到的问题和尝试解决的流程、失败结果写在报告里即可。

4、同学们可以尝试制作一个简单的RISC-V指令集的CPU，简单单周期即可，在实验报告中整理总结实现思路和过程。（做此项可以不进行五级流水的指令扩展）

## 实验原理图



上图是一个流水线数据通路示意图。

## 实验步骤


### 分析原代码功能

本次任务需要我去修改源代码的bug，那么就必须了解本次实验各部分代码的功能。这里我主要分析在多周期实验中没有的代码模块的功能。


本次实验的多数模块和之前是一样的，包括寄存器，存储器，IF,ID,EX,MEM,WB等基本上是一样的，主要区别在于pipeline\_cpu文件，如下图，多了五个后缀是in的wire型数据，还有一个cancel数据。



并且设定了它们的赋值逻辑，即当本级无效（本级没有收到指令）或者本级完成运算并且下一级允许进入的时候，允许信号才为1，否则为0。



并且还加了一个cpu\_5\_valid信号,用来展示当前那些阶段是可用的。




那么这时候我基本就能明白这个五级流水线的实现逻辑了，它和之前的多周期基本上是一样的，区别就在于多了五个允许进入信号，来控制指令的允许，当前一个指令的某个阶段运行完以后，如果这个阶段允许进入，就可以允许下一个指令的该阶段。


### 分析修改原代码BUG

#### 2.1与多周期一样的cpu周期推迟的bug

这个问题老师在题目上说了，我这里先再去验证一下看看。




如上图，看WB\_pc,此时运行的是第二条指令(向2号寄存器写入的命令)，但是可以看见，在这个周期结束以后，2号寄存器并没有写入任何的值，而是在第三条指令运行完以后，才被写入，因此相同的问题仍然存在，我使用一样的办法去解决即可。



如上图，把primitives output register选项去除就好了。这个选项会导致时钟被延迟一个周期。

改完后重新仿真，可以看见，时钟延迟一个周期的问题就没有了。



#### 2.2指令相关问题


这一部分根据课本上说的，主要应该是数据依赖，不过具体是什么问题还需要去具体分析。我一步一步修改指令进行测试：

##### 数据冒险的问题：

第一:读后写的问题，即后边指令要读取一个寄存器的值，而这个寄存器的值还没有写入。




我用上边的24010001和24220001来测试，其功能为addiu $1, $0,#1 addiu $2, $1,#1测试结果如下：



首先，可以看见cpu\_5\_valid里，当第一条指令运行到ID（译码与取值）阶段的时候，第二条指令开始了IF（取指令），但是可以看见，当第一条指令开始EX阶段，第二条也没有开始第二步，因为需要的$1还没有写入，当第一条指令结束exe阶段以后，第二条指令进入了第二阶段ID，然后就一直停在了第二阶段，直到第一步完成了写回操作以后，第二个指令才进行ex阶段。这样就保证避免了写后读的数据冲突问题。



我也去看了第二步的rs，rt以及立即数的值，可以看见，当第一条指令的wb结束后，寄存器1的值被写入，然后rs的值就变成了1，即正常读取到了需要的值，避免了相关问题。



在ID的代码里，我找到了两个新的值rs\_wait和rt\_wait,我通过分析明白了，这两个值的作用是实现只要当前执行的指令前边需要向内存或寄存器里写入新的值，并且这个写入到地址和我们要读取的地址是一样的，那么ID阶段就不会结束，那么新的指令就无法进入到ID阶段。直到已经写入后。

因此写后读的冲突问题，原代码已经通过插入空指令的操作解决了。

1. 写后读的问题，在流水线里一般不会出现，这个一般在乱序执行里出现。
2. 是写后写的问题，这个也是，在流水线里一般不会出现，这个一般在乱序执行里出现。


综上所述，目前的五级流水线没有发现数据依赖的指令相关问题。

#### 2.3流水线冲突的问题


流水线冲突根据课本上讲的，主要就是数据冒险，控制冒险，还有结构冒险。而数据冒险就是我刚刚分析的指令相关问题，因此这里主要去分析控制冒险和结构冒险的问题。

##### 控制冒险的问题：

控制冒险主要出现在跳转语句里，这俩我测试的是0721000E，bgez $25,#14，即比较$25的值是不是大于0，如果是则跳转，否则顺序执行。




如上图，此时的跳转语句刚好到第一步取指，而计算$25的指令才到第2阶段ID，



如上图，在$25写回前，可以看见跳转指令一直在ID阶段，即确定跳转指令的地址，而IF阶段一直可以进行，因此下一条指令就进行了顺序取值，看见，IF\_PC在48（跳转指令的pc值）之后是4c，即顺序读取了。但是当$25的值写入以后，可以看见然后下一个取值的PC就是目标的跳转地址84。

但是这样就产生了一个错误，那就是我并不想执行地址为4c的指令，但是cpu还是读取了它并且执行了，这个指令的功能是subu $5, $3,$4，即给$5赋值为d。如下图，可以看见，我们确实是实现了跳转的功能，但是却多往后执行了一条指令，导致$5被赋值为d。



综上所述，我们的cpu五级流水线是存在数据依赖的相关问题的，这个问题体现在当我们在运行一个跳转指令的时候，cpu会顺序读取下一条指令，但是当我们的跳转语句的结果出来以后，即要跳转的指令地址已经确定，但是这个被顺序读取的指令仍然会被执行。

##### 结构冒险的问题：

控制冒险主要是因为硬件资源不足的问题，例如取指和内存访问共享总线/端口，不能同时进行。但是本次的流水线中取指是随时进行的，而内存访问可以正常进行，因此暂时没有发现有结构冒险的问题。

#### 2.4关于修复思路

根据上边的分析测试，我找到了一个控制冒险的问题，但是我又查阅了一些资料，发现这个严格上来说不能算是一个错误，这种策略叫做延迟槽，是指在一些早期的流水线CPU架构中，尤其是RISC架构（如MIPS）中，为了解决分支指令（如跳转、函数调用）造成的流水线中断问题，在分支指令之后安排的一条指令，该指令在逻辑上仍然在分支前执行。也就是说，即使遇到跳转，延迟槽中的指令也会被执行，从而减少流水线空转带来的性能损失。

但是在我的角度来看，这样做可能是有一些风险的，比如多执行的指令如果影响了原程序的某些值，进而导致整个程序出错，因此有必要采取一些策略去避免这个错误。

解决延迟槽问题的常用方法是由编译器在延迟槽中填入一条对程序逻辑无影响、但能有效利用CPU资源的指令，如将原本应在分支前执行的有用指令移入延迟槽；若没有合适指令可填，则插入一条空操作（NOP）指令以保持程序正确性。同时，现代CPU架构则通过引入分支预测、乱序执行等机制来避免使用延迟槽，从根本上解决因分支带来的流水线中断问题。

在现代CPU中，为避免编程和编译上的复杂性，很多架构（如x86、ARM的后期版本）取消了延迟槽机制，转而使用分支预测、流水线回退和乱序执行技术。例如，如果预测一个分支将被执行，CPU会预先加载对应路径上的指令，只有在预测错误时才进行回退处理。这使得程序不再需要显式管理延迟槽，程序更简洁、性能也更高。


### 增加新指令

根据要求，补充基本算术指令一条、乘除指令一条、转移指令一条、访存指令两条（一读一写）。

#### 3.1基本算术指令

根据《cpu设计实战》这本书，我选择添加原cpu没有的基本算术指令ADD，即有符号加法，这主要是因为原代码已经比较全面了，可供选择的指令确实不多。不过原代码只实现了ADDU，即无符号加法，因此我选择加入一个有符号加法。

首先，在实现指令列表里加入ADD。




然后为有符号加法分配一个功能码：101001



然后设定alu的运算，即加法：



然后确定写入的地址，rd寄存器：



到这里这个基本运算指令有符号加法就完成了。

#### 3.2乘法与除法指令


首先我优化了原代码的乘法模块，将其由原来的一位乘法改为了两位乘法，优化了运行速度。

其次我增加了一个除法指令。


##### 乘法优化

首先可以看见在原来的代码里是有乘法的部分的，但是我尝试运行了一下，发现是可以跑通的，但是存在一个问题是运算消耗的周期数太多了，效率很低。我这里主要是进行了一个效率优化。


首先我根据代码可以知道，最后乘法的结果是在WB阶段写入到了HI,Lo两个32位的寄存器里:



然后看我运行的指令：前三条的功能是令$1=1,$2=2,$3=3,最重要的是第四条，其作用是计算$2\*$3。



然后开始仿真测试：




如图可以看见，000fff00即对应乘法运算在exe阶段，并且很明显可以看出来这个运算消耗的周期数要远远大于其他的周期数，一共用了7个时钟周期。

接下来我去进行优化：






首先把原来的一次移动一位改为一次移动两位。



然后修改部分积的运算逻辑，因为原先一位的话，只有0，1两种可能，而改为移动两位，就变成了00，01，10，11四种可能，需要修改计算逻辑。



修改以后的仿真图如上，可以看见，原来的exe阶段使用了7个时钟周期，而修改以后使用了5个时钟周期，运行效率确实提高了。


##### 除法指令

接下来我添加一个除法指令：





首先增加指令，并分配功能码。











然后多传一共division信号到exe阶段。注意对齐总线的宽度。






然后在exe阶段接收这个division信号。




用product1和product2来区分乘法除法的结果。



最后设定一个div\_begin信号并实例化一个除法器模块就可以了。

最后是我的除法模块的具体实现：

 其本质上就是进行了多次减法操作，这样可能会导致运行效率比较低，尤其是被除数远远大于除数的时候，不过考虑到这个添加比较复杂，为了避免出现更多问题，就先选择了这个比较直接的算法。

这时候就可以进行除法操作了，具体示例在第五节实验结果分析里。


#### 3.3转移指令

我添加的转移指令是BLTZAL(小于零则跳转并链接（保存返回地址到地址为31的寄存器）。下边介绍修改的过程：





首先第一步还是定义指令以及分配操作码。




然后在分支跳转指令里加入inst\_BLTZAL,但需要注意的是，BLTZAL不仅仅是分支跳转，它还有链接的功能。




如上图，规定inst\_BLTZAL进行加法运算，目的是求原地址，因此后边我还需要去修改一下alu的操作数1和操作数2的赋值逻辑。



如上图，规定把返回地址写入31号寄存器。



如上图，确定分支跳转的条件，inst\_BLTZAL跳转的条件是如果rs寄存器的值小于0则跳转。



最后是确定操作数1和操作数2的值，如上图，操作数1的值是跳转后的地址，那么我设定操作数2的值就是偏移量的相反数，这样相加就能得到原地址了。

综上就实现了BLTZAL的功能，具体测试示例在第五节。

#### 3.4访存指令1：访问

这一部分我选择添加的访问指令是LHU，即加载一个半字（16位），并且高16为用0填充。具体添加操作如下：

首先还是定义指令以及分配操作码：






接下来在inst\_load里加入inst\_LHU这一条指令。这是用来确定进行访问操作。



然后在传给mem的信号里加上一个lh\_sign:




注意，这里需要修改mem\_control的宽度，还有ID到exe的数据总线以及exe到mem的数据总线的宽度，这里需要修改的地方还是蛮多的，需要小心检查：








最后在mem阶段接收这个信号：



最后，要修改mem\_result的赋值逻辑：



如上图，如果是lh指令，那么就只取后16位，前边的16位扩展位由0填充。

综上，一个取半字的访问无符号填充指令就实现了。具体的测试结果在第五节呈现。

#### 3.5访存指令2：写入

这一部分我选择添加的写入指令是SH，即写入一个半字（16位）。具体添加操作如下：

首先第一步还是定义指令以及分配操作码：







然后接下来在inst\_store里加入inst\_SH这一条指令。这是用来确定进行写入操作。




然后在传给mem的信号里加上一个sh\_op,注意，这里需要修改mem\_control的宽度，还有ID到exe的数据总线以及exe到mem的数据总线的宽度，这里需要修改的地方也很多，和之前的读取是一样的，需要小心检查:






然后在mem阶段接收接收这个信号：



最后是设置写使能信号，当sh\_op为1的时候，设置写使能信号为0011，意为只写入后16个比特的数据：




综上，一个写入半字的写入指令就实现了。具体的测试结果在第五节呈现。

## 实验结果分析


这一部分主要展示我补充的基本算术指令一条、乘除指令一条、转移指令一条、访存指令两条（一读一写）。

### 基本算术指令

这一部分我介绍我添加的有符号加法，首先是coe文件，其实现在功能是将寄存器1和寄存器2的值相加，存到寄存器3里：



如下图，可以看见，寄存器1的值是1，寄存器2的值是10，那么相加应该是11。可以看见，当加法的wb阶段运行完以后，3号寄存器的值变成了11，和预测的值一样，因此加法的功能正确实现了。




### 除法指令

这一部分我还优化了一下乘法指令，不过实验结果已经体现在第四节了，即运算周期数的减少，就不多介绍了，主要介绍除法指令。



我的指令码是00620019，其功能是将$3寄存器的值除以$2寄存器的值，最后的余数存在hi寄存器，商存在lo寄存器。



如上图，可以看见我的$3寄存器的值是3，$2寄存器的值是2，即计算3除以2。如上图，很明显可以看见，当除法指令的wb阶段结束以后，lo寄存器的值变成了1，即商是1，hi寄存器的值是1，即余数是1.很明显3除以2，商1余1，答案正确。

当然这个可能有点太简单，所以我又测试了一个比较复杂的：




如上图,$3是117h，即279，$2是f8h，即248，除法结果应该是商1余31。而图中lo寄存器的值是1，即商1，正确，hi寄存器的值是1f，即余31，正确。

综上所述，除法指令的功能正常。

### 转移指令


我添加的转移指令是BLTZAL,即小于零则跳转并链接（保存返回地址到地址为31的寄存器）。

我的coe测试文件如下：



重点是第一条和第四条指令，第一条指令的作用是将1号寄存器赋值为-1,第四条指令的作用是比较1号寄存器的值，如果小与0，那么跳转到据当前指令地址为6的指令，我的跳转指令的PC值是40H，那么如何跳转，应该跳转到5cH。

如下图：



首先看IF\_PC,可以看见我的跳转指令40H之后是44H，这个是延迟槽的问题，而44H之后，就变成了5cH，即我们的跳转目的地址。因此跳转功能成功实现。

并且可以看见，我的inst\_BLTZAL信号在跳转指令进行ID阶段的时候，一直是1，因此可以确定运行的就是BLTZAL指令。


最后是链接功能，看图最下边的31号寄存器的值，很显然，当这个跳转指令执行完WB阶段以后，31号寄存器的值变成了40H，这刚好是我们的跳转指令的PC地址，执行成功。

综上所述，转移指令BLTZAL,即小于零则跳转并链接（保存返回地址到地址为31的寄存器）的功能成功实现。


### 访存指令

#### 读半字无符号扩展LHU


首先是我的coe文件，我这次测试使用的是原始的coe文件，并进行了一点修改，因为自己添加数据取读取与存储不太方便，如下图的34行，这个是我添加的读半字无符号扩展指令，前六位是100101，刚好是我分配的inst\_LH的编码，这一条指令的作用是读取地址为#28($0)的存储器的值，并将其保存在10号寄存器里：



如下图的仿照图，当这个读半字指令在译码阶段时，可以看见，inst\_LHU信号是1，说明进行的就是读半字指令，没有问题：



如下图：




dm\_rdata信号展示的是读取的存储器的值，即ffffffff，不过这并不是我要取的值，我只需要后16位，可以看见，当这个读半字的wb阶段结束以后，[10]，即10号寄存器的值变成了0000ffff，正好是我要读取的后16位，而前16位用0填充。答案正确。


综上所述，添加的读半字无符号填充指令正常工作。

#### 写入半字指令SH


首先是我的coe文件，还是使用的是原始的coe文件，并进行了一点修改，如下图的32行，这个是我修改的写入指令，前六位是101101，刚好是我分配的inst\_SH编码101101，这一条指令的作用是将10号寄存器里的值写入到地址为#28($0)的存储器，而第34行的指令会读取（完全读取，不是读半字）这个地址的值，我会结合这两个指令来验证我的指令的正确性：



如下图，可以看见dm\_wdata,即要写入的值是ffffffff，而写使能信号是0011，即只写入后16位的值。到这里所有信号都是正确的没有问题，但是具体写入的是不是，还有往后看。



如下图，是LW指令，读取了相应地址的值，可以看见，dm\_rdata，即从存储器里读取到的值就是0000ffff,并且在wb阶段以后，写入到10号寄存器里的值也确实是0000ffff，这就说明了原先存储地址里存的值就是0000ffff，即ffffffff的后16位，答案是正确的：



综上所述，添加的写入半字指令正常工作。

## 总结感想

通过本次实验，我深入理解了CPU流水线结构的工作机制及其存在的典型问题，并且掌握了如何通过设计测试程序发现和分析这些问题，如数据相关、结构冒险和控制冒险等。在调试过程中，我不仅理解了这些问题的成因，还学会了如何通过添加冒险检测逻辑、观察波形等方式定位错误。同时，在扩展指令集功能时，我尝试插入新的算术、访存和跳转类指令，并成功实现了它们的基本功能，这一过程让我更加熟悉Verilog的编写与调试，也加深了我对指令译码、控制信号生成和流水线阶段协作的理解。整个实验让我体会到了软硬件协同设计的重要性，也为今后深入学习CPU架构与数字系统设计打下了坚实的基础。