# **组成原理课程第 六 次实验报告**

# **实验名称：**多周期CPU实验

学号： 2312141 姓名： 张德民 班次： 李涛老师

## 实验目的

在单周期 CPU 实验完成的提前下，理解多周期的概念。

熟悉并掌握多周期 CPU 的原理和设计。

进一步提升运用 verilog 语言进行电路设计的能力。

为后续实现流水线 cpu 的课程设计打下基础。

## 实验内容说明

请根据实验指导手册完成多周期CPU实验，并撰写实验总结，要求：

1、多周期CPU实验使用同步IP核构造data\_ram和inst\_rom，原始source\_code中的同名.v文件和ngc文件不要导入到项目。

2、多周期CPU运行的指令在inst\_rom中，这里面的指令须导入coe文件。


3、请把ALU实验中添加的三个运算，自行定义类似MIPS指令格式的指令，把对应的指令和功能增加到多周期CPU中，并自行在coe文件中添加指令，然后进行运行验证（仿真波形验证或实验箱验证即可）。

4、实验报告中可以不放原理图，关于验证结果的图片（仿真图片或实验箱图片）需要仔细介绍图中的信息和对指令验证的情况。

## 实验步骤


### 修改原代码BUG

在加入老师要求的三个功能之前，我首先需要把原先的代码跑通，我选择和单周期一样的指令，在我配置好环境和代码之后，我先进行了仿真实验，结果发现，代码一到关于跳转的部分就会出错。



如上图，PC=2cH的时候，是一个beq语句，结果应该跳转到34h，但是我看了pc和next\_pc的值，发现里边多出一段30h和一段3Xh，我又看了一下寄存器相关的值，发现了问题，例如当第二条指令运行完以后，它的结果没有即时写回，而是在第三条指令运行完以后才写回，后边的指令也是如此。

为了改正这个问题，我查了很多资料，最后问了老师，知道了解决的办法。如下图，把两个IP核设置里的primitives output register的小框取消就可以了。我查阅后得知，这个选项用于在IP核的输出端插入一个寄存器，以提高输出信号的时序性能。它会导致增加一个时钟周期的延迟（因为寄存器会导致输出延后一个周期），取消这个选项之后，仿真就正常了。




### 增加三种新运算

当仿真正常跑通以后，我就开始增加三条我自己的指令了。我增加的三条指令的功能是有符号数比较和无符号数比较的大于置位运算、还有按位与非三种运算。


我按照IF,ID,EX,MEM,WB的顺序依次去看哪里需要改。

首先是IF取址阶段，没有什么需要改动的。


然后是ID译码和取值阶段，这里需要改动的地方不少。




如上图，首先要在实现指令列表里加入我新加的三种运算：有符号数比较和无符号数比较的大于置位运算、还有按位与非运算。




然后编写这三种运算的判断逻辑，这三种运算都属于R型指令，功能码是我随机挑选的没有用过的。



然后还要确定这三个操作需要写回到rd寄存器里。




然后就是根据得到的指令判断码取确定alu要进行什么操作了，这里我新增加了三种相应的操作，后边会在alu里实现。




接下来这里要改一下alu\_control的赋值逻辑，原来使用16位的独热编码，我把压缩成4位的，支持16种操作。不过要注意的是需要把总线的宽度对齐，压缩为142位，节省了空间。



如下图，接下来在EXE模块里把ID\_EXE\_bus\_r和alu\_control的位宽都改一下。




然后在alu模块里完成对操作码的赋值。




然后与非运算直接用系统运算符实现。



大于比较置位的两个运算需要一些其他逻辑来实现。



然后在最后结果里加入新的三种运算的结果。



这样就改完了代码部分。

### 3.增加三条新的指令

首先加有符号大于置位的指令，op为000000，我设定操作数1是寄存器00010，操作数2是寄存器00001，目的寄存器是00101，sa是00000，funct码是110000。

合起来就是00000000010000010010100000110000，转为16进制就是00412830。其作用是比较寄存器2和1的值，如果2大于1的值，那么就令寄存器5为1，否则为0。

接着进行无符号大于置位的指令，op为000000，我设定操作数1是寄存器00011，操作数2是寄存器00101，目的寄存器是00110，sa是00000，funct码是110001。

合起来就是00000000011001010011000000110001，转为16进制就是00653031。其作用是比较寄存器2和1的值，如果2大于1的值，那么就令寄存器6为1，否则为0。

最后进行按位与非的指令，op为000000，我设定操作数1是寄存器00001，操作数2是寄存器00100，目的寄存器是00111，sa是00000，funct码是101111。


合起来就是00000000001001000011100000101111，转为16进制就是0024382f。其作用是将寄存器1和4的值进行按位与非运算，结果存到7号寄存器里。

把它们写入coe文件即可，我会在实验结果分析部分仔细讲解它们的计算过程。


## 实验结果分析


本部分主要介绍新添加的三条指令的运行情况，原先已经实现的指令不多介绍，其分析方法和之前的单周期实验差不多。

首先是00412830，有符号大于置位的指令。其作用是比较寄存器2和1的值，如果2大于1的值，那么就令寄存器5为1，否则为0。




如上图，[1],[2],[3]等等代表的是1，2，3号寄存器。display\_state是1，进行取址操作，这时候可以看见IF\_inst是00412830，正确。






如上图，display\_state是2，进行译码操作和读寄存器，这时候可以看见inst\_sgt是1，说明要进行的运算是有符号大于比较。读取的操作数1 rs是2号寄存器的值10，操作数2 rt是1号寄存器的值1，正确，没有问题。




然后依次进行ex，mem，wb阶段，都完成后，可以看见5号目的寄存器的值置为了1，因为操作数1的值10大于操作数2的值1，因此要置位，答案正确。


然后执行00653031，即无符号大于置位的运算。其作用是比较寄存器3和5的值，如果3大于5的值，那么就令寄存器6为1，否则为0。



如上图，display\_state是1，进行取址操作，这时候可以看见IF\_inst是00653031，正确。




如上图，display\_state是2，进行译码操作和读寄存器，这时候可以看见inst\_sgtu是1，说明要进行的运算是无符号大于比较。读取的操作数1 rs是3号寄存器的值11，操作数2 rt是5号寄存器的值1，正确，没有问题。




然后依次进行ex，mem，wb阶段，都完成后，可以看见6号目的寄存器的值置为了1，因为操作数1的值11大于操作数2的值1，因此要置位，答案正确。


最后进行0024382f。按位与非的运算。其作用是将寄存器1和4的值进行按位与非运算，结果存到7号寄存器里。



如上图，display\_state是1，进行取址操作，这时候可以看见IF\_inst是0024382f，正确。



如上图，display\_state是2，进行译码操作和读寄存器，这时候可以看见inst\_andor是1，说明要进行的运算按位与非运算。读取的操作数1是1号寄存器的值1，操作数2是4号寄存器的值4，正确，没有问题。



然后依次进行ex，mem，wb阶段，都完成后，可以看见7号目的寄存器的值置为了ffffffff，因为操作数1的值1先与操作数2的值4进行与运算，得到的结果是00000000，然后进行一个非操作，得到的结果就是ffffffff，答案正确。

## 总结感想

本次实验我进行了多周期CPU的测试，在完成单周期CPU的基础上，我进行了本次多周期的实验。

多周期 CPU 的实验后，我逐渐理解了其核心思想：将一条指令的执行过程分解为多个步骤（本次实验是IF,ID,EX,MEM,WB五个阶段），每一步用独立的时钟周期完成。这种设计方式提高了 CPU 的整体性能和资源利用率。

在实验过程中，我学习了如何将指令划分为多个阶段（如取指、译码、执行、访存和写回），并根据每个阶段构建相应的数据通路与控制信号。并且也帮助我理解李涛老师在理论课上讲的知识。

并且由于原始的代码存在一些问题，我在寻找问题的过程中也深入了解了指令具体执行的步骤，对于多周期CPU有了更加深入的了解，对verilog语言也更加熟悉了。

下一次实验我将要进行五级流水线的设计，多周期 CPU 是实现流水线结构的重要过渡阶段。本次实验帮助我理解了指令的阶段划分和控制流调度，这些概念将在后续流水线 CPU 的设计中继续发挥关键作用。

通过本次多周期 CPU 的设计与实现，我不仅巩固了对处理器结构的理解，也提升了 Verilog 硬件描述语言的实际编程能力。这个实验是一个重要的过渡节点，为我后续的五级流水线实验奠定了坚实的基础。