

MAC0329 – Álgebra booleana e aplicações

DCC / IME-USP — Primeiro semestre de 2018

Lista de exercícios 3 – entregar os marcados com *, até 08/06

Esta lista cobre tópicos relacionados a circuitos combinacionais (cap.7) e *flip-flops* (cap.8)


Circuitos combinacionais

1. Explique o que é um multiplexador $n:1$ (n entradas). Quantos *bits* seletores são necessários ? Desenhe o circuito de um multiplexador de 4 entradas (1 saída).
2. Explique o que é um demultiplexador $1:n$ (n saídas). Quantos *bits* seletores são necessários ? Desenhe o circuito de um demultiplexador de 4 saídas (1 entrada).
3. (*) Explique o que é um decodificador de n bits (entrada corresponde aos *bits* de um número binário de n bits). Quantas saídas devemos ter ? Desenhe o circuito de um decodificador de 3 bits.
4. Explique o que é um codificador de n entradas. Quantas saídas devemos ter e o que elas representam ? Devemos supor alguma condição em relação às entradas ? Desenhe o circuito de um codificador de 4 entradas.
5. Como o decodificador é utilizado para acesso a uma posição específica da memória do computador?
6. Descreva um exemplo concreto da utilidade de um multiplexador.
7. Descreva um exemplo concreto da utilidade de um demultiplexador.
8. Como podemos implementar um multiplexador 4-1, usando apenas multiplexadores 2-1? Quantos destes são necessários ?
9. Seja $f(a, b, c, d) = \sum m(0, 3, 5, 7, 11, 12, 13, 15)$. Mostre como realizar a função f usando:
 - (a) um multiplexador $16 : 1$ e eventualmente um mínimo de portas lógicas.
 - (b) um multiplexador $8 : 1$ (use a, b, c como entrada para os seletores) e eventualmente um mínimo de portas lógicas.
 - (c) (*) um multiplexador $4 : 1$ (use a, b como entrada para os seletores) e eventualmente um mínimo de portas lógicas.


Use a como o bit mais significativo e b como o menos significativo dos *bits* seletores e, analogamente, o inverso (i.e., b como o bit mais significativo e a como o menos significativo). Houve diferença na quantidade de portas lógicas AND e/ou OR adicionais necessárias?
 - (d) um decodificador 4-para-16 e uma porta OU.
 - (e) um decodificador 4-para-16 e uma porta NÃO-OU.

Flip-flops

10. Simule o funcionamento de ambos os *latches* SR abaixo. Para cada um deles, preencha o diagrama temporal, com a variação do estado Q .



11. O que acontece se tivermos $S = R = 1$ em um *latch* SR ? Explique.
12. Escreva a expressão booleana que descreve o próximo estado Q^* de um *flip-flop* SR, em termos da entrada atual (S e R) e do estado atual (Q). Suponha que a entrada $S = R = 1$ não ocorre.
13. O que são *flip-flops* disparados por borda ?
14. (*) Preencha o diagrama temporal do *flip-flop* JK abaixo. Note que ele é disparado na descida do *clock*. Escreva a tabela-verdade do próximo estado (Q^*) em função de J , K , e Q (estado atual) e em seguida derive a forma SOP minimal de Q^* . Suponha que inicialmente temos $Q = 0$.



15. O que é um flip-flop D ? Apresente uma possível implementação.
16. O que é um flip-flop T ? Apresente uma possível implementação.
17. (*) (Floyd, cap. 7, exercício 25) Um flip-flop D é conectado como mostra a figura abaixo. Note que ele é disparado na subida do *clock*. Desenhe o digrama temporal, supondo que inicialmente $Q = 0$, para ao menos cinco pulsos de *clock*. O que esse circuito faz ?

