数字电路与数字系统实验 实验二 8-3 优先编码器

姓名: 你猜

学号: 你猜

班级: 你猜

邮箱: 你猜

实验时间: 你猜


一、 实验目的

学习译码器、编码器和优先编码器的原理和实现方法,通过 Verilog 语言设计和实现这三种器件,并通过 FPGA 上的七段数码管显示输出的数字。

二、 实验原理

编码器与译码器的功能相反,通常把来自于 2^n 条输入线的信息编码转换为 n 位二进制码。二进制编码器每次输入的 2^n 位信号中只能有一位为 1 ,其余均为 0 。

而优先编码器允许同时在几个输入端都有输入信号,按输入信号排定的优 先顺序,对信号中优先权最高的一个进行编码。即:



8-3 优先编码器真值表:

	输入										输出			
E1	10	11	12	13	14	15	16	17	A2	A1	A0			
0	X	X	X	X	X	X	X	X	0	0	0			
1	X	X	X	X	X	X	X	1	1	1	1			
1	X	X	X	X	X	X	1	0	1	1	0			
1	X	X	X	X	X	1	0	0	1	0	1			
1	X	X	X	X	1	0	0	0	1	0	0			
1	X	X	X	1	0	0	0	0	0	1	1			
1	X	X	1	0	0	0	0	0	0	1	0			
1	X	1	0	0	0	0	0	0	0	0	1			
1	1	0	0	0	0	0	0	0	0	0	0			
1	0	0	0	0	0	0	0	0	0	0	0			

从上表中可以看出, I7 优先级最高, 然后是 I6, …, 最后是 I0。

三、 实验环境

Quartus 18.1、FPGA 开发板

四、 实验过程

设计思路:可以参考实验手册中 4-2 优先编码器的代码,使用 for 循环来实现 8-3 优先编码器。同时,设置一个指示位,当输入全为 0 时,指示位也为 0,否则为 1。并使用 case 语句来判断输出所对应的七段数码管的显示。

设计代码:

```
•
                                                 Ompilation Report - exp02
                 exp02.v
         🐽 📑 🖆 🗥 🗗 🐿 🔰 🔀 🔀
            module exp02(i, en, res, flag, hex);
  input [7:0] i;
  input en;
  output reg [2:0] res;
  output reg flag;
  output reg [6:0] hex;
  integer j;
  1
  2
  3
  4
5
  6
7
8
  9
                  always @ (*)
10
         begin
                        if(i == 0) flag = 0;
11
                        else flag = 1;
12
13
                       res = 0;
if(en) begin
  for(j = 0; j <= 7; j = j + 1)
    if(i[j] == 1) res = j;</pre>
14
15
         16
17
18
19
20
                        case (res)
                       0: hex = 7'b1000000;
1: hex = 7'b1111001;
2: hex = 7'b0100100;
3: hex = 7'b0110000;
21
22
23
24
                       4: hex = 7 b0110000,

4: hex = 7 b0011001;

5: hex = 7 b0010010;


6: hex = 7 b0000010;

7: hex = 7 b1111000;
25
26
27
28
29
                        default: hex = 7'b1111111;
30
                        endcase
31
                  end
32
            endmodule
33
34
35
36
<
```

激励代码:

```
د);
initial
19
           ⊟begin
             // code that executes only once
// insert code here --> begin
en = 1'b0; i = 8'b00000000; #20;
i = 8'b0000001; #20;
i = 8'b0000011; #20;
i = 8'b00000111; #20;
i = 8'b00001111; #20;
i = 8'b00011111; #20;
51
54
55
56789950
512535455678590712734576779
                                             i = 8'b00011111; #20;
                                             i = 8'b00111111; #20;
i = 8'b01111111; #20;
i = 8'b11111111; #20;
              en = 1'b1; i = 8'b00000000; #20;
i = 8'b00000001; #20;
i = 8'b00000011; #20;
                                             i = 8'b00000111; #20;
i = 8'b00001111; #20;
i = 8'b00011111; #20;
                                             i = 8'b0011111; #20;
i = 8'b01111111; #20;
i = 8'b11111111; #20;
                // --> end
               $display("Running testbench");
            L end
               always
               // optional sensitivity list
```

ModelSim 仿真:





引脚分配:


Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Slew Rate
en en	Input	PIN_AA30	5B	B5B_N0	PIN_AA30	2.5 V		12mA (default)	
out flag	Output	PIN_AC22	4A	B4A_N0	PIN_AC22	2.5 V		12mA (default)	1 (default)
out hex[6]	Output	PIN_AH18	4A	B4A_N0	PIN_AH18	2.5 V		12mA (default)	1 (default)
hex[5]	Output	PIN_AG18	4A	B4A_N0	PIN_AG18	2.5 V		12mA (default)	1 (default)
hex[4]	Output	PIN_AH17	4A	B4A_N0	PIN_AH17	2.5 V		12mA (default)	1 (default)
hex[3]	Output	PIN_AG16	4A	B4A_N0	PIN_AG16	2.5 V		12mA (default)	1 (default)
hex[2]	Output	PIN_AG17	4A	B4A_N0	PIN_AG17	2.5 V		12mA (default)	1 (default)
out hex[1]	Output	PIN_V18	4A	B4A_N0	PIN_V18	2.5 V		12mA (default)	1 (default)
hex[0]	Output	PIN_W17	4A	B4A_N0	PIN_W17	2.5 V		12mA (default)	1 (default)
in_ i[7]	Input	PIN_AD30	5B	B5B_N0	PIN_AD30	2.5 V		12mA (default)	
i i[6]	Input	PIN_AC28	5B	B5B_N0	PIN_AC28	2.5 V		12mA (default)	
<u>-</u> i[5]	Input	PIN V25	5B	B5B N0	PIN V25	2.5 V		12mA (default)	


in_ i[4]	Input	PIN_W25	5B	B5B_N0	PIN_W25	2.5 V	12mA (default)	
in_ i[3]	Input	PIN_AC30	5B	B5B_N0	PIN_AC30	2.5 V	12mA (default)	
in_ i[2]	Input	PIN_AB28	5B	B5B_N0	PIN_AB28	2.5 V	12mA (default)	
<mark>-</mark> i[1]	Input	PIN_Y27	5B	B5B_N0	PIN_Y27	2.5 V	12mA (default)	
in_ i[0]	Input	PIN_AB30	5B	B5B_N0	PIN_AB30	2.5 V	12mA (default)	
es[2]	Output	PIN_AC23	4A	B4A_N0	PIN_AC23	2.5 V	12mA (default)	1 (default)
out res[1]	Output	PIN_AB23	5A	B5A_N0	PIN_AB23	2.5 V	12mA (default)	1 (default)
res[0]	Output	PIN_AA24	5A	B5A_N0	PIN_AA24	2.5 V	12mA (default)	1 (default)
< <new node="">></new>								


实验结果:














五、 实验中遇到的问题及解决办法

- 1、没有认真读实验手册关于数码管的部分,没有注意到数码管是共阳极,即引脚输出逻辑 0 被点亮,导致数码管显示错误。经过后来对实验手册的认真阅读,解决了这个问题。
- 2、注意 begin、end 和 case、endcase 的配对使用,不要老是忘记写 end 和 endcase!!!

六、 启示

从老师发的《从算法设计到硬线逻辑的实现》第三章可以看到, casez 语句用来处理不考虑高阻值 z 的比较过程, casex 语句则将高阻值 z 和不定值都视为不必关心的情况。下面是 case、casez、casex 语句的真值表:

case	0	1	X	Z	casez	0	1	X	Z	casex	0	1	X	Z
0	1	0	0	0	0	1	0	0	1	0	1	0	1	1
1	0	1	0	0	1	0	1	0	1	1	0	1	1	1
X	0	0	1	0	X	0	0	1	1	X	1	1	1	1
z	0	0	0	1	z	1	1	1	1	z	1	1	1	1

所以可以使用 casex 来实现优先编码器,代码如下:

```
res = 0;
if(en) //begin
   //for(j = 0; j <= 7; j = j + 1)
   //if(i[j] == 1) res = j;
//end
   casex (i)
        8'b1???????: res = 3'b111;
        8'b01?????: res = 3'b10;
        8'b0001???: res = 3'b101;
        8'b00001???: res = 3'b011;
        8'b000001??: res = 3'b010;
        8'b000001?: res = 3'b001;
        default: res| = 3'b000;
endcase</pre>
```

七、 意见与建议

虽然之前我并没有上过数字电路这门课,但是实验指南前面的两个例子非常好,由浅入深,帮助我学习和完成了这次实验。