# 数字电路与数字系统实验 实验七 存储器

姓名: 你猜

学号: 你猜

班级: 你猜

邮箱: 你猜


实验时间: 你猜

#### 一、 实验目的

学习存储器的原理,通过 verilog 语言设计、实现两个大小为 16×8 的存储器,均可以进行读写,其中 ram2port 用 IP 核生成。

### 二、实验原理

存储器是一组存储单元,用于在计算机中存储二进制的数据,如图7-1所示。存储器的端口包括†输入端、输出端和控制端口。输入端口包括:读/写地址端口、数据输入端口等;输出端口一般指的是数据输出端口;控制端口包括时钟端和读/写控制端口。存储器的工作过程如下:



**写数据**:在时钟(clk)有效沿(上升或下降沿),如果写使能(Wr\_en,也可以没有使能端)有效,则读取输入总线(Data\_in)上的数据,将其存储到输入地址线(In\_addr)所指的存储单元中。

读数据:存储器的输出可以受时钟和使能端的控制,也可以不受时钟和使能端的控制。如果输出受时钟的控制,则在时钟有效沿,将输出地址所指示的单元中的数据,输出到输出总线上(Data\_out);如果不受时钟的控制,则只要输出地址有效,就立即将此地址所指的单元中的数据送到输出总线上。

## 三、 实验环境

Quartus 18.1、FPGA 开发板

## 四、 实验过程

设计思路:

参考实验手册 7.2 的内容,可以很轻松的写出 ram1; 而 ram2port 是用 IP 核生成,按照实验手册的步骤,可以很顺利的完成。

#### 设计代码:


#### ram.v:

```
module ram(clk, we, inaddr, inaddr1, indata, hex0, hex1, outdata2);
input clk;
input we;
input [3:0] inaddr;
input [3:0] inaddr1;
wire [3:0] addr1;
wire [3:0] addr1;
wire [7:0] outdata1;
input [6:0] hex0, hex1;
output [7:0] outdata2;
assign addr1 = inaddr;
ram1 R1(.clk(clk), .we(we), .inaddr(inaddr), .outaddr(addr), .indata(indata), .outdat;
ram2port R2(.clock(clk), .data(indata), .wren(we), .wraddress(inaddr1), .rdaddress(addr1)
endmodule
```

#### ram1.v:

```
; 💳 | 👓 { } | == == | 🔼 🖺 👛 | 🕊 | | 268| 💻
 1
          module ram1(clk, we, inaddr, outaddr, indata, outdata);
          input clk;
         input CIK;
input we;
input [3:0] inaddr;
input [3:0] outaddr;
input [7:0] indata;
//output reg [6:0] HEX0;
//output reg [6:0] HEX1;
output reg [7:0] outdata;
 4
5
6
7
 8
10
          reg [7:0] ram [15:0];
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
          initial
       ⊟begin
              $readmemh("C:/intelFPGA_lite/exp/exp07/mem1.txt", ram, 0, 15);
          always @(posedge clk)
       ⊟begin
                   (we)
                   ram[inaddr] <= indata;
              else
                   outdata <= ram[outaddr];
          end
          endmodule
```

ram2port 直接按照实验手册的来: 初始化:




show. v 是用数码管显示 raml 的 outdata, 略…

#### 激励代码:

```
// code that executes only once
// insert code here --> begin
clk=0; we=0; indata=8'b00000000; inaddr=4'b0000; #8;
inaddr=4'b0001; #8;
inaddr=4'b0010; #8;
inaddr=4'b0101; #8;
inaddr=4'b0101; #8;
inaddr=4'b0111; #8;
inaddr=4'b1111; #8;
inaddr=4'b1001; #8;
inaddr=4'b1001; #8;
inaddr=4'b1011; #8;
inaddr=4'b1011; #8;
inaddr=4'b1011; #8;
inaddr=4'b1011; #8;
inaddr=4'b1110; #8;
inaddr=4'b1110; #8;
inaddr=4'b1111; #8;
inaddr=4'b1111; #8;
inaddr=4'b1111; #8;
inaddr=4'b1010; #8;
inaddr=4'b0001; #8;
```

#### ModelSim 仿真:




## 引脚分配:

Node Name	Direction	Location	I/O Bank
in_ clk	Input	PIN_AJ4	3B
hex0[6]	Output	PIN_AH18	4A
hex0[5]	Output	PIN_AG18	4A
out hex0[4]	Output	PIN_AH17	4A
hex0[3]	Output	PIN_AG16	4A
out hex0[2]	Output	PIN_AG17	4A
out hex0[1]	Output	PIN_V18	4A
hex0[0]	Output	PIN_W17	4A
out hex1[6]	Output	PIN_V17	4A
out hex1[5]	Output	PIN_AE17	4A
out hex1[4]	Output	PIN_AE18	4A
out hex1[3]	Output	PIN_AD17	4A
out hex1[2]	Output	PIN_AE16	4A
out hex1[1]	Output	PIN_V16	4A
out hex1[0]	Output	PIN_AF16	4A
inaddr[3]	Input	PIN_AC30	5B
in_ inaddr[2]	Input	PIN_AB28	5B


Node Name	Direction	Location	I/O Bank
in_ inaddr[1]	Input	PIN_Y27	5B
in_ inaddr[0]	Input	PIN_AB30	5B
in_ inaddr1[3]	Input	PIN_AD30	5B
in_ inaddr1[2]	Input	PIN_AC28	5B
in_ inaddr1[1]	Input	PIN_V25	5B
in_ inaddr1[0]	Input	PIN_W25	5B
indata[7]	Input		
indata[6]	Input		
indata[5]	Input		
indata[4]	Input		
indata[3]	Input		
indata[2]	Input		
indata[1]	Input	PIN_AA30	5B
indata[0]	Input	PIN_AC29	5B
outdata2[7]	Output	PIN_AF24	4A
outdata2[6]	Output	PIN_AE24	4A
outdata2[5]	Output	PIN_AF25	4A
out	0.11	DIN ACOS	
outdata2[4]	Output	PIN_AG25	4A
	Output	PIN_AD24	4A
	Output	PIN_AC23	4A
aut.	Output	PIN_AB23	5A
outdata2[0]	Output	PIN_AA24	5A
we we	Input	PIN_AK4	3B
< <new node="">&gt;</new>			

## 实验结果:


先读初始化的数据, 地址都为1, 一个时钟周期, raml 显示 0x1:



两个时钟周期后, ram2port 显示 0xF1, 因为 ram2port 里有锁存器:



然后写数据,两个存储器都只写入两位 01,再读,都显示 0xFD:



# 五、 实验中遇到的问题及解决办法

1、对 wire 和 reg 的使用:一开始习惯性的把模块间的参数用 reg 表示,但其实应该用 wire,因为 wire 相当于线。(???应该是这样的吧 2333…)

## 六、 启示

```
reg [RAM_WIDTH:0] ram [(2**RAM_ADDR_WIDTH)-1:0];

always @(posedge clk)

if (we)

ram[inaddr] <= din;

assign dout = ram[outaddr];

endmodule
```

#### ☞ 思考题

如果将表7-2中存储器实现部分改为

```
always @(posedge clk)

if (we)

ram[inaddr] <= din;

else

dout <= ram[outaddr];</pre>
```

该存储器的行为是否会发生变化?

修改之后, 只有 clk 上升沿且 we=0 时, 才会输出

## 七、 意见与建议

虽然之前我并没有上过数字电路这门课,但是实验手册前面的讲解非常的清楚,由浅入深,帮助我学习和完成了这次实验。