数字电路与数字系统实验 实验一 2 位 4 选 1 选择器

姓名: 你猜

学号: 你猜

班级: 你猜

邮箱: 你猜


实验时间: 你猜

一、 实验目的

学习数字电路相关知识,通过 Verilog 语言实现一个 2位 4选 1选择器。

二、实验原理

 $2 \odot 4$ 选 1 选择器由四个二位二进制数的输入端 X0-X3,两个控制端 Y0、Y1,和一个信号输出端 F 组成。根据 Y0、Y1 的值在 X0-X3 中选择一个值进行输出。



直值表:

兴 臣 《 ·		
YO	Y1	F
0	0	XO
0	1	X1
1	0	X2
1	1	X3

三、 实验环境

Quartus 18.1、FPGA 开发板

四、 实验过程

设计思路:与实验手册中的 4 选 1 选择器相差不大,将输入改为 2 位即可。使用 case 语句而不是 if else 语句,能够更加简洁、清楚。

设计代码:

```
400
                          Compilation Report - exp01
          exp01.v
     1
       module exp01(x0,x1,x2,x3,y,f);
 1
          input [1:0] x0,x1,x2,x3,y;
output reg [1:0] f;
 2
 3
 4
 5
           always @ (*)
              case (y)

0: f = x0;

1: f = x1;

2: f = x2;
 6
     8
 9
                  3: f = x3;
default: f = 2'b0;
10
11
12
                  endcase
13
       endmodule
14
```

激励代码:


```
Compilation Report - exp01
                                                                                             exp01.vt
                                                                                                                ×
             exp01.v
       🐽 🗗 ፰ 🤹 🖪 🗗 🖺 🐿 🕦 🐷 👺
 14
42
        □exp01 i1 (
          // port map - connection between master ports and signals/registers .f(f),
43
44
45
               .x0(x0),
46
47
48
              .x1(x1),
.x2(x2),
.x3(x3),
49
              .y(y)
       initial
50
51
52
53
54
55
56
57
58
59
60
        ⊟begin
         // code that executes only once

// insert code here --> begin


y = 2'b00; x0 = 2'b10; x1 = 2'b00; x2 = 2'b00; x3 = 2'b00; #20;

x0 = 2'b11; x1 = 2'b00; x2 = 2'b00; x3 = 2'b00; #20;
         y = 2'b01; x0 = 2'b00; x1 = 2'b10; x2 = 2'b00; x3 = 2'b00; #20; x0 = 2'b00; x1 = 2'b11; x2 = 2'b00; x3 = 2'b00; #20;
         y = 2'b10; x0 = 2'b00; x1 = 2'b00; x2 = 2'b10; x3 = 2'b00; #20; x0 = 2'b00; x1 = 2'b00; x2 = 2'b11; x3 = 2'b00; #20;
61
62
63
64
65
66
67
         y = 2'b11; x0 = 2'b00; x1 = 2'b00; x2 = 2'b00; x3 = 2'b10; #20; x0 = 2'b00; x1 = 2'b00; x2 = 2'b00; x3 = 2'b11|; #20;
            / --> end
68
          $display("Running testbench");
69
70
71
          always
          // optional sensitivity list
ć
```


ModelSim 仿真:




引脚分配:





写入硬件:




实验结果:









五、 实验中遇到的问题及解决办法

- 1. 在输入设计文件的时候, 老是将控制端的输入 y 和输出 f 写反, 以后在编写的过程中要更加认真仔细。
- 2. FPGA 开发板开关有点问题,有时候老是不停的断电,很搞心态。
- 3. 在 always 里才赋值的 output 变量一定要声明为 reg 型!!!

六、 启示

在实验过程中,一定要非常仔细,才能避免很多弱智的错误。同时还需要进一步熟悉 Quartus 的使用和开发流程。

七、 意见与建议

虽然之前我并没有上过数字电路这门课,但是实验指南前面的两个例子非常好,由浅入深,帮助我学习和完成了这次实验。