

# 数字电路与数字系统实验

## 实验一 2 位 4 选 1 选择器

姓名： 你猜

学号： 你猜

班级： 你猜

邮箱： 你猜


实验时间： 你猜

### 一、实验目的

学习数字电路相关知识，通过 Verilog 语言实现一个 2 位 4 选 1 选择器。

### 二、实验原理

2 位 4 选 1 选择器由四个二位二进制数的输入端 X0-X3，两个控制端 Y0、Y1，和一个信号输出端 F 组成。根据 Y0、Y1 的值在 X0-X3 中选择一个值进行输出。



4 选 1 选择器原理图

真值表：

Y0	Y1	F
0	0	X0
0	1	X1
1	0	X2
1	1	X3

### 三、实验环境

Quartus 18.1、FPGA 开发板

### 四、实验过程

设计思路：与实验手册中的 4 选 1 选择器相差不大，将输入改为 2 位即可。使用 case 语句而不是 if else 语句，能够更加简洁、清楚。

设计代码：

```

1  module exp01(x0,x1,x2,x3,y,f);
2      input  [1:0] x0,x1,x2,x3,y;
3      output reg [1:0] f;
4
5      always @ (*)
6      case (y)
7          0: f = x0;
8          1: f = x1;
9          2: f = x2;
10         3: f = x3;
11         default: f = 2'b0;
12     endcase
13 endmodule
14

```


激励代码：

```

42  exp01 i1 (
43      // port map - connection between master ports and signals/registers
44      .f(f),
45      .x0(x0),
46      .x1(x1),
47      .x2(x2),
48      .x3(x3),
49      .y(y)
50  );
51  initial
52  begin
53      // code that executes only once
54      // insert code here --> begin
55      y = 2'b00; x0 = 2'b10; x1 = 2'b00; x2 = 2'b00; x3 = 2'b00; #20;
56          x0 = 2'b11; x1 = 2'b00; x2 = 2'b00; x3 = 2'b00; #20;
57
58      y = 2'b01; x0 = 2'b00; x1 = 2'b10; x2 = 2'b00; x3 = 2'b00; #20;
59          x0 = 2'b00; x1 = 2'b11; x2 = 2'b00; x3 = 2'b00; #20;
60
61      y = 2'b10; x0 = 2'b00; x1 = 2'b00; x2 = 2'b10; x3 = 2'b00; #20;
62          x0 = 2'b00; x1 = 2'b00; x2 = 2'b11; x3 = 2'b00; #20;
63
64      y = 2'b11; x0 = 2'b00; x1 = 2'b00; x2 = 2'b00; x3 = 2'b10; #20;
65          x0 = 2'b00; x1 = 2'b00; x2 = 2'b00; x3 = 2'b11; #20;
66
67      // --> end
68      $display("Running testbench");
69  end
70  always
71  // optional sensitivity list
72  // @(event1 or event2 or ... eventn)

```

ModelSim 仿真：



引脚分配：

Named: *									
Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	Current Strength	Slew Rate	Dif
f[1]	Output	PIN_AA24	5A	B5A_NO	2.5 V (default)		12mA (default)	1 (default)	
f[0]	Output	PIN_AB23	5A	B5A_NO	2.5 V (default)		12mA (default)	1 (default)	
x0[1]	Input	PIN_AC30	5B	B5B_NO	2.5 V (default)		12mA (default)		
x0[0]	Input	PIN_AB28	5B	B5B_NO	2.5 V (default)		12mA (default)		
x1[1]	Input	PIN_V25	5B	B5B_NO	2.5 V (default)		12mA (default)		
x1[0]	Input	PIN_W25	5B	B5B_NO	2.5 V (default)		12mA (default)		
x2[1]	Input	PIN_AD30	5B	B5B_NO	2.5 V (default)		12mA (default)		
x2[0]	Input	PIN_AC28	5B	B5B_NO	2.5 V (default)		12mA (default)		
x3[1]	Input	PIN_AA30	5B	B5B_NO	2.5 V (default)		12mA (default)		
x3[0]	Input	PIN_AC29	5B	B5B_NO	2.5 V (default)		12mA (default)		
y[1]	Input	PIN_Y27	5B	B5B_NO	2.5 V (default)		12mA (default)		
y[0]	Input	PIN_AB30	5B	B5B_NO	2.5 V (default)		12mA (default)		
<<new node>>									

写入硬件：

Programmer - C:/intelFPGA\_lite/exp/exp01/exp1-3/exp01 - exp01 - [exp01.cdf]\*

File Edit View Processing Tools Window Help

Hardware Setup... DE-SoC [USB-1] Mode: JTAG Progress: 100% (Successful)

☐ Enable real-time ISP to allow background programming when available

Start

Stop

Auto Detect

Delete

Add File...

Change File...

Save File

Add Device...

Up

Down

File	Device	Checksum	Usercode	Program/Configure	Verify	Blank-Check	Examine
<none>	SOCVHPS	00000000	<none>	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
output_files/exp01.sof	5CSXFC6D6F31	00AF646C	00AF646C	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>

TDI

intel



SOCVHPS

TDO



intel

5CSXFC6D6F31

实验结果：







## 五、 实验中遇到的问题及解决办法

1. 在输入设计文件的时候，老是将控制端的输入 y 和输出 f 写反，以后在编写的过程中要更加认真仔细。
2. FPGA 开发板开关有点问题，有时候老是不停的断电，很搞心态。
3. 在 always 里才赋值的 output 变量一定要声明为 reg 型!!!

## 六、 启示

在实验过程中，一定要非常仔细，才能避免很多弱智的错误。同时还需要进一步熟悉 Quartus 的使用和开发流程。

## 七、 意见与建议

虽然之前我并没有上过数字电路这门课，但是实验指南前面的两个例子非常好，由浅入深，帮助我学习和完成了这次实验。