数字电路与数字系统实验 实验四 触发器

姓名: 你猜

学号: 你猜

班级: 你猜

邮箱: 你猜


实验时间: 你猜

一、 实验目的

学习锁存器和触发器的原理,通过 verilog 语言设计、实现一个异步 D 触发器和一个同步 D 触发器,了解 verilog 语言中阻塞赋值和非阻塞赋值的区别和用法。

二、实验原理

锁存器是通过激励输入的电平来控制元件的状态。触发器是时钟信号的边沿向触发器 发命令,触发器根据激励信号改变状态。



异步清零,是指与时钟不同步,即清零信号有效时,无视触发脉冲,立即清零;同步是时钟触发条件满足时检测清零信号是否有效,有效则在下一个时间周期的触发条件下,执行清零。

三、 实验环境

Quartus 18.1、FPGA 开发板

四、 实验过程

设计思路:

clk 作为控制输入端,clr_n 作为清零端,in_d 作为输入数据,out_q 和out_q2 作为输出。先参考实验手册里的例子,设计一个同步清零的上升沿 D 触发器 mysynochro,若清零信号有效,则在下一个时钟周期清零。再修改代码,设计一个异步清零的触发器 myasynochro,这个触发器只要清零信号有效,且使能端为 1,则立即清零。

设计代码:

trigger. v

```
myasynochro.v mysynochro.v trigger.v

mysynochro.v mysyno
```

myasynochro. v

```
myasynochro.v

mysynochro.v


m
```

mysynochro. v


```
◍
        myasynochro.v
                                          mysynochro.v
 1
      66 (7 ) 章 章 | 图 图 图 10 | 0
       module mysynochro(clk,clr_n,in_d,out_q2);
input clk,clr_n,in_d;
1
2
           output reg out_q2;
4
5
           always @ (posedge clk)
               if(!clr_n) out_q2 <=0;
else out_q2 <= in_d;
6
8
       endmodule
9
```

激励代码:

ModelSim 仿真:




引脚分配:




实验结果:

button0 是 clk, button1 是 clr_n 即清零控制端, LEDO 是异步触发器输出, LED1 是同步触发器输出, SWO 是 in_d。


首先,通过 button0,产生一个上升沿,LED0 和 LED1 亮。



按住 button1, 检测到清零信号, 异步触发器立即清零, LEDO 熄灭。



按住 button1 后,按 button0 进行下一个时钟周期,同步触发器在这时清零,LED1 熄灭。



五、 实验中遇到的问题及解决办法

在开始的设计中,没有注意到实验手册上的提示,

大家在设计异步清零的触发器的时候,如果触发器的清零信号(假设命名为 clr_n)是"0"有效,那么在敏感列表中应该是检测 clr_n 的下降沿,即代码应该这样:

```
always @(posedge clk or negedge clr_n)
if(!clr_n)
begin ... end
else ...
```

没有考虑到若清零信号是 0 有效的话, 敏感列表中应该检测 clr_n 的下降沿,造成了不必要的错误。


六、 启示

在时序逻辑电路的设计中,要使用非阻塞赋值语句,采用赋值符号<=。在组合逻辑电路的设计中,要使用阻塞赋值语句,采用赋值符号=。

阻塞赋值语句是立即赋值语句,其形式和作用都类似于其他任何过程语言(如 C 语言)的赋值语句。阻塞赋值语句在语句执行时,首先计算赋值语句右边的表达式的值,得到结果后立即将值赋给赋值语句左边的变量。


而非阻塞赋值语句却不同,非阻塞语句一般出现在 aways 语句块中,非阻塞语句在执行时,虽然也是立即计算赋值语句右边的表达式的值,但却不将结果立即赋值给表达式左边,要等到整个 always 块执行完毕后,经过一个无穷小的延时才完成赋值。


分析阻塞与非阻塞 RTL 视图和仿真结果:阻塞赋值的两个触发器:





非阻塞赋值的两个触发器:





非阻塞赋值语句写的触发器会在 always 语块执行完之后,再将输入和原 out1 的值分别赋给 out1 和 out2;而阻塞赋值语句会在执行 always 语块的时候,将输入赋值给 out1,再立即将新 out1 的值赋值给 out2,而不是原来 out1 的值。

七、 意见与建议

虽然之前我并没有上过数字电路这门课,但是实验手册前面的讲解非常的清楚,由浅入深,帮助我学习和完成了这次实验。