实验三 时序器件实验

一、实验目的

- 1. 掌握常见时序器件的逻辑功能和使用方法。
- 2. 掌握时序器件的级联扩展的方法。
- 3. 掌握使用时序器件实现数字系统设计的步骤。

二、实验设备与器材

- 1、数字逻辑电路实验箱。
- 2、芯片

74HC00	四路两输入与非门	2 片
74HC10	三路三输入与非门	1片
74HC02	四路两输入或非门	1片
74HC74	双D触发器	2 片
74HC86	四路两输入异或门	1片
74HC161	四位二进制异步清零计数器	1片
74HC163	四位二进制同步清零计数器	1片
74LS194	双向移位寄存器	2 片

三、实验内容及实验步骤

- 1、分别利用 1 片 74 HC161 清零端加一个逻辑门电路设计并实现 0, 1, ..., 11 模 12 的 计数器;以及 1 片利用 74HC163 的置数端加一个逻辑门电路,设计并实现 3, 4, 5, …, 14 模 12 的计数器,分别将输出连接到一个 7 段数码管显示。
- 1). 写出设计步骤.
- 0-11 的模 12 计数器可以通过 74HC161 的清零端实现, CLR_L=~(Q2*Q3);
- 3-14 的模 12 计数器可以通过 74HC163 的指数段实现,LD_L= $^{\sim}$ (Q3*Q2*Q1);需要注意 161 是同步清零,163 是异步清零。

2). 写出状态转移表

161:

Q3Q2Q1Q0	Q3Q2Q1Q0*
0000	0001
0001	0010
0010	0011
0011	0100
0100	0101
0101	0110
0110	0111
0111	1000
1000	1001
1001	1010
1010	1011
1011	0000


Q3Q2Q1Q0	Q3Q2Q1Q0*
0011	0100
0100	0101
0101	0110
0110	0111
0111	1000
1000	1001
1001	1010
1010	1011
1011	1100
1100	1101
1101	1110
1110	0000

3). 写出逻辑表达式.


161: $CLR_L = (Q2*Q3)$

163: LD_L=~(Q3*Q2*Q1)

4). 画出电路图,并在 $\log i \sin$ 中模拟验证,提交 $\log i \sin$ 电路源程序。 0–11 的模 12 计数器:



3-14 的模 12 计数器:



5). 通过实验分析验证所设计的电路是否正确实验课已验收

2、利用 3 片 74HC163(74HC161)及少量逻辑门电路,设计自己学号后 3 位(如果后 3 位学号小于 100 的,则加上 100)为模的 BCD 加法计数器,输入 1Hz 的连续脉冲累加计数,并将输出连接到三个 7 段数码管显示。

1). 写出设计步骤.

我的学号后三位为 012, 所以做一个以 112 为模的 BCD 加法计数器。使用三片 74HC163, 将低位的进位信号接到高位的 ENT、ENP 使能端, 使高位进行计数, 个位和十位都是计数到 9 就触发清零信号, 同时由于是模 112 的计数器, 所以检测计数到 111 时, 三个计数器同时清零。

做这个实验的时候,一开始我是将低位的进位信号接到高位的 CLK, 结果这样导致高位 每次加一后还会再跳变一次???,后来将进位信号接到使能端解决了这个问题。

2). 写出状态转移表

Q2Q1Q0	Q2Q1Q0*
000-008	00 (Q0+1)
009	010
010-098	0Q1Q0+1
099	100
111	000

3). 写出逻辑表达式.

个位清零信号 CLR A L=~(QAO*QA3)*~(QAO*QBOQCO)


十位使能信号 ENT B=ENP B=QAO*QA3

十位清零信号 CLR B L=~(QA0*QB0QC0)*(~(QA0*QA3)+~(QB0*QB3))

百位使能信号 ENT C=ENP C=~(~(QAO*QA3)+~(QBO*QB3))

百位清零信号 CLR_C_L=~(QAO*QBOQCO)

4). 画出电路图,并在 logisim 中验证,提交 logisim 电路源程序。



5). 通过实验分析验证所设计的电路是否正确视频见验收文件夹

写报告的时候才发现下面这道题要求用左移…我做的时候用的右移,不过原理是一样的…

- 3、利用一片 74LS194、74HC86 和 74HC02,利用 74LS194 左移功能,实现一种 4 位的包含全 0 状态的线性反馈移位计数器 LSFR。观察输出端的状态变化,将结果记录下来,并连接到 7 段数码管显示。
 - 1). 写出设计步骤.

根据教材,


LFSR计数器经过改造可以有 2^n 种状态,即包含全0状态,改造后的结构如图8-52的3位计数器所示。最终得到的状态序列列在表8-27的最后3列。对于一个n位计数器而言,只要外加1个异或门以及1个n-1输入的或非门,并且这个或非门的输入与除了X0以外的其他所有寄存器输出相连,就可以实现上述功能。

S0=1, S1=0, RIN=(D XOR C) XOR $^{\sim}$ (A|B|C)


2). 写出状态转移表

ABCD	ABCD*	RIN
0000	1000	1
1000	0100	0
0100	0010	0
0010	1001	1
1001	1100	1
1100	0110	0
0110	1011	1
1011	0101	0
0101	1010	1
1010	1101	1
1101	1110	1
1110	1111	1
1111	0111	0
0111	0011	0
0011	0001	0
0001	0000	0

- 3). 写出逻辑表达式. RIN=(D XOR C) XOR $^{\sim}$ (A|B|C)
- 4). 画出电路图,并在 logisim 中验证,提交 logisim 电路源程序。



后来发现只有两输入或非门, 于是修改为



- 5). 通过实验分析验证所设计的电路是否正确 视频见验收文件夹
- **4、**利用 74LS194 左移功能和少量门电路,完成二进制序列"10011101"的循环生成,并通过 L0-L7 指示灯显示。
- 1). 写出设计步骤.

画出状态转移表后,通过卡诺图化简得到 LIN 逻辑表达式即可


2). 写出状态转移表

Q3Q2Q1Q0	Q3Q2Q1Q0*	LIN
1001	0011	1
0011	0111	1
0111	1110	0
1110	1101	1
1101	1011	1
1011	0110	0
0110	1100	0
1100	1001	1

3). 写出逻辑表达式.

LIN=(Q3Q2Q1')+(Q3Q1'Q0)+(Q3'Q2'Q1Q0)


4). 画出电路图,并在logisim中验证,提交logisim电路源程序。




5). 通过实验分析验证所设计的电路是否正确实验课已验收

四、实验报告要求

- 1. 画出实验内容中的详细实验原理图。
- 2. 记录、整理实验数据,并对实验结果进行分析。
- 3. 提交所有的 logisim 电路图源文件--.circ 文件
- 4. 比较反馈清零法和反馈置数法的异同 同:都是低电平,时钟上升沿有效 异:置数法是在置数端有效时将输出置为预设的输出
- 5. 总结利用计数器实现任意进制计数器的方法。 若进制小于等于计数器的限制,如16,则在该进位的时候清零或者置数;如果大于,则可以级联多个计数器实现
- 6. 设计一个自启动 4 位扭环计数器的原理图。



7. 利用 74LS194 设计实现八位二进制数数据的并行/串行转换原理图。 串行->并行



并行->串行

