

数字电路与数字系统实验

实验五 时钟

姓名： 你猜

学号： 你猜

班级： 你猜

邮箱： 你猜


实验时间： 你猜

一、 实验目的

学习计数器的原理，通过 verilog 语言设计、实现一个计数器和电子时钟。

二、 实验原理

利用触发器可以构成简单的计数器。图 5-1 是由 3 个上升沿触发的 D 触发器组成的 3 位二进制异步加法计数器，即在每个 Clock 的上升沿，计数器输出 $Q_2Q_1Q_0$ 加 1。



三、 实验环境

Quartus 18.1、FPGA 开发板

四、 实验过程

基础实验部分：

设计思路：

输入：CLOCK_50 为时钟信号，sw0, 1, 2 分别为开始，暂停和清零。

输出：led, hex0, 1

用周期为 1 秒的时钟信号作为设计的时钟信号，若 sw1=1，暂停，则什么都不做；若 sw2=1，清零，则 count 置为零；否则，正常计数，当 count>98 时，led 开始闪烁，直到 count 溢出，重新从 0 开始计数。

设计代码:

clock.v

```
8 // REG/WIRE declarations
9 //=====
0 input CLOCK_50;
1 input SW0,SW1,SW2;
2
3 output reg LEDR;
4 output reg [6:0] HEX0;
5 output reg [6:0] HEX1;
6
7 reg [24:0] count_clk = 0;
8 reg clk_1s = 0;
9 reg [3:0] left = 0;
0 reg [3:0] right = 0;
1 reg [6:0] count = 0;
2
3
4 //=====
5 // structural coding
6 //=====
7 always @ (posedge CLOCK_50)
8 begin
9     if(count_clk == 25000000)
0     begin
1         count_clk <= 0;
2         clk_1s <= ~clk_1s;end
3     else count_clk <= count_clk + 1;
4 end
5
56 always @ (posedge clk_1s)
57 begin
58     LEDR = 0;
59     if(SW0) //start
60     begin
61         if(SW1) ; //stop, do nothing
62
63     else if(SW2) begin //zero
64         count = 0;
65         right = 0;
66         left = 0;end
67
68     else begin
69         if(count<100) begin //show numbers
70             right = count%10;
71             left = count/10;end
72
73         if(count>98) //flash
74             LEDR = count % 2;
75
76         count = count+1;
77     end
78 end
```

数码管部分略...


激励代码：

```


46     .HEX0(HEX0),
47     .HEX1(HEX1),
48     .LEDR(LED),
49     .SW0(SW0),
50     .SW1(SW1),
51     .SW2(SW2)
52 );
53 initial
54 begin
55     // code that executes only once
56     // insert code here --> begin
57     // SW0=0; SW1=0; SW2=0; CLOCK_50=0; #20;
58     SW0=1; SW1=0; SW2=0; CLOCK_50=0; #20;
59     // --> end
60     $display("Running testbench");
61     // $stop;
62 end
63 always
64 // optional sensitivity list
65 // @(event1 or event2 or .... eventn)
66 begin
67     // code executes for every event on sensitivity list
68     // insert code here --> begin
69     #1 CLOCK_50=CLOCK_50;
70     // @eachvec;
71     // --> end
72 end
73 endmodule

```

ModelSim 仿真：



计数到达 99 之后，led 闪烁，经过 28 秒的闪烁之后，计数器清零，再次开始计数：




引脚分配:


	Node Name	Direction	Location	I/O Bank	VREF Group	
in	CLOCK_50	Input	PIN_AF14	3B	B3B_NO	F
out	HEX0[6]	Output	PIN_AH18	4A	B4A_NO	F
out	HEX0[5]	Output	PIN_AG18	4A	B4A_NO	F
out	HEX0[4]	Output	PIN_AH17	4A	B4A_NO	F
out	HEX0[3]	Output	PIN_AG16	4A	B4A_NO	F
out	HEX0[2]	Output	PIN_AG17	4A	B4A_NO	F
out	HEX0[1]	Output	PIN_V18	4A	B4A_NO	F
out	HEX0[0]	Output	PIN_W17	4A	B4A_NO	F
out	HEX1[6]	Output	PIN_V17	4A	B4A_NO	F
out	HEX1[5]	Output	PIN_AE17	4A	B4A_NO	F
out	HEX1[4]	Output	PIN_AE18	4A	B4A_NO	F
out	HEX1[3]	Output	PIN_AD17	4A	B4A_NO	F
out	HEX1[2]	Output	PIN_AE16	4A	B4A_NO	F
out	HEX1[1]	Output	PIN_V16	4A	B4A_NO	PIN_V16
out	HEX1[0]	Output	PIN_AF16	4A	B4A_NO	PIN_AF16
out	LEDR	Output	PIN_AA24	5A	B5A_NO	PIN_AA24
in	SW0	Input	PIN_AB30	5B	B5B_NO	PIN_AB30
in	SW1	Input	PIN_Y27	5B	B5B_NO	PIN_Y27
in	SW2	Input	PIN_AB28	5B	B5B_NO	PIN_AB28
<<new node>>						

实验结果:


开始计数:



计数到 99，led 闪烁 28 秒：



Led 结束闪烁后，重新开始计数：



扩展实验部分：

设计思路：

输入为：clk 时钟信号，两位的 select 进行功能选择，两位 change_select 选择设置的时、分、秒，change_in 是设置时间的输入，sec_in 是秒表开关。

输出：hex0-5 是数码管，led 是闹钟输出。

用周期为 1 秒的时钟信号作为设计的时钟信号，若 select=1 时，将 sec, min, hour 赋值为手动设置的时分秒；否则 clock 正常运行。若 select=3 且秒表开关为 1，秒表同时也计数。当 clock 的时分秒与闹钟设置的时分秒相等时，led 亮。

检测到 change_in 上升沿时，若 select=1 或 2，则进行手动时间设置或闹钟设置。

设计代码：

my_clock.v

```
1 module my_clock(clk, select, change_select, change_in, sec_in, hex0, hex1, hex2, hex3,
2   hex4, hex5, led);
3   input clk;
4   input [1:0] select;           //功能选择  0:normal  1:set time  2:alarm  3:秒表
5   input [1:0] change_select;    //调整/闹钟时分秒选择
6   input change_in;              //调整/闹钟input
7   input sec_in;                 //秒表开关
8
9   output reg [6:0] hex0;
10  output reg [6:0] hex1;
11  output reg [6:0] hex2;
12  output reg [6:0] hex3;
13  output reg [6:0] hex4;
14  output reg [6:0] hex5;
15  output reg led;
16
17  reg [24:0] count_clk = 0;
18  reg [5:0] sec = 0;
19  reg [5:0] min = 58;
20  reg [4:0] hour = 23;
21  reg [5:0] set_sec = 0;
22  reg [5:0] set_min = 0;
23  reg [4:0] set_hour = 14;
24  reg [5:0] alm_sec = 0;
25  reg [5:0] alm_min = 0;
26  reg [4:0] alm_hour = 0;
27  reg clk_is = 0;
28  reg [16:0] sec_clock = 0;
```

生成 1 秒的时钟信号：

```
29
30 always @ (posedge clk)
31   if(count_clk == 25000000)
32     begin
33       count_clk <= 0;
34       clk_is <= ~clk_is;end
35   else count_clk <= count_clk + 1;
```

时钟正常状态和设置手动设置的时间：

```

37 always @ (posedge clk_1s)
38 begin
39     led = 0;
40     if(select != 3) sec_clock = 0;
41     if(select == 1) //手动设置时间
42     begin
43         sec = set_sec;
44         min = set_min;
45         hour = set_hour;
46     end
47     else
48     begin
49         if(sec < 59) sec = sec + 1;
50     end
51     else
52     begin
53         sec = 0;
54         if(min < 59) min = min + 1;
55     end
56     else
57     begin
58         min = 0;
59         if(hour < 23) hour = hour + 1;
60         else hour = 0;
61     end
62 end
end

```

秒表和闹钟的显示：

```

63 if(select == 3 && sec_in == 1) sec_clock = sec_clock+1;
64
65 if(sec == alm_sec && min == alm_min && hour == alm_hour) led=1;
66

```

数码管部分略...

手动设置时间：

```

415 always @ (posedge change_in)
416 begin
417     if(select == 1) //手动调整时间
418     begin
419         if(change_select == 0) //change sec
420         begin
421             if(set_sec < 59) set_sec = set_sec+1;
422         end
423         else
424         begin
425             set_sec = 0;
426             if(set_min < 59) set_min = set_min+1;
427         end
428         else
429         begin
430             set_min = 0;
431             if(set_hour < 23) set_hour = set_hour+1;
432             else set_hour = 0;
433         end
434     end
435     else if(change_select == 1) //change min
436     begin
437         if(set_min < 59) set_min = set_min+1;
438     end
439     else
440     begin
441         if(set_hour < 23) set_hour = set_hour+1;
442         else set_hour = 0;
443     end
444 end
end

```

change min、hour 部分略...

设置闹钟:


```
450 else if(select == 2) //set alarm
451 begin
452     if(change_select == 0) //change sec
453     begin
454         if(alm_sec < 59) alm_sec = alm_sec+1;
455         else
456         begin
457             alm_sec = 0;
458             if(alm_min < 59) alm_min = alm_min+1;
459             else
460             begin
461                 alm_min = 0;
462                 if(alm_hour < 23) alm_hour = alm_hour+1;
463                 else alm_hour = 0;
464             end
465         end
466     end
467 else if(change_select == 1) //change min
468 begin
469     if(alm_min < 59) alm_min = alm_min+1;
470     else
471     begin
```

change min、hour 部分略...


















激励代码:

```
67 clk=0;select=0;change_select=0;change_in=0;#1100;
68 /*select=3;sec_in=0;#500
69 sec_in=1;#5000;
70 sec_in=0;*/
71 select=1;change_select=0;change_in=0;#50;
72 change_select=0;change_in=1;#50;
73 change_select=0;change_in=0;#50;
74 change_select=0;change_in=1;#50;
75 change_select=0;change_in=0;#50;
76 change_select=0;change_in=1;#50;
77 change_select=1;change_in=0;#50;
78 change_select=1;change_in=1;#50;
79 change_select=1;change_in=0;#50;
80 change_select=1;change_in=1;#50;
81 change_select=1;change_in=0;#50;
82 change_select=1;change_in=1;#50;
83 change_select=2;change_in=0;#50;
84 change_select=2;change_in=1;#50;
85 change_select=2;change_in=0;#50;
86 change_select=2;change_in=1;#50;
87 change_select=2;change_in=0;#50;
88 change_select=2;change_in=1;#50;
89 select=0;change_select=0;change_in=0;#50;
90 select=2;
91 change_select=1;change_in=0;#50;
92 change_select=1;change_in=1;#50;
93 select=0;change_select=0;change_in=0;#50;
94 // --> end
95 $display("running testbench");
```

时钟正常运行和手动设置时间:





引脚分配:

Node Name	Direction	Location	I/O Bank	VREF Group
 change_in	Input	PIN_AJ4	3B	B3B_NO
 change_select[1]	Input	PIN_AC30	5B	B5B_NO
 change_select[0]	Input	PIN_AB28	5B	B5B_NO
 clk	Input	PIN_AF14	3B	B3B_NO
 hex0[6]	Output	PIN_AH18	4A	B4A_NO
 hex0[5]	Output	PIN_AG18	4A	B4A_NO
 hex0[4]	Output	PIN_AH17	4A	B4A_NO
 hex0[3]	Output	PIN_AG16	4A	B4A_NO
 hex0[2]	Output	PIN_AG17	4A	B4A_NO
 hex0[1]	Output	PIN_V18	4A	B4A_NO
 hex0[0]	Output	PIN_W17	4A	B4A_NO
 hex1[6]	Output	PIN_V17	4A	B4A_NO
 hex1[5]	Output	PIN_AE17	4A	B4A_NO
 hex1[4]	Output	PIN_AE18	4A	B4A_NO
 hex1[3]	Output	PIN_AD17	4A	B4A_NO
 hex1[2]	Output	PIN_AE16	4A	B4A_NO
 hex1[1]	Output	PIN_V16	4A	B4A_NO


Named: * ⌵ ⏪ ⏩ Edit: ✕ ✓					
	Node Name	Direction	Location	I/O Bank	VREF Group
out	hex1[0]	Output	PIN_AF16	4A	B4A_NO
out	hex2[6]	Output	PIN_W16	4A	B4A_NO
out	hex2[5]	Output	PIN_AF18	4A	B4A_NO
out	hex2[4]	Output	PIN_Y18	4A	B4A_NO
out	hex2[3]	Output	PIN_Y17	4A	B4A_NO
out	hex2[2]	Output	PIN_AA18	4A	B4A_NO
out	hex2[1]	Output	PIN_AB17	4A	B4A_NO
out	hex2[0]	Output	PIN_AA21	4A	B4A_NO
out	hex3[6]	Output	PIN_AD20	4A	B4A_NO
out	hex3[5]	Output	PIN_AA19	4A	B4A_NO
out	hex3[4]	Output	PIN_AC20	4A	B4A_NO
out	hex3[3]	Output	PIN_AA20	4A	B4A_NO
out	hex3[2]	Output	PIN_AD19	4A	B4A_NO
out	hex3[1]	Output	PIN_W19	4A	B4A_NO
out	hex3[0]	Output	PIN_Y19	4A	B4A_NO
out	hex4[6]	Output	PIN_AH22	4A	B4A_NO
out	hex4[5]	Output	PIN_AF23	4A	B4A_NO

Named: * ⌵ ⏪ ⏩ Edit: ✕ ✓					
	Node Name	Direction	Location	I/O Bank	VREF Group
out	hex4[4]	Output	PIN_AG23	4A	B4A_NO
out	hex4[3]	Output	PIN_AE23	4A	B4A_NO
out	hex4[2]	Output	PIN_AE22	4A	B4A_NO
out	hex4[1]	Output	PIN_AG22	4A	B4A_NO
out	hex4[0]	Output	PIN_AD21	4A	B4A_NO
out	hex5[6]	Output	PIN_AB21	4A	B4A_NO
out	hex5[5]	Output	PIN_AF19	4A	B4A_NO
out	hex5[4]	Output	PIN_AE19	4A	B4A_NO
out	hex5[3]	Output	PIN_AG20	4A	B4A_NO
out	hex5[2]	Output	PIN_AF20	4A	B4A_NO
out	hex5[1]	Output	PIN_AG21	4A	B4A_NO
out	hex5[0]	Output	PIN_AF21	4A	B4A_NO
out	led	Output	PIN_AA24	5A	B5A_NO
in	sec_in	Input	PIN_W25	5B	B5B_NO
in	select[1]	Input	PIN_Y27	5B	B5B_NO
in	select[0]	Input	PIN_AB30	5B	B5B_NO
	<<new node>>				


实验结果：
设置时间和闹钟：




设定的闹钟时间到，led 亮：



秒表：





五、 实验中遇到的问题及解决办法

- 1、一开始计数器到 98 就停止，重新开始计数时也直接从 1 开始，后来发现是因为自己不细心，在判断 $\text{count} > 98$ 的 if 语句中，也对 count 加了 1，导致 $\text{count} > 98$ 以后，每次都是加 2。
- 2、感觉自己电子时钟的设计思路不是很好，也有很多冗余的代码…

六、 启示

写的时候一定要想好了再写，不然边想边写的话很容易混乱…

七、 意见与建议

虽然之前我并没有上过数字电路这门课，但是实验手册前面的讲解非常的清楚，由浅入深，帮助我学习和完成了这次实验。设计电子时钟挺好玩的！