

数字电路与数字系统实验

实验八 键盘

姓名:

学号:

班级:

邮箱:

实验时间:

一、 实验目的

学习状态机的原理，通过 verilog 语言设计、实现一个状态机，实现单个按键的 ascii 码显示。

二、 实验原理

有限状态机被分为两种： Moore（摩尔）型有限状态机和 Mealy（米里）型有限状态机。 Moore 型有限状态机的输出信号只与有限状态机的当前状态有关，与输入信号的当前值无关，输入信号的当前值只会影响到状态机的次态，不会影响状态机当前的输出。 Mealy 有限状态机的输出不仅仅与状态机的当前状态有关，而且与输入信号的当前值也有关。 Mealy 有限状态机的输出直接受输入信号的当前值影响，而输入信号可能在一个时钟周期内任意时刻变化，这使得 Mealy 有限状态机对输入的响应发生在当前时钟周期，比 Moore 有限状态机对输入信号的响应要早一个周期。因此，输入信号的噪声可能影响到输出的信号。

三、 实验环境

Quartus 18.1、FPGA 开发板

四、 实验过程

设计思路：

主要分为四个模块，第一个是实验手册上提供 ps2_keyboard，用来接收键盘的输入；第二个模块是 ram，通过 ps2_keyboard 里接收的键盘扫描码来获取对应的 ascii 码；第三个模块是 show，通过标识键盘是否按下的 flag 来决定是否显示输出；第四个模块是顶层模块 keyboard，调用上述三个模块和判断键盘输入的情况。当 ps2_keyboard 输出 ready 时，若 data 为 8' fh0 时，表示松开按键，将所有 flag 置为 0；若 flag2 为 0，表示断码已经过去，此时可以接受新的键盘扫描码，所以将 flag2 置为 1；若 data 不为 8' hf0 且 flag2 为 1，表示已经按下一个键，将 flag1 置为 1，显示新按键的扫描码和 ascii 码。

设计代码:

keyboard.v

```
1 module keyboard(clk,clrn,ps2_clk,ps2_data,hex0,hex1,hex2,hex3,hex4,hex5);
2 input clk,clrn,ps2_clk,ps2_data;
3
4 output [6:0] hex0,hex1,hex2,hex3,hex4,hex5;
5
6 wire ready,overflow;
7 wire [7:0] data, asc;
8
9 reg nextdata_n;
10 reg flag1 = 1;
11 reg flag2 = 1;
12 reg flag3 = 0;
13 reg always_show = 1;
14 reg [7:0] count=0;
15 reg [7:0] outdata=0;
16
17 reg [6:0] count_clk = 0;
18 reg clk2 = 0;
19 always @(posedge clk)
20 begin
21     if(count_clk == 100)
22     begin
23         count_clk <= 0;
24         clk2 <= ~clk2;
25     end
26     else
27         count_clk <= count_clk + 1;
28 end
29
30 ps2_keyboard P(.clk(clk), .clrn(clrn), .ps2_clk(ps2_clk), .ps2_data(ps2_data),
```

```
30 ps2_keyboard P(.clk(clk), .clrn(clrn), .ps2_clk(ps2_clk), .ps2_data(ps2_data),
31 .data(data), .ready(ready), .nextdata_n(nextdata_n), .overflow(overflow));
32
33 ram R(.data(outdata), .data_asc(asc), .flag(flag3));
34
35 show S0(.flag(flag1), .data(outdata[3:0]), .hex(hex0));
36 show S1(.flag(flag1), .data(outdata[7:4]), .hex(hex1));
37 show S2(.flag(flag1), .data(asc[3:0]), .hex(hex2));
38 show S3(.flag(flag1), .data(asc[7:4]), .hex(hex3));
39 show S4(.flag(always_show), .data(count[3:0]), .hex(hex4));
40 show S5(.flag(always_show), .data(count[7:4]), .hex(hex5));
41
42 always @ (posedge clk2)
43 begin
44     if (ready)
45     begin
46         if (data == 8'hf0)
47         begin
48             outdata <= data;
49             count <= count + 1;
50             flag2 <= 0;
51             flag1 <= 0;
52         end
53         else if(!flag2)
54         begin
55             outdata <= data;
56             flag2 <= 1;
57             flag1 <= 0;
58         end
59         else if(data != 8'hf0 && flag2)
60         begin
```

```
59         else if(data != 8'hf0 && flag2)
60         begin
61             outdata <= data;
62             flag1 <= 1;
63         end
64
65         if(data == 8'h12 && outdata != 8'hf0) flag3 <= 1;
66         else if(data == 8'h12 && outdata == 8'hf0) flag3 <= 0;
67         nextdata_n <= 0;
68     end
69     else nextdata_n <= 1;
70 end
71
72 endmodule
73
```

show. v

```
1 module show(flag,data,hex);
2 input flag;
3 input [3:0] data;
4
5 output reg [6:0] hex;
6
7 always @ (*)
8     if(flag)
9         case(data)
10             4'h0: hex = 7'b1000000;
11             4'h1: hex = 7'b1111001;
12             4'h2: hex = 7'b0100100;
13             4'h3: hex = 7'b0110000;
14             4'h4: hex = 7'b0011001;
15             4'h5: hex = 7'b0010010;
16             4'h6: hex = 7'b0000010;
17             4'h7: hex = 7'b1111000;
18             4'h8: hex = 7'b0000000;
19             4'h9: hex = 7'b0010000;
20             4'ha: hex = 7'b0001000;
21             4'hb: hex = 7'b0000011;
22             4'hc: hex = 7'b1000110;
23             4'hd: hex = 7'b0100001;
24             4'he: hex = 7'b0000110;
25             4'hf: hex = 7'b0001110;
26             default: hex = 7'b1111111;
27         endcase
28     else hex = 7'b1111111;
29
30 endmodule
31
```

ram. v

```
1 module ram(data, data_asc,flag);
2 input [7:0] data;
3 input flag;
4 output reg [7:0] data_asc;
5 reg [7:0] ram [255:0];
6
7 initial
8     begin
9         $readmemh("c:/intelFPGA_lite/exp/exp08/ram.txt", ram, 0, 255);
10    end
11
12    always
13        begin
14            data_asc = ram[data];
15            if(flag) data_asc = data_asc - 8'h20;
16        end
17    endmodule
18
```

ps2_keyboard. v 和实验手册上的一样…

ModelSim 仿真:

没有进行这一步，直接在开发板上进行验证…


引脚分配:

	Node Name	Direction	Location	I/O Bank
in	clk	Input	PIN_AF14	3B
in	clrn	Input	PIN_AB30	5B
out	hex0[6]	Output	PIN_AH18	4A
out	hex0[5]	Output	PIN_AG18	4A
out	hex0[4]	Output	PIN_AH17	4A
out	hex0[3]	Output	PIN_AG16	4A
out	hex0[2]	Output	PIN_AG17	4A
out	hex0[1]	Output	PIN_V18	4A
out	hex0[0]	Output	PIN_W17	4A
out	hex1[6]	Output	PIN_V17	4A
out	hex1[5]	Output	PIN_AE17	4A
out	hex1[4]	Output	PIN_AE18	4A
out	hex1[3]	Output	PIN_AD17	4A
out	hex1[2]	Output	PIN_AE16	4A
out	hex1[1]	Output	PIN_V16	4A
out	hex1[0]	Output	PIN_AF16	4A
out	hex2[6]	Output	PIN_W16	4A


	Node Name	Direction	Location	I/O Bank
out	hex2[5]	Output	PIN_AF18	4A
out	hex2[4]	Output	PIN_Y18	4A
out	hex2[3]	Output	PIN_Y17	4A
out	hex2[2]	Output	PIN_AA18	4A
out	hex2[1]	Output	PIN_AB17	4A
out	hex2[0]	Output	PIN_AA21	4A
out	hex3[6]	Output	PIN_AD20	4A
out	hex3[5]	Output	PIN_AA19	4A
out	hex3[4]	Output	PIN_AC20	4A
out	hex3[3]	Output	PIN_AA20	4A
out	hex3[2]	Output	PIN_AD19	4A
out	hex3[1]	Output	PIN_W19	4A
out	hex3[0]	Output	PIN_Y19	4A
out	hex4[6]	Output	PIN_AH22	4A
out	hex4[5]	Output	PIN_AF23	4A
out	hex4[4]	Output	PIN_AG23	4A
out	hex4[3]	Output	PIN_AE23	4A

out	hex4[2]	Output	PIN_AE22	4A
out	hex4[1]	Output	PIN_AG22	4A
out	hex4[0]	Output	PIN_AD21	4A
out	hex5[6]	Output	PIN_AB21	4A
out	hex5[5]	Output	PIN_AF19	4A
out	hex5[4]	Output	PIN_AE19	4A
out	hex5[3]	Output	PIN_AG20	4A
out	hex5[2]	Output	PIN_AF20	4A
out	hex5[1]	Output	PIN_AG21	4A
out	hex5[0]	Output	PIN_AF21	4A
in	ps2_clk	Input	PIN_AB25	5A
in	ps2_data	Input	PIN_AA25	5A
<<new node>>				


实验结果：
按一个 a：



松开 a:



按 shift+a, 显示大写 A:



五、 实验中遇到的问题及解决办法

1. 一开始只设置了一个 flag 来判断是否应该显示和计数，导致扫描码变化且每次计数都不是增加 1，后来经过调试，增加了一个 flag，解决了这个问题。

六、 启示

高级要求（选做）

- 支持 Shift, CTRL 等组合键，在 LED 上显示组合键是否按下的状态指示
- 支持 Shift 键与字母/数字键同时按下，相互不冲突
- 支持输入大写字符，显示对应的 ASCII 码

通过 flag3 判断是否按下 shift，若按下，则输出大写字母的 ascii 码。
keyboard.v

```
if(data == 8'h12 && outdata != 8'hf0) flag3 <= 1;  
else if(data == 8'h12 && outdata == 8'hf0) flag3 <= 0;
```

ram.v

```
always  
begin  
    data_asc = ram[data];  
    if(flag) data_asc = data_asc - 8'h20;  
end  
endmodule
```

七、 意见与建议

虽然之前我并没有上过数字电路这门课，但是实验手册前面的讲解非常的清楚，由浅入深，帮助我学习和完成了这次实验。