

上海大学 计算机学院

《数字逻辑实验》报告 1

姓名 _____ 学号 _____

时间 周四 9-11 机位 _____ 指导教师 _____

实验名称: _____ 基本门电路 _____

一 实验目的

1. 进行 74LS86 芯片的异或逻辑功能测试;
2. 采用 74LS86 异或门和 74LS00 与非门元件, 分别组装半加器和单比特全加器, 并进行功能验证;
3. 掌握 Quartus II 软件工具的使用, 设计一个双比特全加器, 并将其程序烧录到 FPGA 设备上进行测试。

二 实验原理

依据《数字逻辑》理论课教材和《数字逻辑实验指导书》中 P 实验-4, “异或门 74LS86 的逻辑功能测试” 以及 P 实验-18, “实验四 半加器、全加器及逻辑运算实验”。

三 实验内容

1. 实验任务一——异或门逻辑功能测试

(1) 实验步骤

- ①. 将 74LS86 芯片的第 1 和第 2 引脚（输入端）与开关相连，第 3 引脚（输出端 Y）与 0-1 显示屏相连。第 7 引脚连接到地线接口；第 16 引脚连接到电源接口。
- ②. 拨动开关，观察 0-1 显示屏，填表格 1（单击可访问）；

(2) 实验现象

当两个开关处于相反状态（一个打开，另一个关闭）时，显示 1；如果两个开关处于相同状态（要么都打开，要么都关闭），显示 0。

(3) 实验记录、分析与处理

表格 1

输入		输出	现象
A	B	Y	
0	0	0	数字 0
0	1	1	数字 1
1	0	1	数字 1
1	1	0	数字 0

(4) 实验结论

实验结果表明，74LS86 芯片的输出与异或逻辑运算相符，已经成功完成了异或门逻辑功能的测试，满足了实验目的的第一项要求。这个结果确保了 74LS86 芯片可以作为后续实

验中异或门逻辑功能的基础元件。

2. 实验任务 2——设计全加器

(1) 实验步骤

①. 列出真值表

A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

图表 1 全加器真值表

②. 写出表达式

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$
$$C_i = \overline{\overline{(A_i \oplus B_i)C_{i-1}} \overline{A_i B_i}}$$

③. 用与非门构建非门

根据实验一所学到的知识，构建非门，然后只需要非门、与非门以及异或门构造一位全加器。

④. 按照电路图连接各元件，拨动开关，观察 0-1 显示屏，填表格 2（单击可访问）。

(2) 实验现象

- ①. 当 A_i 、 B_i 、 C_{i-1} 全为 0 时， C_i 显示 0， S_i 显示 0；
- ②. 当 A_i 、 B_i 、 C_{i-1} 有一个 1 时， C_i 显示 0， S_i 显示 1；
- ③. 当 A_i 、 B_i 、 C_{i-1} 有两个 1 时， C_i 显示 1， S_i 显示 0；
- ④. 当 A_i 、 B_i 、 C_{i-1} 全为 1 时， C_i 显示 1， S_i 显示 1；

(3) 实验记录、分析与处理

表格 2 一位全加器实验数据

输入			输出		现象
A_i	B_i	C_{i-1}	C_i	S_{i-1}	
0	0	0	0	0	C_i 显示 0， S_i 显示 0
0	0	1	0	1	C_i 显示 0， S_i 显示 1
0	1	0	0	1	C_i 显示 0， S_i 显示 1
0	1	1	1	0	C_i 显示 1， S_i 显示 0
1	0	0	0	1	C_i 显示 0， S_i 显示 1
1	0	1	1	0	C_i 显示 1， S_i 显示 0
1	1	0	1	0	C_i 显示 1， S_i 显示 0
1	1	1	1	1	C_i 显示 1， S_i 显示 1


(4) 实验结论

根据实验数据可知，用 74LS00 与非门和 74LS86 异或门芯片成功构成了一位全加器。

3. 实验任务三——二位全加器的设计

(1) 实验步骤

- ①. 在 Quartus II 中创建文件夹与工程文件，画出电路图，如图表 2；



图表 2 二位全加器

- ②. 选择 FPGA 型号并分配管脚：A1、A2 对应 133、132，B1、B2 对应 131、130，S1、S2、C1 对应 18、19、17。
- ③. 使用模拟软件测试设计。
- ④. 将设计下载到 FPGA。
- ⑤. 连接实验箱：输入端 A1、A2、B1、B2 分别连接到 5、6、3、4 管脚的开关，输出端 S1、S2、C1 连接到 15、16、14 管脚的发光二极管。
- ⑥. 测试 FPGA 功能。

(2) 实验现象

在 Compiler 编译成功并将文件下载到 FPGA 实验模板后,可以通过开关向上拨动输入 1, 向下输入 0, 而电路会根据输入给出一个稳定的输出, 并用数码管的 0-1 表示。且实际结果与理论真值表中的数据相符合。

(3) 实验记录、分析与处理

输入				输出		
A_1	A_0	B_1	B_0	C_i	S_1	S_0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

(4) 实验结论

使用 Quartus II 软件设计二位全加器, 可以简化了外部连线, 也实现了加法计算法则。

四 建议

开始实验前，应该先检查电线有没有问题，否则会事半功倍。

五 体会

预习对我来说真的很重要，尤其是在学习数字逻辑这种课程的时候。我会先翻翻课本或者实验指导书，看看那些逻辑电路图和逻辑表达式。自己先试着理解一下，比如半加器和全加器是怎么工作的，它们是怎么搭建的。

比如，书里可能没有教我怎么搭建两个二位的全加器，但如果我理解了半加器和一位全加器的原理，我就能自己推导出搭建方法。虽然听起来不难，但这个过程锻炼了我的类比、组合、推导能力。把学到的知识用到实际操作中，这种体验真的很棒。

做了两次实验之后，我感觉自己从一开始的一无所知，到现在也能懂一些了。每次实验都有点小收获，