# Progetto di Reti Logiche

Prof. Gianluca Palermo - Anno 2019/2020

Rigutti Luca [codice persona: 10558383] Tortorelli Giuseppe [codice persona: 10582962]

# Contents

1 Introduzione							
	1.1 Scopo del progetto						
	1.2	Specifi	che generali	2			
	1.3	Interfa	ccia del componente	3			
	1.4		descrizione memoria				
2	Des	ign		5			
	2.1 Stati della macchina						
		2.1.1	IDLE: i_rst = 0	6			
		2.1.2	READ: i_start = 1 e status = $0 \dots \dots \dots \dots \dots \dots \dots \dots$	6			
		2.1.3	ENCODE: $i_start = 1$ , $status = 1$ e $encode_status = 0 \dots \dots \dots \dots$	6			
		2.1.4	WRITE: i_start = 1, status = 1 e encode_status = 1				
		2.1.5	DONE: i_start = 1 e status = 2				
		2.1.6	END: i_start = $0$ e status = $3$	6			
3	Risultati dei test						
4	Con	clusio	ne	7			
	11	4.1 Risultati della sintesi					

### 1 Introduzione

### 1.1 Scopo del progetto

Il progetto di reti logiche dell'anno accademico 2019-2020 si basa sul metodo di codifica a bassa dissipazione di potenza detto "Working Zone". Il metodo Working Zone lavora sul Bus Indirizzi e si usa per codificare il valore di un indirizzo nel caso questo appartenga a certi intervalli noti: le Working Zone. Ci possono essere multiple Working Zone, ognuna delle quali parte da un indirizzo base e si estende per una dimensione fissa.

### 1.2 Specifiche generali

Vengono fornite 8 Working Zone e l'indirizzo da codificare. Ogni Working Zone parte dall'indirizzo base e si estende per una dimensione complessiva di 4 indirizzi (incluso quello base). Si possono presentare due casi:

#### 1. Indirizzo non presente in nessuna Working Zone

In questo caso l'indirizzo codificato da restituire in output è così formato:

#### $WZ\_BIT \& ADDR$

- WZ\_BIT: è il bit che indica se l'indirizzo appartiene o meno a qualche Working Zone e in questo caso vale 0.
- ADDR: è l'indirizzo originale fornito in input.

#### 2. Indirizzo presente in una Working Zone

In questo caso l'indirizzo codificato da restituire in output è così formato:

#### WZ\_BIT & WZ\_NUM & WZ\_OFFSET

- WZ\_BIT: è il bit che indica se l'indirizzo appartiene o meno a qualche Working Zone e in questo caso vale 1.
- WZ\_NUM: è il numero della Working Zone a cui l'indirizzo appartiene.
- WZ\_OFFSET: è l'offset tra l'indirizzo base della Working Zone e l'indirizzo da codificare.

L'indirizzo da codificare è espresso su 7 bit, in modo tale da rappresentare tutti i valori che vanno da 0 a 127. Le Working Zone e l'indirizzo codificato sono espressi su 8 bit.

Poichè le Working Zone sono 8, WZ\_NUM è espresso su 3 bit. Ne consegue che WZ\_OFFSET è espresso su 4 bit.

In particolare WZ\_OFFSET è codificato 1 hot così come segue:

- WZ\_OFFSET = 0 è codificato come 0001;
- WZ\_OFFSET = 1 è codificato come 0010;
- WZ\_OFFSET = 2 è codificato come 0100;
- WZ\_OFFSET = 3 è codificato come 1000;

### 1.3 Interfaccia del componente

```
entity poject_reti_logiche is
    port (
                      : in std_logic;
         i_clk
         i_start
                     : in std_logic;
         i_rst
                     : in std_logic;
                     : in std_logic_vector(7 downto 0);
         i_data
         o_address : out std_logic_vector(15 downto 0);
o_done : out std_logic;
                    : out std_logic;
         o_en
                    : out std_logic;
         o_we
         o_data : out std_logic_vector(7 downto 0)
    );
end project_reti_logiche;
```

- i\_clk è il segnale di CLOCK;
- i\_start è il segnale di START;
- i\_rst è il segnale di RESET;
- i\_data è il segnale che arriva dalla memoria in seguto ad una richiesta di lettura;
- o\_address è il segnale di uscita che manda l'indirizzo alla memoria;
- o\_done è il segnale di uscita che comunica la fine dell'elaborazione
- o\_en è il segnale di ENABLE da mandare alla memoria per abilitare la lettura
- o\_we è il segnale di WRITE ENABLE da mandare alla memoria per abilitare la scritture
- o\_data è il segnale di uscita che invia alla memoria l'indirizzo codificato

# 1.4 Dati e descrizione memoria

I dati, ciascuno di dimensione 8 bit (ADDR è esteso con uno 0 in posizione più significativa), sono memorizzati in una memoria RAM di 16 celle con indirizzamento al byte:

- Le cella di indirizzi dallo 0 al 7 contengono gli indirizzi base delle 8 Working Zone;
- La cella di indirizzo 8 contiene l'indirizzo da codificare;
- La cella di indirizzo 9 contiene l'indirizzo codificato che viene fornito in output;
- Le restanti celle sono inutilizzate;

WZ 0	Indirizzo 0
WZ 1	Indirizzo 1
WZ 2	Indirizzo 2
WZ 3	Indirizzo 3
WZ 4	Indirizzo 4
WZ 5	Indirizzo 5
WZ 6	Indirizzo 6
WZ 7	Indirizzo 7
ADDR	Indirizzo 8
ОИТРИТ	Indirizzo 9
unused	Indirizzo 15
·	

Figure 1: schema della memoria

# 2 Design

L'esecuzione inzia con un segnale di i\_rst posto a 1. Dopo l'abbassamento di i\_rst, si attende che i\_start diventi 1. Quest'ultimo rimmarrà alto fintanto che il segnale o\_done è basso. Quindi, dopo aver portato a 1 il segnale o\_en, si inizia con il prendere i dati dalla memoria. Successivamente si abilita il segnale di scrittura (o\_we) e si cerca la Working Zone corrispondente all'indirizzo da codificare. A seconda che la Working Zone venga trovata o meno, si scrive sul seganle o\_data l'indirizzo codificato nella maniera opportuna. Conclusa questa fase, si porta il segnale o\_done a 1 per indicare di aver finito con l'esecuzione e in modo tale da poter far scendere prima i\_start e di conseguenza ancora o\_done. Quindi la macchina si pone in attesa di un nuovo segnale di inizio o di reset con la differenza che nel primo caso si procede a leggere la memoria solo nella posizione corrispondente all'indirizzo da codificare.

L'implementazione è stata sviluppata tramite un'unica architettura di tipo Behavioral. Di seguito sono illustrati i vari segnali interni utilizzati:

```
signal wz0 : std_logic_vector(7 downto 0);
signal wz1 : std_logic_vector(7 downto 0);
signal wz2 : std_logic_vector(7 downto 0);
signal wz3 : std_logic_vector(7 downto 0);
signal wz4 : std_logic_vector(7 downto 0);
signal wz5 : std_logic_vector(7 downto 0);
signal wz6 : std_logic_vector(7 downto 0);
signal wz7 : std_logic_vector(7 downto 0);
signal addr : std_logic_vector(7 downto 0);
signal en_status : std_logic;
signal we_status : std_logic;
signal wz_found : std_logic;
signal encode_status : std_logic;
signal tmp_o_data : std_logic_vector( 7 downto 0);
signal mem_counter : integer;
signal status : integer;
```

- wz0: è utilizzato per memorizzare l'indirizzo base della prima Working Zone;
- wz1 : è utilizzato per memorizzare l'indirizzo base della seconda Working Zone;
- wz2 : è utilizzato per memorizzare l'indirizzo base della terza Working Zone;
- wz3: è utilizzato per memorizzare l'indirizzo base della quarta Working Zone;
- wz4 : è utilizzato per memorizzare l'indirizzo base della quinta Working Zone;
- wz5 : è utilizzato per memorizzare l'indirizzo base della sensta Working Zone;
- wz6: è utilizzato per memorizzare l'indirizzo base della settima Working Zone;
- wz7: è utilizzato per memorizzare l'indirizzo base della ottava Working Zone;
- addr : è utilizzato per memorizzare l'indirizzo da codificare;
- en\_status : è utilizzato per controllare il valore di o\_en;
- wn\_status : è utilizzato per controllare il valore di o\_we;
- wz\_found: è utilizzato per controllare se l'indirizzo è stato trovato in una delle Working Zone;
- encode\_status : è utilizzato per controllare la fare si codifica;
- tmp\_o\_data: è utilizzato per memorizzare un valore temporaneo dell'indirizzo codificato;
- mem\_counter: è utilizzato per realizzare il contatore che legge i valori dalla memoria;
- status : è utilizzato per distinguere le varie fasi di esecuzione della macchina;

#### 2.1 Stati della macchina

Le principali fasi di esecuzione sono scandite dal segnale status. Di seguito la descrizione precisa degli stati più interessanti della macchina.




Figure 2: diagramma degli stati

#### 2.1.1 IDLE: $i_rst = 0$

è lo stato si reset

#### 2.1.2 READ: $i_start = 1 e status = 0$

Dopo un ciclo di clock utile per attivare la lettura tramite i segnali en\_status e o\_en, inizia il contatore che legge i dati dalla memoria. Ogni due cicli di clock viene posto in o\_address l'indirizzo della memoria che contiene il valore che si vuole leggere al ciclo successivo. La scelta di leggere un dato ogni due cicli è stata presa al fine di evitare sfasamenti sulla lettura dei dati a causa di eventuali ritardi. Va precisato che se gli eventuali ritardi superano il periodo del clock la soluzione adottata non risulta efficace, ma dal momento che non è fornito alcun modo per verificare se il dato richiesto è stato effettivamente ricevuto, abbiamo assunto che tali ritardi siano frutto di un funzionamento non contemplato della macchina [usare solo come appunto per chiedere all'esercitatore].

#### 2.1.3 ENCODE: $i_start = 1$ , status = 1 e encode\_status = 0

Dopo un ciclo di clock utile per attivare la scrittura tramite i segnali we\_status e o\_we, inizia la fase di codifica. Viene confrontato l'indirizzo da codificare con ogni set di Working Zone parallelamente e nel caso venga trovata una corrispondenza si scrive l'indirizzo codificato in temp\_o\_data. Il segnale wz\_found serve per discriminare se la Working Zone è stata trovata o meno.

#### $2.1.4 \quad \mathrm{WRITE}$ : i\_start =1, status $=1 \mathrm{~e}$ encode\_status =1

Questo è lo stato in cui viene scritto il risultato nella memoria. Grazie al segnale wz\_found è possibile scrivere l'indirizzo codificato nella maniera opportuna.

#### 2.1.5 DONE: $i_start = 1 e status = 2$

Finita l'elaborazione, si settano i vari segnali ai valori opportuni e si alva il segnale di o\_done per notificare che l'esecuzione è stata completata.

#### 2.1.6 END: $i_start = 0$ e status = 3

i\_start è tornato a 0 quindi si riabbassa anche o\_done.


I segnali mem\_counter e o\_address vengono settati in maniera tale entrare nel contatore nella posizione in cui viene letto dalla memoria l'indirizzo da codificare. Questo perchè gli indirizzi delle Working Zone non cambiano tra un segnale si start e un'altro ma solo quando viene resettata la macchina.

# 3 Risultati dei test

# 4 Conclusione

# 4.1 Risultati della sintesi

Il componente sintetizzato supera correttamente tutti i test specificati nelle 3 simulazioni Behavioral, Post-Synthesis Functional e Post-Synthesis Timing. Inoltre tutti i test restituiscono esito positivo sia in Pre-Synthesis che in Post-Synthesis, con un periodo di clock fino a 1[ns]. Di seguito lo schema del circuito sintetizzato.



Resource	Estimation	Available	Utilization %
LUT	143	134600	0.11
FF	105	269200	0.04
IO	38	285	13.33
BUFG	1	32	3.13

Figure 3: schema del circuito e tabella di utilizzo