Санкт-Петербургский Политехнический Университет Петра Великого Институт Компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

Лабораторная работа 2

Предмет: Проектирование реконфигурируемых гибридных вычислительных систем

Тема: Введение в Vivado HLS Tool CLI

Задание 1

Студент: Безрукова Ю.С. Гр. № 3540901/81502

Преподаватель: Антонов А.П.

Санкт-Петербургский Политехнический Университет Петра Великого Институт Компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

Лабораторная работа 2

Предмет: Проектирование реконфигурируемых гибридных вычислительных систем

Тема: Введение в Vivado HLS Tool CLI

Задание 1

Студент: Белоглазов К.И.

Гр. 3540901/81501

Преподаватель: Антонов А.П.

Оглавление

Задание	. 4
Ход работы	. 5
Вывол	

Задание

Создать скрипт автоматизирующий процесс:

Создать проект lab2_1

Подключить файл lab2_1.c (папка source)

Подключить тест lab2 1 test.c (папка source)

Микросхема: xa7a12tcsg325-1q

Сделать solution1

задать: clock period 6; clock_uncertainty 0.1

осуществить моделирование

осуществить синтез

открыть GUI

проверить работу созданного скрипта.

Не стирая результаты работы предыдущего запуска скрипта, запустить скрипт еще раз и проверить корректность работы при повторном запуске

Ход работы

1. Создание исходного файла.

```
int lab2_1( char a, char b, char c, char d) {
int y;
y = a*b+c+d;
return y;
}
```

2. Создание тестового файла.

```
#include <stdio.h>
int main()
    int inA, inB, inC, inD;
    int res;
    // For adders
    int refOut[3] = \{270, 490, 1310\};
    int pass;
    int i;
    inA = 10;
    inB = 20;
    inC = 30;
    inD = 40;
    // Call the adder for 5 transactions
    for (i=0; i<3; i++)
          res = lab2 1(inA, inB, inC, inD);
          fprintf(stdout, " d*d+d+d+d=d \n", inA, inB,
inC, inD, res);
       // Test the output against expected results
          if (res == refOut[i])
               pass = 1;
          else
               pass = 0;
          inA=inA+10;
          inB=inB+10;
          inC=inC+10;
          inD=inD+10;
     }
     if (pass)
          fprintf(stdout, "-----\n");
          return 0;
     }
    else
     {
          fprintf(stderr, "-----Fail!----\n");
```

```
return 1;
}
}
```


3. Создание скрипта lab2.tcl.

```
블 lab6_2.c 🔀 📙 lab6_2_2_test.c 🔀 📙 lab6_2_3_test.c 🔀 🛗 lab6_2_4_test.c 🗵 🗎 lab2.tcl 🗵
        open project -reset lab2
  2
  3
       set_top lab2_1
  4
       add files lab2 1.c
      add_files -tb lab2_1_test.c
  7
  8
 9
      open solution solution1 -reset
 10
       set part {xa7a12tcsg325-1q}
 11
 12
 13
       create clock -period 6ns
```

4. Запуск файла lab2.tcl

В результате был создан файл vivado_hls.log и проект lab2 и solution1.

5. Для проверки правильно созданной структуры проекта откроем GUI с помощью команды vivado_hls –p lab2.



Тестовые и исходные файлы добавлены корректно.

6. Выполним команду csim_design для проведения моделирования.


Результат выполнения:

7. Выполним команду csynth_design для синтеза.

Результат выполнения:


```
| No. | Carlo | Part |
```

8. Откроем отчет в Vivado HLS GUI



Производительность: достигнутая задержка равна 3,820 нс, что входит в установленную величину в 6 нс.

Затрачиваемые ресурсы:



Данный проект будет занимать на микросхеме:

- 1 DSP блок, где будут задействованы сумматор и умножитель.
- 12 регистров для хранения и считывания данных (чисел). 37 LUT.






Диаграмма последовательности выполнения операций:



На представленном ниже изображении видно, что задержка до момента получения результата -2 такта, готовность чтения новых данных наступает еще через 1 такт.



9. Перейдем в консоль для выполнения C\RTL моделирования. Выполним команду cosim_design.

Результат выполнения:

10.Выполним команду export_design -flow impl -format ip_catalog.


Результат выполнения

```
Implementation tool: Xilinx Vivado v.2019.2
Project: lab2
Solution: solution1
Device target: xa7a12t-csg325-1Q
Report date: Thu Dec 12 03:51:37 +0300 2019

#=== Post-Implementation Resource usage ===
SSLICE: 4
LUT: 11
FF: 3
DSP: 1
BRAM: 0
SRL: 0
#=== Final timing ===
CP required: 6.000
CP achieved post-synthesis: 2.154
CP achieved post-implementation: 2.154
Timing met

HLS EXTRACTION: generated D:/Antonov/lab2_z1/source/lab2/solution1/impl/report/verilog/lab2_1_export.rpt
TNFO: [Common 17-206] Exiting Vivado at Thu Dec 12 03:51:37 2019...
```

11.Откроем Vivado HLS GUI с помощью команды vivado_hls –р lab2.



12.Запустим скрипт еще раз для проверки корректности работы, не стирая результат работы предыдущего скрипт.

```
open_project -reset lab2
 2
 3
     set top lab2 l
 4
 5
     add files lab2 l.c
 6
 7
    add files -tb lab2 1 test.c
 8
9
     open solution solution1 -reset
10
11
    set part {xa7a12tcsg325-1q}
12
13
    create clock -period 6ns
14
    csim design
15
    csynth design
16
     cosim design
      export_design -flow impl -format ip_catalog
17
```

Результат выполнения успешный. Отобразим информацию из файла vivado_hls.log.

```
INFO: [APCC 202-1] APCC is done.
        Generating csim.exe
        10*20+30+40=270
        20*30+40+50=690
        30*40+50+60=1310
       -----Pass!-----
INFO: [SIM 211-1] CSim done with 0 errors.
       INFO: [APCC 202-1] APCC is done.
         Generating cosim.tv.exe
       INFO: [COSIM 212-302] Starting C TB testing ...
        10*20+30+40=270
        20*30+40+50=690
        30*40+50+60=1310
       -----Pass!-----
       $finish
                    called
                                        time
                                                         201
                               at
                                                                                   File
                                                                   ns
       "D:/Antonov/lab2_z1/source/lab2/solution1/sim/verilog/lab2_1.autotb.v" Line 440
       ## quit
       INFO: [Common 17-206] Exiting xsim at Thu Dec 12 03:55:03 2019...
       INFO: [COSIM 212-316] Starting C post checking ...
        10*20+30+40=270
        20*30+40+50=690
        30*40+50+60=1310
       -----Pass!-----
       INFO: [COSIM 212-1000] *** C/RTL co-simulation finished: PASS ***
```

Вывод

В ходе выполнения лабораторной работы были изучены методы работы с Vivado HLS Command Prompt. Был создан проект с решением по заданным исходным, тестовым файлам и параметрам. Был написан скрипт для создания проекта и выполнения моделирования и симуляции. Полученные результаты отображены в отчете.