# Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

#### Лабораторная №8

Предмет: Проектирование реконфигурируемых гибридных вычислительных систем

Тема: Анализ потока данных

Задание 3

Студенты:

Соболь В.

Темнова А.С.

<u>Группа: 13541/3</u>

Преподаватель:

Антонов А.П.

# Содержание

1.	Задание	3
2.	Скрипт	5
3.	Решение 1	6
	3.1. Исходный код	6
	3.2. Моделирование	
	3.3. Синтез	9
4.	Решение 2	12
	4.1. Исходный код	12
	4.2. Моделирование	13
	4.3. Синтез	
	4.4. C/RTL моделирование	
<b>5.</b>	Решение 3	17
	5.1. Исходный код	17
	5.2. Моделирование	18
	5.3. Синтез	
6.	Вывод	21

#### 1. Задание

- 1. Создать проект lab8 3
- 2. Микросхема: xa7a12tcsg325-1q
- 3. Создать две функции (см. Текст ниже) исходную и модифицированную и провести их анализ.

Conditional Execution of Tasks

The DATAFLOW optimization does not optimize tasks that are conditionally executed. The

following example highlights this limitation. In this example, the conditional execution of Loop1

and Loop2 prevents  $Vivado\ HLS\ from\ optimization\ the\ data\ flow\ between\ these\ loops,\ because$ 

```
the data does not flow from one loop into the next.
void foo b(int data in1[N], int data out[N], int sel) {
int temp1[N], temp2[N];
if (sel) {
Loop1: for(int i = 0; i < N; i++) {
temp1[i] = data in[i] * 123;
temp2[i] = data in[i];
}
} else {
Loop2: for(int j = 0; j < N; j++) {
temp1[j] = data in[j] * 321;
temp2[j] = data in[j];
}
}
Loop3: for(int k = 0; k < N; k++) {
data \operatorname{out}[k] = \operatorname{temp1}[k] * \operatorname{temp2}[k];
}
```

To ensure each loop is executed in all cases, you must transform the code as shown in the

following example. In this example, the conditional statement is moved into the first loop. Both

```
loops are always executed, and data always flows from one loop to the next.
```

```
void foo_m(int data_in[N], int data_out[N], int sel) {
int temp1[N], temp2[N];
```

```
 \label{eq:loop1:intial} \textbf{Loop1: for(int } i=0; i < N; i++) \ \{
```

```
\begin{array}{l} \mbox{if (sel) } \{ \\ \mbox{temp1[i]} = \mbox{data\_in[i]} * 123; \\ \mbox{$\}$ else } \{ \\ \mbox{temp1[i]} = \mbox{data\_in[i]} * 321; \\ \mbox{$\}$ Loop2: for(int $j = 0$; $j < N$; $j++)$ } \{ \\ \mbox{temp2[j]} = \mbox{data\_in[j]}; \\ \mbox{$\}$ Loop3: for(int $k = 0$; $k < N$; $k++)$ } \{ \\ \mbox{data\_out[k]} = \mbox{temp1[k]} * \mbox{temp2[k]}; \\ \mbox{$\}$ } \\ \mbox{$\}$ } \end{array}
```

- 4. Создать тест lab8\_3\_test.c для проверки функций выше.
- 5. Для функции **foo b** 
  - задать: clock period 10; clock uncertainty 0.1
  - осуществить моделирование (с выводом результатов в консоль)
  - осуществить синтез для:
    - привести в отчете:
      - \* performance estimates=>summary
      - \* utilization estimates=>summary
      - \* scheduler viewer (выполнить Zoom to Fit)
        - · На скриншоте показать Latency
        - · На скриншоте показать Initiation Interval
      - \* resource viewer (выполнить Zoom to Fit)
        - · На скриншоте показать Latency
        - · На скриншоте показать Initiation Interval
- 6. Для функции **foo m** 
  - задать: clock period 10; clock uncertainty 0.1
  - осуществить моделирование (с выводом результатов в консоль)
  - осуществить синтез для случая FIFO for the memory buffers:
    - привести в отчете:
      - \* performance estimates=>summary
      - \* utilization estimates=>summary
      - \* scheduler viewer (выполнить Zoom to Fit)
        - · На скриншоте показать Latency
        - · На скриншоте показать Initiation Interval
      - \* resource viewer (выполнить Zoom to Fit)
        - · На скриншоте показать Latency

- · На скриншоте показать Initiation Interval
- \* Dataflow viewer
- осуществить синтез для случая ping-pong buffers:
  - привести в отчете:
    - \* performance estimates=>summary
    - \* utilization estimates=>summary
    - \* scheduler viewer (выполнить Zoom to Fit)
      - · На скриншоте показать Latency
      - · На скриншоте показать Initiation Interval
    - \* resource viewer (выполнить Zoom to Fit)
      - · На скриншоте показать Latency
      - · На скриншоте показать Initiation Interval
    - \* Dataflow viewer
- Осуществить C|RTL моделирование для случая FIFO for the memory buffers
  - Привести результаты из консоли
  - Открыть временную диаграмму (все сигналы)
    - \* Отобразить два цикла обработки на одном экране
      - · На скриншоте показать Latency
      - · На скриншоте показать Initiation Interval

#### 7. Выводы

• Объяснить отличия в синтезе foo b и двух вариантов foo m между собой

## 2. Скрипт

Ниже приводится скрипт, для автоматизации выполнения лабораторной работы.

```
1 open project -reset lab8 3 b
2 add_files lab8_3_b.c
3 set_top foo
4 add_files -tb lab8_3_test.c
6 open_solution solution1 -reset
7
  set_part \{xa7a12tcsg325-1q\}
8
  create_clock -period 10ns
9
  set clock uncertainty 0.1
10
11 csim design
12 csynth design
13
14 open_project -reset lab8_3_m
15 add_files lab8_3_m.c
16 set top foo
17 add_files -tb lab8_3_test.c
18
19
20 open solution solution ping pong -reset
21 \operatorname{set} \operatorname{part} \left\{ \operatorname{xa7a12tcsg} 325 - 1q \right\}
22 create_clock -period 10ns
23 set_clock_uncertainty 0.1
24 config dataflow -default channel pingpong
25 set_directive_dataflow foo
26
27
  csim design
28
  csynth design
29
30
31
32 open solution solution fifo -reset
33 set part \{xa7a12tcsg325-1q\}
34 create clock -period 10ns
35 set clock uncertainty 0.1
36 config dataflow -default channel fifo
37
  set_directive_dataflow foo
38
39 csim_design
40 csynth design
41 cosim design -trace level all
42
43
  exit
```

Рис. 2.1. Скрипт

#### 3. Решение 1

### 3.1. Исходный код

Ниже приведен исходный код устройства и теста.

```
1 #include "lab8_3.h"
2
3
  void foo(int data_in[N], int sel, int data_out[N]) {
4
    int  temp1 [N], temp2 [N];
5
    if (sel) {
6
      Loop1: for(int i = 0; i < N; i++) {
7
         temp1[i] = data_in[i] * 123;
8
         temp2[i] = data_in[i];
9
      }
10
    } else {
      Loop2: for(int j = 0; j < N; j++) {
11
         temp1[j] = data_in[j] * 321;
12
13
         temp2[j] = data_in[j];
14
       }
15
16
    Loop3: for(int k = 0; k < N; k++) {
17
      data_out[k] = temp1[k] * temp2[k];
18
19 }
```

Рис. 3.1. Исходный код устройства

```
1 #define N 10
```

Рис. 3.2. Заголовочный файл

```
1 #include < stdio.h>
2 #include "lab8_3.h"
3
4
  int main() {
    int data_in[N];
5
6
    int data_out[N];
7
    int data_out_expected[N];
8
    int scale = 2;
9
    int pass = 1;
10
    int i, j;
11
12
    for (i = 0; i < N; i++) {
      data_in[i] = 211*i\% 9;
13
14
      int temp1 = data_in[i] * 123;
15
      int temp2 = data_in[i];
16
      data out expected[i] = temp1 * temp2;
17
18
19
    foo(data_in, scale, data_out);
20
    \quad \textbf{for} \ (\, i \ = \ 0\,; \ i \ < \, N\,; \ i + +) \ \{\,
21
      22
23
      if (data_out_expected[i] != data_out[i] ) {
24
        pass = 0;
25
      }
26
    if (pass) {
27
      fprintf(stdout, "------------------------\n");
28
29
      return 0;
30
    } else {
      31
32
      return 1;
33
34 }
```

Рис. 3.3. Исходный код теста

#### 3.2. Моделирование

Ниже приведены результаты моделирования.

```
Generating csim.exe
Expected:[0], Actual:[0]
Expected:[1968],
                        Actual:[1968]
Expected: [7872],
                        Actual: [7872]
Expected:[1107],
                        Actual: [1107]
Expected:[6027],
                        Actual: [6027]
Expected:[492],
                        Actual: [492]
Expected: [4428],
                        Actual: [4428]
Expected:[123],
                        Actual: [123]
Expected:[3075],
                        Actual:[3075]
Expected:[0], Actual:[0]
   ----Pass!---
INFO: [SIM 211-1] CSim done with 0 errors.
INFO: [SIM 211-3] *********** CSIM finish ********
```

Рис. 3.4. Результаты моделирования

По результатам моделирования видно, что устройство работает корректно.

#### 3.3. Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.




Рис. 3.5. Performance estimates




Рис. 3.6. Utilization estimates




Рис. 3.7. Performance profile




Рис. 3.8. Scheduler viewer

	Resource\Control Step	C0	C1	C2	C3	C4	C5	C6	C7	C8	C9	C10	C11
1	⊡I/O Ports												
2	sel	read											
3	data_in(p0)		re	ad									
4	data_out(p0)												write
5	⊟Memory Ports												
6	data_in(p0)		re	ad									
7	temp2(p0)				write			write		re	ad		
8	temp1(p0)					write			write	re	ad		
9	data_out(p0)												write
10	⊟Expressions												
11	tmp_fu_180	icmp											
12	j_1_fu_209		+										
13	i_1_fu_192		+										
14	j_phi_fu_157		phi_mux										
15	i_phi_fu_146		phi_mux										
16	exitcondl_fu_203		icmp										
17	exitcond2_fu_186		icmp										
18	tmp_5_fu_220				*								
19	tmp_2_fu_226							*					
20	k_1_fu_238									+			
21	k_phi_fu_168									phi_mux			
22	exitcond_fu_232									icmp			
23	tmp_8_fu_250											*	

Рис. 3.9. Resource viewer

# 4. Решение 2

#### 4.1. Исходный код

Ниже приведен исходный код устройства и теста.

```
#include "lab8 3.h"
 2
3
   \mathbf{void} \ \ \mathbf{foo} \ (\mathbf{int} \ \ \mathbf{data\_in} \ [N] \ , \ \mathbf{int} \ \ \mathbf{sel} \ , \ \mathbf{int} \ \ \mathbf{data\_out} \ [N]) \ \ \{
 4
      int temp1[N], temp2[N];
5
      Loop1: for(int i = 0; i < N; i++) {
6
         if (sel) {
 7
           temp1[i] = data_in[i] * 123;
8
         } else {
9
           temp1[i] = data_in[i] * 321;
10
11
        Loop2: for(int j = 0; j < N; j++) {
12
           temp2[j] = data_in[j];
13
        Loop3: for(int k = 0; k < N; k++) {
14
15
           data_out[k] = temp1[k] * temp2[k];
16
17
18 }
```

Рис. 4.1. Исходный код устройства

```
1 #define N 10
```

Рис. 4.2. Заголовочный файл

```
1 #include < stdio.h>
2 #include "lab8_3.h"
3
4
  int main() {
5
    int data_in[N];
6
    int data_out[N];
7
    int data_out_expected[N];
8
    int scale = 2;
9
    int pass = 1;
10
    int i, j;
11
12
    for (i = 0; i < N; i++) {
      data_in[i] = 211*i\% 9;
13
14
      int temp1 = data_in[i] * 123;
15
      int temp2 = data_in[i];
16
      data out expected[i] = temp1 * temp2;
17
18
19
    foo(data_in, scale, data_out);
20
    \quad \  \  \mathbf{for} \ \ (\, i \ = \ 0\,; \ \ i \ < \ N; \ \ i+\!\!\!\!\! +) \ \ \{ \ \ \\
21
      22
23
      if (data_out_expected[i] != data_out[i] ) {
24
        pass = 0;
25
      }
26
    if (pass) {
27
      fprintf(stdout, "-----------------------\n");
28
29
      return 0;
30
    } else {
      31
32
      return 1;
33
34 }
```

Рис. 4.3. Исходный код теста

#### 4.2. Моделирование

Ниже приведены результаты моделирования.

```
INFO: [APCC 202-1] APCC is done.
  Generating csim.exe
Expected:[0], Actual:[0]
Expected:[1968],
                     Actual:[1968]
Expected:[7872],
                    Actual:[7872]
Expected:[1107],
                     Actual: [1107]
Expected:[6027],
                     Actual: [6027]
Expected:[492],
                     Actual:[492]
Expected:[4428],
                     Actual: [4428]
Expected:[123],
                     Actual: [123]
Expected:[3075],
                    Actual:[3075]
Expected:[0], Actual:[0]
   -----Pass!-----
INFO: [SIM 211-1] CSim done with 0 errors.
```

Рис. 4.4. Результаты моделирования

По результатам моделирования видно, что устройство работает корректно.

#### 4.3. Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.




Рис. 4.5. Performance estimates

#### **Utilization Estimates** □ Summary BRAM\_18K DSP48E FF Name LUT DSP Expression FIFO Instance 0 370 323 Memory Multiplexer -Register Total 370 323 0 Available 40 40160008000 Utilization (%) 0 22

Рис. 4.6. Utilization estimates




Рис. 4.7. Performance profile



Рис. 4.8. Scheduler viewer

1 □I/O Ports  2 sel read  3 □Instances  4 Loop Loopl proc4 U0 call		Resource\Control Step	C0	C1
3 - Instances	1	⊡I/O Ports		
	2	sel	read	
4 Loop Loop1 proc4 U0 call	3	∃Instances		
	4	Loop_Loop1_proc4_U0	ca	11

Рис. 4.9. Resource viewer




Рис. 4.10. Dataflow viewer

#### 4.4. C/RTL моделирование



Рис. 4.11. Временная диаграмма

#### 5. Решение 3

#### 5.1. Исходный код

Ниже приведен исходный код устройства и теста.

```
\#include "lab8_3.h"
2
3
  void foo(int data_in[N], int sel, int data_out[N]) {
     int temp1[N], temp2[N];
4
5
    Loop1: for (int i = 0; i < N; i++) {
6
       if (sel) {
7
         temp1[i] = data_in[i] * 123;
8
       } else {
9
         temp1[i] = data_in[i] * 321;
10
11
       Loop2: for (int j = 0; j < N; j++) {
         temp2[j] = data_in[j];
12
13
14
      Loop3: for(int k = 0; k < N; k++) {
15
         data_out[k] = temp1[k] * temp2[k];
16
       }
17
18
```

Рис. 5.1. Исходный код устройства

Рис. 5.2. Заголовочный файл

```
1|#include <stdio.h>
  \#include "lab8_3.h"
3
4
  int main() {
5
    int data_in[N];
6
    int data_out[N];
7
    int data_out_expected[N];
8
    int scale = 2;
9
    int pass = 1;
10
    int i, j;
11
    for (i = 0; i < N; i++) {
12
13
      data in [i] = 211*i\% 9;
14
      int temp1 = data_in[i] * 123;
      int temp2 = data in[i];
15
16
      data out expected[i] = temp1 * temp2;
17
18
19
    foo(data_in, scale, data_out);
20
21
    for (i = 0; i < N; i++) {
      printf("Expected:[%d], _\tActual:[%d]\n", data_out_expected[i], data_out[i]);
22
      if (data out expected[i] != data out[i]) {
23
24
        pass = 0;
25
      }
26
    if (pass) {
27
      fprintf(stdout, "------------------------\n");
28
29
      return 0;
30
    } else {}
      31
32
      return 1;
33
34|}
```

Рис. 5.3. Исходный код теста

#### 5.2. Моделирование

Ниже приведены результаты моделирования.

```
INFO: [APCC 202-1] APCC is done.
  Generating csim.exe
Expected:[0], Actual:[0]
Expected:[1968],
                       Actual:[1968]
Expected:[7872],
                       Actual:[7872]
Expected:[1107],
                       Actual: [1107]
Expected:[6027],
                       Actual: [6027]
Expected:[492],
                       Actual:[492]
Expected:[4428],
                       Actual: [4428]
Expected:[123],
                       Actual: [123]
Expected:[3075],
                       Actual:[3075]
Expected:[0], Actual:[0]
   -----Pass!-----
INFO: [SIM 211-1] CSim done with 0 errors.
INFO: [SIM 211-3] *********** CSIM finish *******
```

Рис. 5.4. Результаты моделирования

По результатам моделирования видно, что устройство работает корректно.

#### 5.3. Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.




Рис. 5.5. Performance estimates

#### **Utilization Estimates**

#### **□** Summary

Name	BRAM_	18K	DSP4	8E	FF	LUT
DSP	-		-		-	-
Expression	-		-		-	-
FIFO	-		-		-	-
Instance		0		9	370	323
Memory	-		-		-	-
Multiplexer	-		-		-	-
Register	-		-		-	-
Total		0		9	370	323
Available		40		40	16000	8000
Utilization (%)		0		22	2	4

Рис. 5.6. Utilization estimates




Рис. 5.7. Performance profile



Рис. 5.8. Scheduler viewer

1 ∃I/O Ports 2 sel read 3 ∃Instances
3 =Instances
4 Loop_Loop1_proc4_U0 call

Рис. 5.9. Resource viewer




Рис. 5.10. Dataflow viewer

# 6. Вывод

 ${\bf B}$  данной лабораторной работе были рассмотрены варианты применения директивы DATAFLOW.

В первом решении не используются директивы, выполнение циклов в функции происходит последовательно.

В остальных решениях, добавление директивы ухудшают ситуацию, так как к данным функциям не применима оптимизация потока данных.