Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

Лабораторная №11

Предмет: Проектирование реконфигурируемых гибридных вычислительных систем

Тема: Latency

Задание 5

Студенты:

Соболь В.

Темнова А.С.

Группа: 13541/3

Преподаватель:

Антонов А.П.

Содержание

1.	Задание	3
2.	Исходный код	4
3.	Скрипт	6
4.	Моделирование	6
5.	Решение 1a 5.1. Директивы 5.2. Синтез	7 7
6.	Решение 2a 6.1. Директивы 6.2. Синтез	9 9 10
7.	Решение 3а 7.1. Директивы 7.2. Синтез	12 12 12
8.	Вывол	14

1. Задание

- 1. Создать проект lab11 5
- 2. Микросхема: xa7a12tcsg325-1q
- 3. Познакомьтесь с исходным кодом функции loop_var.c
- 4. Познакомьтесь с исходным кодом теста loop var test.с для проверки функции.
- 5. Осуществить моделирование (с выводом результатов в консоль)
- 6. Исследование:
- 7. Solution_1a
 - задать: clock period 10; clock_uncertainty 0.1
 - установить реализацию ПО УМОЛЧАНИЮ
 - осуществить синтез для:
 - привести в отчете:
 - * performance estimates=>summary (timing, latency)
 - * utilization estimates=>summary
 - * performance Profile
 - * Resource profile
 - * scheduler viewer (выполнить Zoom to Fit)
 - · На скриншоте показать Latency
 - · На скриншоте показать Initiation Interval
 - * resource viewer (выполнить Zoom to Fit)
 - · На скриншоте показать Latency
 - · На скриншоте показать Initiation Interval
- 8. Solution 2a
 - задать: clock period 10; clock uncertainty 0.1
 - установить LOOP TRIPCOUNT (MIN 4 MAX 32 AVERAGE 18)
 - осуществить синтез
 - привести в отчете:
 - * performance estimates=>summary (timing, latency)
 - * utilization estimates=>summary
 - * performance Profile
 - * Resource profile
 - * scheduler viewer (выполнить Zoom to Fit)
 - · На скриншоте показать Latency
 - · На скриншоте показать Initiation Interval
 - * resource viewer (выполнить Zoom to Fit)
 - · На скриншоте показать Latency
 - · На скриншоте показать Initiation Interval

- Выполнить cosimulation и привести временную диаграмму
- 9. Сравнить два решения (solution_1a и solution_2a) и сделать выводы: объяснить (посчитать) число циклов Latency, II...
- 10. Solution_3a
 - задать: clock period 10; clock uncertainty 0.1
 - установить (В исходном коде: assert (width<64))
 - осуществить синтез
 - привести в отчете:
 - * performance estimates=>summary (timing, latency)
 - * utilization estimates=>summary
 - * performance Profile
 - * Resource profile
 - * scheduler viewer (выполнить Zoom to Fit)
 - · На скриншоте показать Latency
 - · На скриншоте показать Initiation Interval
 - * resource viewer (выполнить Zoom to Fit)
 - · На скриншоте показать Latency
 - · На скриншоте показать Initiation Interval
- 11. Сравнить два решения (solution_2a и solution_3a) и сделать выводы: объяснить (посчитать) число циклов Latency, II...

2. Исходный код

Ниже приведен исходный код устройства и теста.

```
#include "loop var.h"
2
3
  dout t loop var(din t A[N], dsel t width) {
     #ifdef ASSERT WIDTH 64
5
        assert (width < 64);
6
     #endif
7
8
     {\tt dout\_t\ out\_accum}\!=\!0;
9
     dsel_t x;
10
11
    LOOP X: for (x=0;x\leq width; x++) {
12
         out_accum += A[x];
13
14
15
     return out accum;
16|}
```

Рис. 2.1. Исходный код устройства

```
#ifndef _LOOP_VAR_H_

#include <stdio.h>
#include "assert.h"

#define N 32

typedef int8 din_t;

typedef int13 dout_t;

typedef uint5 dsel_t;

dout_t loop_var(din_t A[N], dsel_t width);

#endif

#endif
```

Рис. 2.2. Заголовочный файл

```
#include "loop var.h"
2
3
  int main () {
4
     \dim_t A[N];
5
     dsel_t x=0;
6
     dout t accum;
7
8
     int i, retval=0;
9
     FILE
                   *fp;
10
11
     for(i=0; i<N;++i) {
12
       A[i]=i;
13
14
     // Save the results to a file
15
     fp=fopen("result.dat", "w");
16
17
     // Call the function
18
     for(i=0; i<N;++i) {
19
       x=i;
20
       accum = loop var(A, x);
       fprintf(fp, "%d_\n", accum);
21
22
23
     fclose (fp);
24
     \ //\ Compare\ the\ results file with the golden results
25
26
     retval = system("diff_-brief_-w_result.dat_result.golden.dat");
27
     if (retval != 0) {
       printf("Test_failed__!!!\n");
28
29
       retval=1;
30
     } else {
       printf("Test_passed_!\n");
31
32
33
34
     // Return 0 if the test passed
35
     return retval;
36
```

Рис. 2.3. Исходный код теста

3. Скрипт

Ниже приводится скрипт, для автоматизации выполнения лабораторной работы.

```
open_project -reset lab11_5
2
3
  add files loop var.c
  add files -tb loop var test.c
  add files -tb result.golden.dat
7
  set top loop var
8
  set solutions [list 1a 2a]
9
10
  foreach sol $solutions {
11
12
    open_solution solution_$sol -reset
13
    set_part \{xa7a12tcsg325-1q\}
    create clock -period 10ns
14
15
    set clock uncertainty 0.1
16
17
     if \{\$sol = "2a"\} {
      set_directive_loop_tripcount -max 32 -min 4 -avg 18 loop_var/LOOP_X
18
19
20
21
    {\tt csim\_design}
22
    csynth design
23
    # cosim_design -trace_level all
24
25
26
27 add files loop var.c -cflags "-DASSERT WIDTH 64"
28
29 open_solution_solution_3a -reset
30 set part \{xa7a12tcsg325-1q\}
31
  create_clock -period 10ns
32 set_clock_uncertainty 0.1
33
34 csim design
35 csynth design
36 # cosim design -trace level all
37
38
  exit
```

Рис. 3.1. Скрипт

4. Моделирование

Ниже приведены результаты моделирования.

Рис. 4.1. Результаты моделирования

По результатам моделирования видно, что устройство работает корректно.

5. Решение 1а

5.1. Директивы

В данном решения были установлены директивы, приведённые ниже.




Рис. 5.1. Директивы

5.2. Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.

Performance Estimates

□ Timing (ns)

■ Summary

Clock	Target	Estimated	Uncertainty
ap_clk	10.00	4.286	0.10

□ Latency (clock cycles)

□ Summary

Latency		Interval		
min	max	min	max	Туре
?	?	?	?	none

Рис. 5.2. Performance estimates

Utilization Estimates

Summary

Name	BRAM_18	K DSP	48E	FF	LUT
DSP	-	-		-	-
Expression	-	-		0	46
FIFO	-	-		-	-
Instance	-	-		-	-
Memory	-	-		-	-
Multiplexer	-	-		-	39
Register	-	-		26	-
Total		0	0	26	85
Available	4	0	40	16000	8000
Utilization (%)		0	0	~0	1

Рис. 5.3. Utilization estimates




Рис. 5.4. Performance profile



Рис. 5.5. Scheduler viewer

	Resource\Control Step	C0	C1	C2
1	⊡I/O Ports			
2	width	read		
3	A(p0)		re	ad
4	ap_return		ret	
5	⊡Memory Ports			
6	A(p0)		read	
7	⊡Expressions			
8	x_phi_fu_59		phi_mux	
9	out_accum_phi_fu_47		phi_mux	
10	x_1_fu_71		+	
11	exitcond_fu_66		icmp	
12	out_accum_1_fu_86			+

Рис. 5.6. Resource viewer

По умолчанию для порта A реализован интерфейс ар_тетогу с шиной данных 8бит и шиной адреса 5бит (32 адреса). Значение Latency неизвестно т.к. неизвестно количество итераций цикла, однако известно что выполнение одной итерации цикла занимает 2 такта.

6. Решение 2а

6.1. Директивы

В данном решения были установлены директивы, приведённые ниже.



Рис. 6.1. Директивы

6.2. Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.




Рис. 6.2. Performance estimates

Utilization Estimates

Summary

Name	BRAM_18K	DSP48E	FF	LUT
DSP	-	-	-	-
Expression	-	-	0	46
FIFO	-	-	-	-
Instance	-	-	-	-
Memory	-	-	-	-
Multiplexer	-	-	-	39
Register	-	-	26	-
Total	0	0	26	85
Available	40	40	16000	8000
Utilization (%)	0	0	~0	1

Рис. 6.3. Utilization estimates



Рис. 6.4. Performance profile



Рис. 6.5. Scheduler viewer

	Resource\Control Step	C0	C1	C2
1	⊡I/O Ports			
2	width	read		
3	A(p0)		re	ad
4	ap_return		ret	
5	⊡Memory Ports			
6	A(p0)		read	
7	⊡Expressions			
8	out_accum_phi_fu_61		phi_mux	
9	x_phi_fu_73		phi_mux	
10	x_1_fu_85		+	
11	exitcond_fu_80		icmp	
12	out_accum_1_fu_100			+

Рис. 6.6. Resource viewer

В данном случае ничего не изменилось с точки зрения структуры и реализации, однако теперь известно в каком диапазоне находится число итераций цикла и можно рассчитать примерные Latency и II.

7. Решение 3а

7.1. Директивы

В данном решения были установлены директивы, приведённые ниже.




Рис. 7.1. Директивы

7.2. Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.

Performance Estimates

□ Timing (ns)

■ Summary

Clock	Target	Estimated	Uncertainty
ap_clk	10.00	4.286	0.10

□ Latency (clock cycles)

■ Summary

Late	ency	Interval		
min	max	min	max	Туре
?	?	?	?	none

Рис. 7.2. Performance estimates

Utilization Estimates

∃ Summary

Name	BRAM_18K	DSP48E	FF	LUT
DSP	-	-	-	-
Expression	-	-	0	46
FIFO	-	-	-	-
Instance	-	-	-	-
Memory	-	-	-	-
Multiplexer	-	-	-	39
Register	-	-	26	-
Total	0	0	26	85
Available	40	40	16000	8000
Utilization (%)	0	0	~0	1

Рис. 7.3. Utilization estimates




Рис. 7.4. Performance profile




Рис. 7.5. Scheduler viewer

	Resource\Control Step	C0	C1	C2
1	⊡I/O Ports			
2	width	read		
3	ap_return		ret	
4	A(p0)		re	ad
5	⊡Memory Ports			
6	A(p0)		read	
7	∃Expressions			
8	x_1_fu_71		+	
9	x_phi_fu_59		phi_mux	
10	out_accum_phi_fu_47		phi_mux	
11	exitcond_fu_66		icmp	
12	out_accum_1_fu_86			+

Рис. 7.6. Resource viewer

Результат не отличается от первого решения.

8. Вывод

В ходе работы была исследована возможность реализации циклов с неизвестным заранее количеством итераций. Для решения проблемы имеются 2 средства: директива loop_count и функция assert.

Вторая, как выяснилось в ходе исследований, не работает т.к. результат получается, как в случае с решением без применения дополнительных действий.