# Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

#### Лабораторная №8

Предмет: Проектирование реконфигурируемых гибридных вычислительных систем

Тема: Анализ потока данных

Задание 1

Студенты:

Соболь В.

Темнова А.С.

Группа: 13541/3

Преподаватель:

Антонов А.П.

## Содержание

1.	Задание	3
2.	Скрипт	5
3.	Решение 1	6
	3.1. Исходный код	6
	3.2. Моделирование	9
	3.3. Синтез	
4.	Решение 2	11
	4.1. Исходный код	11
	4.2. Директивы	14
	4.3. Моделирование	
	4.4. Синтез	
	4.5. C/RTL моделирование	17
5.	Решение 3	17
	5.1. Исходный код	17
	5.2. Директивы	
	5.3. Моделирование	
	5.4. Синтез	
6.	Вывод	22

#### 1. Задание

- 1. Создать проект lab8 1
- 2. Микросхема: xa7a12tcsg325-1q
- 3. Создать две функции (см. Текст ниже) исходную и модифицированную и провести их анализ.

Single-producer-consumer Violations

 $For \ Vivado\ HLS\ to\ perform\ the\ DATAFLOW\ optimization,\ all\ elements\ passed\ between\ tasks$ 

must follow a single-producer-consumer model. Each variable must be driven from a single task

and only be consumed by a single task. In the following code example, temp1fans out and is

 $consumed\ by\ both\ Loop 2 and\ Loop 3.\ This\ violates\ the\ single-producer-consumer\ model.$ 

```
void foo_b(int data_in[N], int scale, int data_out1[N], int data_out2[N]) {
int temp1[N];
```

```
\begin{split} & \text{Loop1: for(int } i=0; \, i < N; \, i++) \; \{ \\ & \text{temp1[i]} = \text{data\_in[i]} \; * \; \text{scale;} \\ & \} \\ & \text{Loop2: for(int } j=0; \, j < N; \, j++) \; \{ \\ & \text{data\_out1[j]} = \text{temp1[j]} \; * \; 123; \\ & \} \\ & \text{Loop3: for(int } k=0; \, k < N; \, k++) \; \{ \\ & \text{data\_out2[k]} = \text{temp1[k]} \; * \; 456; \\ & \} \\ & \} \\ & \end{cases} \end{split}
```

 $A\ modified\ version\ of\ this\ code\ uses\ function\ Split\ to\ create\ a\ single-producer-consumer$ 

design. In this case, data flows from Loop1 to Split and then to Loop2 and Loop3.

The data now flows between all four tasks, and Vivado HLS can perform the DATAFLOW

**Optimization** 

```
\label{eq:condition} $$ \begin{tabular}{ll} void Split $$ (in[N], out1[N], out2[N]) $$ $$ $$ // Duplicated data $$ L1:for(int $i=1;i< N;i++) $$ $$ out1[i] = in[i]; $$ out2[i] = in[i]; $$ $$ $$ $$ $$
```

```
} void foo_m(int data_in[N], int scale, int data_out1[N], int data_out2[N]) { int temp1[N], temp2[N]. temp3[N]; Loop1: for(int i = 0; i < N; i++) { temp1[i] = data_in[i] * scale; } } Split(temp1, temp2, temp3); Loop2: for(int j = 0; j < N; j++) { data_out1[j] = temp2[j] * 123; } } Loop3: for(int k = 0; k < N; k++) { data_out2[k] = temp3[k] * 456; } }
```

- 4. Создать тест lab8 1 test.с для проверки функций выше.
- 5. Для функции **foo b** 
  - задать: clock period 10; clock uncertainty 0.1
  - осуществить моделирование (с выводом результатов в консоль)
  - осуществить синтез для:
    - привести в отчете:
      - \* performance estimates=>summary
      - \* utilization estimates=>summary
      - \* scheduler viewer (выполнить Zoom to Fit)
        - · На скриншоте показать Latency
        - · На скриншоте показать Initiation Interval
      - \* resource viewer (выполнить Zoom to Fit)
        - · На скриншоте показать Latency
        - · На скриншоте показать Initiation Interval
- 6. Для функции **foo m** 
  - задать: clock period 10; clock uncertainty 0.1
  - осуществить моделирование (с выводом результатов в консоль)
  - осуществить синтез для случая FIFO for the memory buffers:
    - привести в отчете:
      - \* performance estimates=>summary
      - \* utilization estimates=>summary
      - \* scheduler viewer (выполнить Zoom to Fit)
        - · На скриншоте показать Latency

- · На скриншоте показать Initiation Interval
- \* resource viewer (выполнить Zoom to Fit)
  - · На скриншоте показать Latency
  - · На скриншоте показать Initiation Interval
- \* Dataflow viewer
- осуществить синтез для случая ping-pong buffers:
  - привести в отчете:
    - \* performance estimates=>summary
    - \* utilization estimates=>summary
    - \* scheduler viewer (выполнить Zoom to Fit)
      - · На скриншоте показать Latency
      - · На скриншоте показать Initiation Interval
    - \* resource viewer (выполнить Zoom to Fit)
      - · На скриншоте показать Latency
      - · На скриншоте показать Initiation Interval
    - \* Dataflow viewer
- Осуществить C|RTL моделирование для случая FIFO for the memory buffers
  - Привести результаты из консоли
  - Открыть временную диаграмму (все сигналы)
    - \* Отобразить два цикла обработки на одном экране
      - · На скриншоте показать Latency
      - · На скриншоте показать Initiation Interval

#### 7. Выводы

• Объяснить отличия в синтезе foo b и двух вариантов foo m между собой

## 2. Скрипт

Ниже приводится скрипт, для автоматизации выполнения лабораторной работы.

```
1 open project -reset lab8 1 b
2 add_files lab8_1_b.c
3 set_top foo
4 add_files -tb lab8_1_test.c
6 open_solution solution1 -reset
7
  set_part \{xa7a12tcsg325-1q\}
  create_clock -period 10ns
9
  set clock uncertainty 0.1
10
11 csim design
12 csynth design
13
14 open_project -reset lab8_1_m
15 add_files lab8_1_m.c
16 set top foo
17 add_files -tb lab8_1_test.c
18
19
20 open solution solution ping pong -reset
21 \operatorname{set} \operatorname{part} \left\{ \operatorname{xa7a12tcsg} 325 - 1q \right\}
22 create_clock -period 10ns
23 set_clock_uncertainty 0.1
24 config dataflow -default channel pingpong
25 set_directive_dataflow foo
26
27 csim design
28
  csynth design
29
30
31
32 open solution solution fifo -reset
33 set part \{xa7a12tcsg325-1q\}
34 create clock -period 10ns
35 set clock uncertainty 0.1
36 config dataflow -default channel fifo
37
  set_directive_dataflow foo
38
39 csim_design
40 csynth design
41 cosim design -trace level all
42
43
  exit
```

Рис. 2.1. Скрипт

#### 3. Решение 1

#### 3.1. Исходный код

Ниже приведен исходный код устройства и теста.

```
1 #include "lab8_1.h"
 2
 3
   \mathbf{void} \ \ \mathbf{foo} \ (\mathbf{int} \ \ \mathbf{data\_in} \ [\mathrm{N}] \ , \ \ \mathbf{int} \ \ \mathbf{scale} \ , \ \ \mathbf{int} \ \ \mathbf{data\_out1} \ [\mathrm{N}] \ , \ \ \mathbf{int} \ \ \mathbf{data\_out2} \ [\mathrm{N}] ) \ \ \{
 4
       int temp1[N];
 5
       Loop1: for (int i = 0; i < N; i++) {
 6
          temp1[i] = data_in[i] * scale;
 7
 8
       Loop2: for(int j = 0; j < N; j++)  {
 9
          data\_out1[j] = temp1[j] * 123;
10
11
       Loop3: for(int k = 0; k < N; k++) {
12
          data_out2[k] = temp1[k] * 456;
13
14|}
```

Рис. 3.1. Исходный код устройства

```
1 #define N 20
```

Рис. 3.2. Заголовочный файл

```
1 #include < stdio.h>
2 #include "lab8 1.h"
3
4
5
  void generate_test_data(int scale, int data_in[N], int data_out1[N], int
      \hookrightarrow data_out2[N]) {
6
    int temp1 [N];
7
    for(int i = 0; i < N; i++) {
8
       data in[i] = i;
9
      temp1[i] = i * scale;
10
    for(int j = 0; j < N; j++) {
11
12
       data\_out1[j] = temp1[j] * 123;
13
14
    for(int k = 0; k < N; k++) {
15
       data \quad out2[k] = temp1[k] * 456;
16
17
18
  int compare_array_eq(int actual[N], int expected[N]){
19
    for (int i = 0; i < N; ++i) {
20
21
       if (actual[i] != expected[i]) {
22
         fprintf(stdout, "%d: \_Expeced\_%d\_Actual\_%d\n", i, expected[i], actual[i]);
23
        return 0;
24
25
26
    return 1;
27
28
29
  int main() {
30
    int pass = 1;
31
    int scale;
32
    int data in [N];
    int data_out1[N], data_out2[N];
33
34
    int expected_out1[N], expected_out2[N];
35
36
37
    for (int i = 1; i < 4; ++i) {
38
       scale = i;
39
       generate test data(scale, data in, expected out1, expected out2);
40
41
42
       foo(data in, scale, data out1, data out2);
43
       if(!compare_array_eq(data_out1, expected_out1) || !compare_array_eq(
44
      \hookrightarrow data out2, expected out2)){
45
         pass = 0;
46
       }
47
48
    }
49
50
    if (pass) {
       51
52
      return 0;
53
    } else
       fprintf(stderr, "-----Fail!---
54
55
      return 1;
56
57
```

#### 3.2. Моделирование

Ниже приведены результаты моделирования.


```
INFO: [SIM 211-2] *********** CSIM start ***********
INFO: [SIM 211-4] CSIM will launch GCC as the compiler.
  Compiling(apcc) ../../../lab8_1_test.c in debug mode
INFO: [HLS 200-10] Running '/opt/Xilinx/Vivado/2018.2/bin/unwrapped/lnx64.o/apcc'
INFO: [HLS 200-10] For user 'sobol' on host 'gadolinium.local' (Linux_x86_64 version 5.3.12
18:48 MSK 2019
INFO: [HLS 200-10] On os "Arch Linux"
INFO: [HLS 200-10] In directory '/home/sobol/Downloads/labs_from_8/lab8_z1/source/lab8_1_b/
INFO: [APCC 202-3] Tmp directory is /tmp/apcc_db_sobol/726751575634729007530
INFO: [APCC 202-1] APCC is done.
  Compiling(apcc) ../../../lab8_1_b.c in debug mode
INFO: [HLS 200-10] Running '/opt/Xilinx/Vivado/2018.2/bin/unwrapped/lnx64.o/apcc'
INFO: [HLS 200-10] For user 'sobol' on host 'gadolinium.local' (Linux_x86_64 version 5.3.12
18:54 MSK 2019
INFO: [HLS 200-10] On os "Arch Linux"
INFO: [HLS 200-10] In directory '/home/sobol/Downloads/labs_from_8/lab8_z1/source/lab8_1_b/
INFO: [APCC 202-3] Tmp directory is /tmp/apcc_db_sobol/727321575634734167362
INFO: [APCC 202-1] APCC is done.
  Generating csim.exe
  -----Pass!----
INFO: [SIM 211-1] CSim done with 0 errors.
INFO: [SIM 211-3] ************* CSIM finish *********
```

Рис. 3.4. Результаты моделирования

По результатам моделирования видно, что устройство работает корректно.

#### 3.3. Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.



Puc. 3.5. Performance estimates

#### **Utilization Estimates**

#### **□** Summary

Name	BRAM_	18K	DSP4	8E	FF	LUT
DSP	-		-		-	-
Expression	-			9	0	141
FIFO	-		-		-	-
Instance	-		-		-	-
Memory		0	-		64	10
Multiplexer	-		-		-	107
Register	-		-		215	-
Total		0		9	279	258
Available		40		40	16000	8000
Utilization (%)		0		22	1	3

Рис. 3.6. Utilization estimates




Рис. 3.7. Performance profile




Рис. 3.8. Scheduler viewer

	Resource\Control Step	C0	C1	C2	C3	C4	C5	C6	C7	C8	C9	C10	C11	C12
1	∃I/O Ports													
2	scale	read												
3	data_in(p0)		re	ad										
4	data_out1(p0)									write				
5	data_out2(p0)													write
6	-Memory Ports													
7	data_in(p0)		re	ad										
8	temp1(p0)					write	re	ad			re	ad		
9	data_out1(p0)									write				
10	data_out2(p0)													write
11	Expressions													
12	i_1_fu_160		+											
13	i_phi_fu_121		phi_mux											
14	exitcond2_fu_154		icmp											
15	tmp_1_fu_171				*									
16	j_1_fu_181						+							
17	j_phi_fu_132						phi_mux							
18	exitcondl_fu_175						icmp							
19	tmp_4_fu_192								*					
20	k_1_fu_204										+			
21	k_phi_fu_143										phi_mux			
22	exitcond_fu_198										icmp			
23	tmp_7_fu_215												*	

Рис. 3.9. Resource viewer

## 4. Решение 2

#### 4.1. Исходный код

Ниже приведен исходный код устройства и теста.

```
1 #include "lab8 1.h"
3
  void Split (int in [N], int out1[N], int out2[N]) {
     // Duplicated data
4
5
    L1: for (int i=0; i<N; i++) {
6
       out1[i] = in[i];
7
       out2[i] = in[i];
8
9
10
11 void foo(int data_in[N], int scale, int data_out1[N], int data_out2[N]) {
    int temp1 [N], temp2 [N], temp3 [N];
12
13
    Loop1: for(int i = 0; i < N; i++) {
14
       temp1[i] = data_in[i] * scale;
15
16
     Split (temp1, temp2, temp3);
17
    Loop2: for(int j = 0; j < N; j++)  {
18
       data_out1[j] = temp2[j] * 123;
19
20
    Loop3: for (int k = 0; k < N; k++) {
21
      data\_out2[k] = temp3[k] * 456;
22
23 }
```

Рис. 4.1. Исходный код устройства

1 #define N 20

Рис. 4.2. Заголовочный файл

```
1 #include < stdio.h>
2 #include "lab8 1.h"
3
4
5
  void generate_test_data(int scale, int data_in[N], int data_out1[N], int
      \hookrightarrow data_out2[N]) {
6
    int temp1 [N];
7
    for(int i = 0; i < N; i++) {
8
       data in[i] = i;
9
      temp1[i] = i * scale;
10
    for(int j = 0; j < N; j++) {
11
12
       data\_out1[j] = temp1[j] * 123;
13
14
    for(int k = 0; k < N; k++) {
15
       data \quad out2[k] = temp1[k] * 456;
16
17
18
  int compare_array_eq(int actual[N], int expected[N]){
19
    for (int i = 0; i < N; ++i) {
20
21
       if (actual[i] != expected[i]) {
22
         fprintf(stdout, "%d: \_Expeced\_%d\_Actual\_%d\n", i, expected[i], actual[i]);
23
        return 0;
24
25
26
    return 1;
27
28
29
  int main() {
30
    int pass = 1;
31
    int scale;
32
    int data in [N];
    int data_out1[N], data_out2[N];
33
34
    int expected_out1[N], expected_out2[N];
35
36
37
    for (int i = 1; i < 4; ++i) {
38
       scale = i;
39
       generate test data(scale, data in, expected out1, expected out2);
40
41
42
       foo(data in, scale, data out1, data out2);
43
       if(!compare_array_eq(data_out1, expected_out1) || !compare_array_eq(
44
      \hookrightarrow data out2, expected out2)){
45
         pass = 0;
46
       }
47
48
    }
49
50
    if (pass) {
       51
52
      return 0;
53
    } else
       fprintf(stderr, "-----Fail!---
54
55
      return 1;
56
57
```

#### 4.2. Директивы

В данном решения были установлены директивы, приведённые ниже.




Рис. 4.4. Директивы

#### 4.3. Моделирование

Ниже приведены результаты моделирования.

Рис. 4.5. Результаты моделирования

По результатам моделирования видно, что устройство работает корректно.

#### 4.4. Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.

#### Performance Estimates

#### □ Timing (ns)

#### □ Summary

Clock	Target	Estimated	Uncertainty
ap_clk	10.00	8.470	0.10

## □ Latency (clock cycles)

#### □ Summary

La	ιte	ency	Inte	rval	
m	in	max	min	max	Туре
8	35	85	82	82	dataflow

Рис. 4.6. Performance estimates

#### **Utilization Estimates**

#### Summary

Name	BRAM	18K	DSP48E	FF	LUT
DSP	-		-	-	-
Expression	-		-	0	24
FIFO		6	-	147	120
Instance	-		ç	245	469
Memory	-		-	-	-
Multiplexer	-		-	-	-
Register	-		-	-	-
Total		6	ç	392	613
Available		40	40	16000	8000
Utilization (%)		15	22	2 2	7

Рис. 4.7. Utilization estimates




Рис. 4.8. Performance profile




Рис. 4.9. Scheduler viewer

	Resource\Control Step	C0	C1	C2	C3	C4	C5
1	⊡I/O Ports						
2	scale	read					
3	⊡ Instances						
4	Loop_Loop1_proc_U0	ca	11				
5	Split_U0			ca	11		
6	Loop_Loop3_proc_U0					ca	11
7	Loop_Loop2_proc_U0					ca	11

Рис. 4.10. Resource viewer




Рис. 4.11. Dataflow viewer

## 4.5. C/RTL моделирование




Рис. 4.12. Временная диаграмма

## 5. Решение 3

#### 5.1. Исходный код

Ниже приведен исходный код устройства и теста.

```
1 #include "lab8 1.h"
3
  void Split (int in [N], int out1[N], int out2[N]) {
     // Duplicated data
4
5
     L1: for (int i=0; i<N; i++) {
6
       out1[i] = in[i];
7
       out2[i] = in[i];
8
9
10
11 void foo(int data_in[N], int scale, int data_out1[N], int data_out2[N]) {
     int temp1[N], temp2[N], temp3[N];
Loop1: for(int i = 0; i < N; i++) {</pre>
12
13
14
       temp1[i] = data_in[i] * scale;
15
16
     Split (temp1, temp2, temp3);
17
     Loop2: for(int j = 0; j < N; j++)  {
18
       data_out1[j] = temp2[j] * 123;
19
20
     Loop3: for(int k = 0; k < N; k++) {
21
       data\_out2[k] = temp3[k] * 456;
22
23 }
```

Рис. 5.1. Исходный код устройства

1 #define N 20

Рис. 5.2. Заголовочный файл

```
1 #include < stdio.h>
2 #include "lab8 1.h"
3
4
5
  void generate_test_data(int scale, int data_in[N], int data_out1[N], int
      \hookrightarrow data_out2[N]) {
6
    int temp1 [N];
7
    for(int i = 0; i < N; i++) {
8
       data in[i] = i;
9
      temp1[i] = i * scale;
10
    for(int j = 0; j < N; j++) {
11
12
       data\_out1[j] = temp1[j] * 123;
13
14
    for(int k = 0; k < N; k++) {
15
       data \quad out2[k] = temp1[k] * 456;
16
17
18
  int compare_array_eq(int actual[N], int expected[N]){
19
    for (int i = 0; i < N; ++i) {
20
21
       if (actual[i] != expected[i]) {
22
         fprintf(stdout, "%d: \_Expeced\_%d\_Actual\_%d\n", i, expected[i], actual[i]);
23
        return 0;
24
25
26
    return 1;
27
28
29
  int main() {
30
    int pass = 1;
31
    int scale;
32
    int data in [N];
    int data_out1[N], data_out2[N];
33
34
    int expected_out1[N], expected_out2[N];
35
36
37
    for (int i = 1; i < 4; ++i) {
38
       scale = i;
39
       generate test data(scale, data in, expected out1, expected out2);
40
41
42
       foo(data in, scale, data out1, data out2);
43
       if(!compare_array_eq(data_out1, expected_out1) || !compare_array_eq(
44
      \hookrightarrow data out2, expected out2)){
45
         pass = 0;
46
       }
47
48
    }
49
50
    if (pass) {
       51
52
      return 0;
53
    } else
       fprintf(stderr, "-----Fail!----
54
55
      return 1;
56
57
```

#### 5.2. Директивы

В данном решения были установлены директивы, приведённые ниже.




Рис. 5.4. Директивы

#### 5.3. Моделирование

Ниже приведены результаты моделирования.

Рис. 5.5. Результаты моделирования

По результатам моделирования видно, что устройство работает корректно.

#### **5.4.** Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.

#### Performance Estimates

## □ Timing (ns)

#### ■ Summary

Clock	Target	Estimated	Uncertainty
ap_clk	10.00	8.470	0.10

## Latency (clock cycles)

## ■ Summary

Late	ency	Inte	rval	
min	max	min	max	Type
205	205	82	82	dataflow

Рис. 5.6. Performance estimates

#### **Utilization Estimates**

#### ∃ Summary

Name	BRAM 18	3K	DSP4	8E	FF	LUT
DSP	-		-		-	-
Expression	-		-		0	56
FIFO	-		-		-	-
Instance	-			9	271	391
Memory		0	-		192	30
Multiplexer	-		-		-	18
Register	-		-		2	-
Total		0		9	465	495
Available	4	40		40	16000	8000
Utilization (%)		0		22	2	6

Рис. 5.7. Utilization estimates




Рис. 5.8. Performance profile

Operation\Control Step	0	1	2	3	4	
scale_read(read) Loop_Loop1_proc(function) Split(function) Loop_Loop2_proc(function) Loop_Loop3_proc(function)						

Рис. 5.9. Scheduler viewer

	Resource\Control Step	C0	C1	C2	C3	C4	C5
1	⊡I/O Ports						
2	scale	read					
3	⊡ Instances						
4	Loop_Loop1_proc_U0	ca	11				
5	Split_U0			ca	11		
6	Loop_Loop2_proc_U0					ca	11
7	Loop_Loop3_proc_U0					ca	11
						Ca	

Рис. 5.10. Resource viewer




Рис. 5.11. Dataflow viewer

## 6. Вывод

 ${\bf B}$  данной лабораторной работе были рассмотрены варианты применения директивы DATAFLOW.

В первом решении не используются директивы, выполнение циклов в функции происходит последовательно. В случае, когда добавляется директива DATAFLOW для функции, между функциями добавляются буферы данных, что позволяет циклам работать параллельно. Количество требуемых ресурсов выше чем у первого случая.

В третьем решении, вместо буферов FIFO используются буферы ping-pong, что сказывается негативно на производительности.