Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и технологии Высшая школа интеллектуальных систем и суперкомпьютерных технологий

ОТЧЕТ ПО ЛАБОРАТОРНОЙ РАБОТЕ Lab3_Z2

Дисциплина: Проектирование реконфигурируемых гибридных вычислительных систем

Тема: Введение в Port-Level I/O Protocols

Выполнил студент гр. 01502

С.С. Гаспарян

Руководитель, доцент

Антонов А.П.

«8» октября 2021

Задание

Текст задания находится в файле «Задание lab3 z2.docx»

2. Исходный код функции

Код объявления синтезируемой функции и макроопределений представлен на рисунке 1.

```
1 #ifndef LAB3_z2_IO_H_
2 #define LAB3_z2_IO_H_
3    typedef int data_sc;
4    #define N 256
5    #define M 16
6    void lab3_z2(data_sc D_I[N], data_sc* C_I, data_sc D_O[N]);
7 #endif
```

Рис. 1 Определение синтезируемой функции

Исходный код синтезируемой функции с обычным считыванием представлен на рисунке 2.

```
1 #include "lab3 z2.h"
 3 void lab3 z2 data sc D I[N], data sc* C I, data sc D O[N]
 4 {
      for(int i = 0; i < N; ++i){</pre>
 5
           data sc macc = D I[i];
 6
           for(int j = 0; j < M; ++j){
 7
               macc *= C I[j];
 8
 9
           D O[i] = macc;
10
11
      }
12 }
```

Рис. 2. Исходный синтезируемой функции с обычным копированием

Исходный код синтезируемой функции с тетсру считыванием представлен на рисунке 3.

```
1 #include <string.h>
 2 #include "lab3 z2.h"
4
5 void lab3 z2(data sc D I[N], data sc* C I, data sc D O[N])
6 {
       data sc buff[M];
7
      memcpy(buff, C_I, M * sizeof(data_sc));
8
9
10
      for(int i = 0; i < N; ++i){</pre>
           data_sc macc = D_I[i];
11
           for(int j = 0; j < M; ++j){}
12
               macc *= buff[j];
13
14
           D_0[i] = macc;
15
16
      }
17 }
```

Рис. 3 Исходный синтезируемой функции с тетсру копированием

3. Исходный код теста

Исходный код теста проверки функции lab3_z2 приведен на рисунке 4. Тест обеспечивает проверку корректной работы функции.

4. Командный файл

На рисунке 5 представлен текст команд для автоматизированного создания следующих вариантов аппаратной реализации:

- а. Для sol задается clock period 6: clock uncertainty 0.1 и подключается файл lab3_z2s.c
- b. Для sol задается clock period 6: clock uncertainty 0.1 и подключается файл lab3 z2b.c

Также устанавливается директива интерфейса для указателя C_I — ap_bus с параметром depth = 1.

```
12 int cmp arr(data sc D I[N], data sc C I[M], data sc D O[N])
13 {
14
      data_sc cmp_buff[N];
      for(int i = 0; i < N; ++i){</pre>
15
           cmp buff[i] = D I[i];
16
           for(int j = 0; j < M; ++j){</pre>
17
               cmp_buff[i] *= C_I[j];
18
19
           if (cmp_buff[i] != D_0[i]){
20
21
               return 0;
22
           }
23
       }
24
      return 1;
25 }
26
27 int main()
28 {
29
      int pass=0;
30
31
      // Call the function for 2 transactions
32
      data sc D I[N];
      data_sc C_I[M];
33
34
      data_sc D_0[N];
35
      for (int i = 0; i < 2; ++i){
36
37
           set_random(D_I, N);
38
           set_random(C_I, M);
39
           lab3 z2 D I, C I, D O);
40
           pass = cmp_arr(D_I, C_I, D_0);
41
           if (pass == 0){break;}
42
43
      }
```

Рис. 4 Исходный код тестирования синтезируемой функции

```
# Insert the command to add design file
add files -tb ./source/lab3 z2 test.c
# Insert the command to specify the top-level function
set top lab3 z2
# Insert the command to add testbench file
# Insert the command to create the solution named sol1
open solution -reset "sol1"
add files ./source/lab3 z2s.c
set part {xa7a12tcsq325-10}
create clock -period 6 -name clk
set_clock_uncertainty 0.1
set directive interface -depth 1 -mode ap bus "lab3 z2" C I
csim design -clean
csynth design
# Insert the command to create the solution named sol2
open solution -reset "sol2"
#remove files lab3 z2s.c
add files ./source/lab3 z2b.c
set part {xa7a12tcsg325-10}
create clock -period 6 -name clk
set clock uncertainty 0.1
set directive interface -depth 1 -mode ap bus "lab3 z2" C I
csim design -clean
csynth design
exit
```

Рис. 5 Текст команд для создания решений

6. Результаты исследований

6.1 Сравнение решений

На рисунке 6 представлено сравнение из Vivado HLS GUI по аппаратным ресурсам и временным параметрам. На рисунке видно, что Estimated Time = 5,9 нс для обеих решений, Latency(cycle) = 17153 итерации для sol1 и 21269 итерации для sol2. По аппаратным ресурсам видно, что оба решения требуют 3 DSP48E модуля и для sol1 требуется 274 триггера FF и 174 LUT, а для sol2 394 триггера FF и 277 LUT.




Рис. 6 Сравнение решений

6.2 Электронная таблица и график решений

На рисунке 7 представлена таблица с параметрами для двух решений. На рисунке 8 представлен график для сравнения двух решений.

		sol1	sol2
Clock	Target (ns)	6	6
	Estimated (ns)	5.9	5.9
Latency	(cycles)	17153	21269
	(ns)	102202	125487
Resources	BRAM_18K	0	0
	DSP48E	3	3
	<u>FF</u>	274	394
	LUI	174	277
	URAM	0	0

Рис. 7 Таблица данных для решений




Рис. 8 График данных для решений

Как видно из таблицы и графика второе решение затрачивает большее время и большее количество почти всех аппаратных ресурсов, следовательно первое решение является лучшим по сравнению со вторым.

Вывод

В данной работе был произведен сравнительный анализ между решением с обычным копированием данных и копированием с использованием функции тетсру из стандартной библиотеки. Как видно по результатам решением с тетсру является менее предпочтительным, так как проигрывает по все показателям по сравнению с решением без него.