



市立新北高工112學年度第1學期 期末考 試題										班別		座號		電腦卡作答
科目	數位邏輯設計	命題教師	李宏傑	審題教師	吳家偉	年級	二	科別	資訊科	姓名				否



一、選擇題(25題，每題3分，共75分) 注意：答案請寫在答案欄，否則不予計分

題目共4頁

- () 1. 正反器是一種 (A) 無穩態多諧振盪電路 (B) 單穩態多諧振盪電路 (C) 雙穩態多諧振盪電路 (D) 奇穩態多諧振盪電路
- () 2. 如圖所示之邏輯電路，等效於下列哪一個電路？(A) 正緣觸發 D 型正反器 (B) 負緣觸發 T 型正反器 (C) 正緣觸發 T 型正反器 (D) 負緣觸發 D 型正反器
- () 3. 一個負緣觸發 JK 正反器，其輸出 Q 之初值為 0，若 $J=1$ 、 $K=0$ 時，時脈信號由 1 轉態為 0 後，則 Q 的輸出為何？(A) 0 (B) 1 (C) 開路 (D) 0 與 1 交互出現的
- () 4. 如圖所示 T 型正反器，在沒有傳輸延遲的情況下，輸入 clock 及輸出 output 之波形關係，下列何者正確？




- () 5. 在正緣觸發的 J-K 正反器激勵表中，假如 $Q_n = 1$ ，希望在時脈控制 clock 產生正緣時，使 $Q_{n+1} = 0$ ，則正反器之輸入 J、K 的值應為下列何者？(X 表隨意項，可視需要設為 0 或 1) (A) $J=0$ ， $K=X$ (B) $J=1$ ， $K=X$ (C) $J=X$ ， $K=1$ (D) $J=X$ ， $K=0$
- () 6. 若使用 4 個 J-K 正反器製作非同步計數器，這些正反器的 J、K 輸入端應如何連接？(A) $J=0$ ， $K=0$ (B) $J=0$ ， $K=1$ (C) $J=1$ ， $K=0$ (D) $J=1$ ， $K=1$
- () 7. 在 RS 正反器中，當輸入端 R、S 為何種狀態時是不被允許的？(A) 00 (B) 01 (C) 10 (D) 11
- () 8. 使用負緣觸發 JK 正反器來製作模數為 56 的非同步計數器，至少需使用多少個正反器？(A) 4 個 (B) 5 個 (C) 6 個 (D) 8 個
- () 9. 如圖所示，將 JK 正反器的 J、K 兩輸入端相互連接，則可成為 (A) SR 正反器 (B) D 型正反器 (C) 緩衝器 (D) T 型正反器
- () 10. 續第 9 題，當輸入訊號 $J=K=1$ 時，若輸入之時序脈波 clk 頻率為 100 MHz，則輸出 Q 之頻率為何？(A) 25 MHz (B) 50 MHz (C) 100 MHz (D) 200 MHz
- () 11. 某正反器具有高態動作的預設 (PR) 與清除 (CLR)，欲使正反器正常動作，則 PR 與 CLR 應如何處理？(若接高電位以「1」表示，若接低電位以「0」表示) (A) $PR=0$ 、 $CLR=0$ (B) $PR=1$ 、 $CLR=1$ (C) $PR=1$ 、 $CLR=0$ (D) $PR=0$ 、 $CLR=1$
- () 12. 如圖示電路，此計數器為 (A) 16 模上數非同步計數器 (B) 16 模下數非同步計數器 (C) 16 模上數同步計數器 (D) 16 模下數同步計數器




- () 13. 續第 12 題電路，此電路又稱為 (A) 連波計數器 (B) 濾波計數器 (C) 奇數波計數器 (D) 偶數波計數器。
- () 14. 續第 12 題電路，正反器 C 的輸出時脈頻率相當於系統輸入時脈頻率 CK 除以 (A) 3 (B) 4 (C) 8 (D) 16。
- () 15. 如圖所示三個 J-K 正反器之輸出 $Q_C Q_B Q_A$ 之起始狀態為 000，此計數器電路之模數應為多少？(A) 8 (B) 7 (C) 6 (D) 5

市立新北高工112學年度第1學期 期末考 試題										班別		座號		電腦卡作答
科目	數位邏輯設計	命題教師	李宏傑	審題教師	吳家偉	年級	二	科別	資訊科	姓名				否



- () 16. 一個4 位元環形計數器 (Ring Counter)，其輸出 $Q_3 Q_2 Q_1 Q_0$ 之初值設為1000，在正常運作之下，計數器的輸出不會產生下列何種狀態？(A) 0100 (B) 0010 (C) 0001 (D) 1001
- () 17.續第16題，又此計數器的模數為何?(A)2模(B)4模(C)7模(D)8模。
- () 18.一個同步計數器電路中，若使用4 個 JK 正反器及一個 AND 邏輯閘，所有 JK 正反器的時脈信號連接在一起，一個 JK 正反器所需傳輸延遲時間為 t_f ，AND 邏輯閘傳輸延遲時間為 t_g ，則此同步計數器電路之最高工作頻率 f_{max} 為何？
- (A) $f_{max} \leq 1/(4 \times t_f + t_g)$ (B) $f_{max} \leq 4/(t_f + t_g)$ (C) $f_{max} \leq 1/(4 \times (t_f + t_g))$ (D) $f_{max} \leq 1/(t_f + t_g)$
- () 19.如圖所示之電路，將 Reset 輸入0 及輸入時脈信號 CLK，使 $Q_1 Q_0$ 輸出成為00 後，再將 Reset 輸入1。此電路在 CLK 驅動下， $Q_1 Q_0$ 將以下列何種順序來計數？

- (A)00→01→10→11→00
- (B)00→01→10→00
- (C)00→01→11→00
- (D)00→11→00




- () 20.如圖所示之狀態圖，所對應的狀態表應為下列何者？

(A)

現態 (PS)	次態 (NS)		輸出	
	$I=0$	$I=1$	$I=0$	$I=1$
a	a	c	1	0
b	c	a	0	1
c	b	a	1	0

(B)

現態 (PS)	次態 (NS)		輸出	
	$I=0$	$I=1$	$I=0$	$I=1$
a	a	b	1	0
b	c	a	0	1
c	b	a	1	0



(C)

現態 (PS)	次態 (NS)		輸出	
	$I=0$	$I=1$	$I=0$	$I=1$
a	a	b	1	0
b	c	a	0	1
c	c	b	1	0

(D)

現態 (PS)	次態 (NS)		輸出	
	$I=0$	$I=1$	$I=0$	$I=1$
a	a	b	0	1
b	c	a	0	1
c	b	a	1	0

- () 21. 15模之強生 (Johnson) 計數器至少需要使用幾個 JK 正反器來完成？ (A) 7 (B) 8 (C) 15 (D) 16
- () 22.如圖示為一循序邏輯電路，關於其功能敘述，下列何者正確？

市立新北高工112學年度第1學期 期末考 試題										班別		座號		電腦卡作答
科目	數位邏輯設計	命題教師	李宏傑	審題教師	吳家偉	年級	二	科別	資訊科	姓名				否

(A)此電路屬於偶數模強生計數器(Johnson Counter)


(B)此電路屬於奇數模強生計數器(Johnson Counter)

(C)此電路可能輸出的 $D_0D_1D_2D_3$ 序列為


0001→0011→0111

(D)此電路可能輸出的 $D_0D_1D_2D_3$ 序列為


1000→0100→0010



- ()23. 如圖所示之計數器電路，CLK 為 10 kHz 時脈信號，假設 JK 正反器輸出 Q_4 、 Q_3 、 Q_2 、 Q_1 、 Q_0 之初始值皆為 0，試問該計數器電路之模數為何？ (A) 5 (B) 7 (C) 9 (D) 10



- ()24. 若以兩個 JK 正反器設計一個模4(mod 4)上數二進制同步計數器，其中 Q_A 為低位元， Q_B 為高位元，如圖所示電路，則 K_A 、 K_B 應如何連接？(A) $K_A=1$ 、 $K_B=Q_A$ (B) $K_A=0$ 、 $K_B=1$ (C) $K_A=1$ 、 $K_B=\overline{Q_A}$ (D) $K_A=0$ 、 $K_B=0$



- ()25. 以8位元二進位2的補數表示的 $10110101_{(2)}$ ，則其十進位值為何？(A) -69 (B) -70 (C) -71 (D) -72

選擇題答案欄

1	2	3	4	5	6	7	8	9	10
11	12	13	14	15	16	17	18	19	20
21	22	23	24	25					


背面有計算題

市立新北高工112學年度第1學期 期末考 試題										班別		座號		電腦卡作答
科目	數位邏輯設計	命題教師	李宏傑	審題教師	吳家偉	年級	二	科別	資訊科	姓名				否

二、計算題(4題，共25分)

1、寫出 JK 正反器之(1)真值表(2)激勵表(3)特徵方程式。(5分)

2、如圖示計數器電路，假設初始狀態為 $Q_C Q_B Q_A = 000$ ，請以狀態分析表，推出此計數器的模數為何?(注意：未寫出狀態分析表者不予計分)(7分)



3、以 JK 正反器設計一個二進位同步計數器，使其計數順序為 $0 \rightarrow 3 \rightarrow 1 \rightarrow 2 \rightarrow 0$ 。(注意：設計過程需包含狀態激勵表、卡諾圖化簡及畫出設計電路圖等三大主要步驟)(9分)

4、以8位元二進位2的補數表示十進位值-90。(注意：需寫出計算過程，否則不予計分)(4分)