

市立新北高工 112 學年度下學期 補考 試題										班別		座號		電腦卡作答
科 目	數位邏輯 設計	命題 教師	蔡懷介	審題 教師	廖國志	年 級	一	科別	電機	姓名			否	
													題目卷收回	

一、問答題 (詳列計算過程、班別、座號、姓名，否則不予計分)，滿分 100 分，另有額外加分題 20 分。

<p>1. 公司有四位股東，其中 A 股東有 45% 股份、B 股東有 30% 股份、C 股東有 15% 股份、D 股東有 10% 股份，在股東會提案須有過半的股份通過始可成立，現在每位股東面前各設一個開關，來控制議案通過的燈號，燈亮表示議案通過、燈滅表示議案不通過，請設計控制議案表決組合邏輯電路。</p> <p>提示：</p> <p>(1)變數值 1，表示贊成、燈亮通過。</p> <p>(2)需列出真值表(5 分)、卡諾圖(5 分)、布林代數式(5 分)、邏輯電路(5 分)</p> <p>共 20 分。</p>	
<p>2. . 設計一個全部以 NAND 閘組成的 BCD 碼偵錯電路。輸入非 BCD 碼時，則輸出顯示 1；輸入是 BCD 碼時，則輸出顯示 0。</p> <p>提示：</p> <p>需列出真值表(5 分)、卡諾圖(5 分)、布林代數式(5 分)、邏輯電路(5 分)</p> <p>共 20 分。</p>	
<p>3.8bits 並加法器的電路中，每 bit 的全加法器最長延遲時間為 2.5nS，則此 8bits 並加法器最高的工作頻率為何？</p> <p>提示：</p> <p>總延遲時間(5 分)、最高工作頻率(5 分)</p> <p>共 10 分。</p>	

市立新北高工 112 學年度下學期 補考 試題										班別		座號		電腦卡作答
科 目	數位邏輯 設計	命題 教師	蔡懷介	審題 教師	廖國志	年 級	一	科別	電機	姓名			否	
													題目卷收回	

<p>4. 正緣觸發的 RS 正反器，當輸入 S、R 狀態依序為 00101、10000，若輸出 Q_n 初始狀態為 1，且輸入每個狀態都有 CK 正緣觸發時，則下一個輸出 Q_n 狀態依序為何？</p> <p>提示： 需列出真值表和 Q_{n+1} 狀態才計分，只列 Q_{n+1} 不計分。(10 分) 共 10 分。</p>	
<p>5. 負緣觸發的 JK 正反器，當輸入 J、K 狀態依序為 01101、10101，若輸出 Q_n 初始狀態為 1，且輸入每個狀態都有 CK 負緣觸發時，則下一個輸出 Q_n 狀態依序為何？</p> <p>提示： 需列出真值表和 Q_{n+1} 狀態才計分，只列 Q_{n+1} 不計分。(10 分) 共 10 分。</p>	
<p>6. 正緣觸發的 D 型正反器，當輸入 D 狀態依序為 01101，若輸出 Q_n 初始狀態為 1，且輸入每個狀態都有 CK 正緣觸發時，則下一個輸出 Q_n 狀態依序為何？</p> <p>提示： 需列出真值表和 Q_{n+1} 狀態才計分，只列 Q_{n+1} 不計分。(10 分) 共 10 分。</p>	
<p>7. 正緣觸發的 T 型正反器，當輸入 T 狀態依序為 10111，若輸出 Q_n 初始狀態為 1，且輸入每個狀態都有 CK 正緣觸發時，則下一個輸出 Q_n 狀態依序為何？</p> <p>提示： 需列出真值表和 Q_{n+1} 狀態才計分，只列 Q_{n+1} 不計分。(10 分) 共 10 分。</p>	
<p>8.如狀態圖所示，說明現態 S_3 在輸入分別為 0 與 1 時，其次態與輸出各為何？</p> <p>提示： 現態有 2 種輸入，每個輸入全寫對得 5 分，共 10 分。</p>	
<p>額外加分題</p> <p>9. 已知 MOD 16 非同步計數器中，每個正反器的延遲時間為 25nS。</p> <ol style="list-style-type: none"> 1. 計算計數器的總延遲時間？(5 分) 2. 計算計數器的最高工作頻率？(5 分) 3 計算各級輸出波形的最高頻率？(5 分) 4. 計算各級輸出的工作週期？(5 分) <p>提示： 需標清楚子題號碼，列算式，共 20 分。</p>	